JP2016046418A5 - - Google Patents

Download PDF

Info

Publication number
JP2016046418A5
JP2016046418A5 JP2014170410A JP2014170410A JP2016046418A5 JP 2016046418 A5 JP2016046418 A5 JP 2016046418A5 JP 2014170410 A JP2014170410 A JP 2014170410A JP 2014170410 A JP2014170410 A JP 2014170410A JP 2016046418 A5 JP2016046418 A5 JP 2016046418A5
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
lower wiring
layer
upper wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014170410A
Other languages
English (en)
Other versions
JP6358431B2 (ja
JP2016046418A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014170410A priority Critical patent/JP6358431B2/ja
Priority claimed from JP2014170410A external-priority patent/JP6358431B2/ja
Priority to US14/833,578 priority patent/US10098228B2/en
Priority to KR1020150119249A priority patent/KR102331611B1/ko
Publication of JP2016046418A publication Critical patent/JP2016046418A/ja
Publication of JP2016046418A5 publication Critical patent/JP2016046418A5/ja
Application granted granted Critical
Publication of JP6358431B2 publication Critical patent/JP6358431B2/ja
Priority to US16/116,156 priority patent/US10383228B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

以下の開示の一観点によれば、コア層を有する下側配線基板と、前記下側配線基板の上に搭載された電子部品と、前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、前記電子部品に対応する領域の前記上側配線基板に備えられ、前記電子部品の面積に対応する面積を有する補強層と、前記下側配線基板と前記上側配線基板とを接続する接続端子と、前記下側配線基板と前記上側配線基板との間に充填された封止樹脂とを有する電子部品装置が提供される。
また、その開示の他の観点によれば、コア層を有する下側配線基板を用意する工程と、前記下側配線基板の上に電子部品を搭載する工程と、支持体の上に、補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、前記下側配線基板の上に、前記電子部品を収容するように、接続端子を介して前記支持体を上側にして前記上側配線部材を配置する工程と、前記下側配線基板と前記上側配線部材との間に封止樹脂を充填する工程と、前記上側配線部材から前記支持体を除去する工程とを有し、前記補強層は、前記電子部品に対応する領域に配置され、前記電子部品の面積に対応する面積を有する電子部品装置の製造方法が提供される。

Claims (14)

  1. コア層を有する下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、
    前記電子部品に対応する領域の前記上側配線基板に備えられ、前記電子部品の面積に対応する面積を有する補強層と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  2. コアレス基板からなる下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記電子部品に対応する領域の前記下側配線基板に備えられ、前記電子部品の面積に対応する面積を有する第1補強層と、
    前記下側配線基板及び前記電子部品の上に配置され、コアレス基板からなる上側配線基板と、
    前記電子部品に対応する領域の前記上側配線基板に備えられ、前記電子部品の面積に対応する面積を有する第2補強層と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  3. コアレス基板からなる下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記電子部品に対応する領域の前記下側配線基板に備えられ、前記電子部品の面積に対応する面積を有する補強層と、
    前記下側配線基板及び前記電子部品の上に配置され、コア層を有する上側配線基板と、
    前記下側配線基板と前記上側配線基板とを接続する接続端子と、
    前記下側配線基板と前記上側配線基板との間に充填された封止樹脂と
    を有することを特徴とする電子部品装置。
  4. 前記コア層は、繊維補強材含有樹脂層から形成されることを特徴とする請求項1又は3に記載の電子部品装置。
  5. 前記コアレス基板は、絶縁層と配線層とが積層されて形成され、
    前記絶縁層内に形成された全てのビア導体は、前記電子部品装置の外面側の直径が前記電子部品装置の内方側の直径よりも小さい円錐台形状であることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品装置。
  6. 前記接続端子は、金属柱であることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品装置。
  7. 前記コアレス基板からなる配線基板は配線層と絶縁層とを備え、前記補強層は前記配線層と同一層から形成され、前記補強層及び前記配線層が前記絶縁層に埋め込まれていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品装置。
  8. 前記コア層の厚みは、前記コアレス基板からなる配線基板の1層の絶縁層の厚みよりも厚いことを特徴とする請求項1又は3に記載の電子部品装置。
  9. コア層を有する下側配線基板を用意する工程と、
    前記下側配線基板の上に電子部品を搭載する工程と、
    支持体の上に、補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、
    前記下側配線基板の上に、前記電子部品を収容するように、接続端子を介して前記支持体を上側にして前記上側配線部材を配置する工程と、
    前記下側配線基板と前記上側配線部材との間に封止樹脂を充填する工程と、
    前記上側配線部材から前記支持体を除去する工程と
    を有し、
    前記補強層は、前記電子部品に対応する領域に配置され、前記電子部品の面積に対応する面積を有することを特徴とする電子部品装置の製造方法。
  10. 第1支持体の上に、第1補強層を含むコアレス基板からなる下側配線基板を形成して、下側配線部材を得る工程と、
    前記下側配線部材の上に電子部品を搭載する工程と、
    第2支持体の上に、第2補強層を含むコアレス基板からなる上側配線基板を形成して、上側配線部材を得る工程と、
    前記下側配線部材の上に、電子部品を収容するように、接続端子を介して前記第2支持体を上側にして前記上側配線部材を配置する工程と、
    前記下側配線部材と前記上側配線部材との間に封止樹脂を充填する工程と、
    前記下側配線部材から前記第1支持体を除去すると共に、前記上側配線部材から前記第2支持体を除去する工程と
    を有し、
    前記第1補強層及び前記第2補強層は、前記電子部品に対応する領域に配置され、前記電子部品の面積に対応する面積を有することを特徴とする電子部品装置の製造方法。
  11. 支持体の上に、補強層を含むコアレス基板からなる下側配線基板を形成して、下側配線部材を得る工程と、
    前記下側配線部材の上に電子部品を搭載する工程と、
    前記下側配線部材の上に、電子部品を収容するように、接続端子を介してコア層を有する上側配線基板を配置する工程と、
    前記下側配線部材と前記上側配線基板との間に封止樹脂を充填する工程と、
    前記下側配線部材から前記支持体を除去する工程と
    を有し、
    前記補強層は、前記電子部品に対応する領域に配置され、前記電子部品の面積に対応する面積を有することを特徴とする電子部品装置の製造方法。
  12. 前記コア層は、繊維補強材含有樹脂層から形成されることを特徴とする請求項9又は11に記載の電子部品装置の製造方法。
  13. 前記コアレス基板は、絶縁層と配線層とが積層されて形成され、
    前記絶縁層内に形成された全てのビア導体は、前記電子部品装置の外面側の直径が前記電子部品装置の内方側の直径よりも小さい円錐台形状であることを特徴とする請求項9乃至11のいずれか一項に記載の電子部品装置の製造方法。
  14. 前記接続端子は、金属柱であることを特徴とする請求項9乃至11のいずれか一項に記載の電子部品装置の製造方法。
JP2014170410A 2014-08-25 2014-08-25 電子部品装置及びその製造方法 Active JP6358431B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014170410A JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法
US14/833,578 US10098228B2 (en) 2014-08-25 2015-08-24 Electronic component device and method for manufacturing the same
KR1020150119249A KR102331611B1 (ko) 2014-08-25 2015-08-25 전자 부품 장치 및 그 제조 방법
US16/116,156 US10383228B2 (en) 2014-08-25 2018-08-29 Electronic component device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170410A JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016046418A JP2016046418A (ja) 2016-04-04
JP2016046418A5 true JP2016046418A5 (ja) 2017-05-18
JP6358431B2 JP6358431B2 (ja) 2018-07-18

Family

ID=55349564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170410A Active JP6358431B2 (ja) 2014-08-25 2014-08-25 電子部品装置及びその製造方法

Country Status (3)

Country Link
US (2) US10098228B2 (ja)
JP (1) JP6358431B2 (ja)
KR (1) KR102331611B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
WO2017065028A1 (ja) * 2015-10-15 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
US20190098766A1 (en) * 2016-03-11 2019-03-28 Honda Motor Co., Ltd. Electronic circuit board and ultrasonic bonding method
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102152041B1 (ko) * 2017-01-05 2020-09-04 후아웨이 테크놀러지 컴퍼니 리미티드 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102449368B1 (ko) * 2017-10-20 2022-09-30 삼성전기주식회사 다층 인쇄회로기판
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR102467001B1 (ko) * 2017-12-05 2022-11-14 삼성전자주식회사 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
JP2020013908A (ja) * 2018-07-18 2020-01-23 住友電工デバイス・イノベーション株式会社 電子部品の実装構造
KR102424641B1 (ko) * 2019-08-16 2022-07-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 그 형성 방법
US11322447B2 (en) 2019-08-16 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided routing in 3D SiP structure
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP4182144B2 (ja) 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5269563B2 (ja) 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US20130049214A1 (en) * 2011-08-29 2013-02-28 Infineon Technologies Ag Method of processing at least one die and die arrangement
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
JP5357239B2 (ja) * 2011-12-05 2013-12-04 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
US9826641B2 (en) * 2012-05-31 2017-11-21 Kyocera Corporation Electronic device mounting board and electronic apparatus
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140239428A1 (en) * 2013-02-28 2014-08-28 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
US20140367854A1 (en) * 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages

Similar Documents

Publication Publication Date Title
JP2016046418A5 (ja)
JP2014056925A5 (ja)
JP2016096292A5 (ja)
JP2013008880A5 (ja)
JP2014003087A5 (ja)
EP2854168A3 (en) Embedded semiconductor device package and method of manufacturing thereof
JP2014049476A5 (ja)
JP2013254830A5 (ja)
JP2012109350A5 (ja)
JP2016207958A5 (ja)
JP2015076597A5 (ja)
JP2012146793A5 (ja)
JP2013062314A5 (ja)
JP2012134500A5 (ja)
JP2012256675A5 (ja)
JP2010538463A5 (ja)
JP2013247353A5 (ja)
JP2014110390A5 (ja)
JP2014049558A5 (ja)
JP2010267805A5 (ja)
JP2013219191A5 (ja)
SG10201401166YA (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
JP2009283739A5 (ja)
JP2014241242A5 (ja)
WO2012087059A3 (en) Printed circuit board and method for manufacturing the same