JP2010538463A5 - - Google Patents

Claims (6)

1. ポリマ層によって半導体素子の少なくとも３つの面を包囲するとともに、同ポリマ層でコネクタブロックを包囲する包囲工程と、
   ポリマ層の第１面の上および半導体素子の上に相互接続層を形成する相互接続層形成工程と、前記半導体素子は前記相互接続層に結合されていることと、
   前記ポリマ層の第２面の上に導体素子を形成する導体素子形成工程と、第２面は第１面に対向していることと、
   前記ポリマ層内の、少なくとも１つの電気経路を有する前記コネクタブロックによって、前記相互接続層を前記導体素子に電気的に結合する結合工程と、
   を含む、半導体素子パッケージを形成する方法。
2. 前記導体素子形成工程は、導体材料にめっきを施してアンテナを形成することを含む、請求項１に記載の方法。
3. 前記包囲工程は、
   半導体素子を仮支持構造体に取り付ける工程と、
   前記半導体素子の上に前記ポリマ層を形成する工程と、
   前記ポリマ層の形成後に、前記仮支持構造体を除去する工程と、
   を含み、
   前記結合工程は、
   前記ポリマ層の形成前に、前記仮支持構造体に前記コネクタブロックを取り付ける工程と、
   前記ポリマ層の一部を除去して前記コネクタブロックの表面を露出させる工程と、
   前記ポリマ層の第１面の上に前記相互接続層を形成しつつ、前記コネクタブロックの前記表面の上に前記相互接続層を形成する工程と、
   を含む、請求項１に記載の方法。
4. 前記少なくとも１つの電気経路は、同軸である少なくとも２つの電気経路を含む、請求項１に記載の方法。
5. 仮支持構造体に半導体素子を取り付ける半導体素子取付工程と、
   前記仮支持構造体の水平面にコネクタブロックの底面を取り付けるコネクタブロック取付工程と、前記コネクタブロックは同コネクタブロックの底面から上面まで垂直に延びている少なくとも１つの電気経路を有することと、
   前記コネクタブロックの上および周囲ならびに前記半導体素子の上に封止部を形成する封止部形成工程と、
   前記封止部の一部を除去して前記コネクタブロックの上面を露出させるとともに前記電気経路を露出させる封止部除去工程と、
   前記封止部除去工程の後、前記コネクタブロックの前記上面において前記電気経路に対し電気的に結合されている相互接続層を前記封止部上に形成する相互接続層形成工程と、
   前記仮支持構造体を除去して前記コネクタブロックの底面を露出させる仮支持構造体除去工程と、
   前記コネクタブロックの前記底面に有体物を電気的に結合する結合工程と、
   を含む、半導体素子パッケージを形成する方法。
6. 前記結合工程は、導体材料にめっきを施してアンテナを形成する工程を含む、請求項５に記載の方法。