KR20160004553A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160004553A
KR20160004553A KR1020140082982A KR20140082982A KR20160004553A KR 20160004553 A KR20160004553 A KR 20160004553A KR 1020140082982 A KR1020140082982 A KR 1020140082982A KR 20140082982 A KR20140082982 A KR 20140082982A KR 20160004553 A KR20160004553 A KR 20160004553A
Authority
KR
South Korea
Prior art keywords
metal
pattern
forming
dummy pattern
layer
Prior art date
Application number
KR1020140082982A
Other languages
English (en)
Other versions
KR102281470B1 (ko
Inventor
성기정
정율교
강명삼
이승은
조석현
민태홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140082982A priority Critical patent/KR102281470B1/ko
Publication of KR20160004553A publication Critical patent/KR20160004553A/ko
Application granted granted Critical
Publication of KR102281470B1 publication Critical patent/KR102281470B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법을 제공한다. 구체적으로는, 본 발명의 일 실시 예에 따른 인쇄회로기판은 절연층, 상기 절연층 상에 형성된 회로패턴 및 더미패턴을 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함함으로써, 휨 발생을 억제하거나 제어할 수 있고, 저항이 높은 상기 더미패턴을 이용하여 상기 인쇄회로기판의 임피던스를 조정할 수 있으며, 그라운드의 역할을 수행할 수가 있다. 또한, 상기 더미패턴은 절연재 대비 열전도성이 높기 때문에 상기 인쇄회로기판의 방열성을 향상시킬 수 있다.

Description

인쇄회로기판 및 그 제조방법 {PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기의 경박 단소화로 반도체 기판이 점점 얇아짐에 따라 반도체 기판과 메인보드 사이에 전기적 접합을 연결하는 솔더링 공정 칩이 장착된 기판의 몰딩 공정에서 기판의 휨 (warpage) 개선의 중요성이 갈수록 증대하고 있다. 인쇄회로기판의 솔더링 공정에서 기판의 휨이 발생하는 것은, 솔더볼이 기판의 솔더볼 패드에 형성되지 못하는 점, 또는 반도체 소자를 실장 시에 상기 반도체 소자와 반도체 기판 사이에 형성된 솔더볼이 접합 되지 않는 현상이 발생하여 반도체 소자와 반도체 기판이 전기적으로 도통 되지 않는 불량까지도 야기할 수 있으며, 이송시나 몰딩, 싱귤레이션과 같은 공정에서 동작 오류를 일으키기도 한다.
종래 인쇄회로기판 구조는 다음과 같은 방법으로 제작이 가능하다. 먼저 절연물질로 이뤄진 코어 (core)의 양면에 동박이 형성된 동박적층판 (CCL)에 텐팅 (Tenting)공법 또는 변형된 세미 어디티브 공법 (Modified Semi Additive Process, MSAP)으로 회로패턴을 형성한 후 솔더레지스트를 도포하여 형성한다. 이러한 인쇄회로기판은 휴대기기의 고밀도 및 박형화를 위해 패키지와 패키지를 적층하여 휴대기기에 탑재되는 패키지 온 패키지 (PoP)용 기판으로 사용된다. 그러나, 기판의 박형화로 인하여 휨이 발생하게 되어, 상부 패키지의 경우 저온에서는 스마일 (+) 형상을 보이다가 고온에서 크라이 (-)형상으로 변형되고, 하부 패키지는 저온에서 크라이 (-), 고온에서 스마일 (+)의 형상을 보이게 된다.
애플리케이션을 패키징하는 경우, 상기 애플리케이션의 열팽창계수 (CTE)가 크기 때문에 고온에서 스마일 형상을 보이다가 상온에서 크라이 형태로 변화하고, 패키지 온 패키지로 패키징하는 경우 상부 패키지와 하부 패키지의 휨 형태가 상반되게 나타난다.
한편, 특허문헌 1에서는 회로패턴과 더미패턴을 포함하는 인쇄회로기판이 개시되어 있다. 특허문헌 1의 더미패턴은 회로 패턴과 회로 패턴 사이의 공간에 절연층의 단차가 형성되는 것을 방지하기 위한 일종의 보완재 역할로 형성이 되어 있다. 또한, 특허문헌 1의 회로 패턴과 더미패턴은 동일한 재질로 형성될 수 있다.
특허문헌 1: 한국공개 제2013-0070534호
본 발명의 일 측면은 절연층 상에 형성된 회로패턴 및 더미패턴을 포함하는 인쇄회로기판에서, 상기 절연층 상에 형성된 열팽창계수가 낮은 더미패턴을 통해 얇은 기판에서 발생할 수 있는 휨을 억제하기 위한 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 측면은 절연층 상에 형성된 더미패턴을 통해 열 전도성을 높여 방열효과를 향상시킨 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 측면은 절연층 상에 형성된 더미패턴이 서로 다른 제1 금속 및 제2 금속을 포함하여 절연층과의 접합력을 향상시킨 인쇄회로기판을 제공하는 것이다.
본 발명의 일 실시 예에 따른 인쇄회로기판은 절연층, 상기 절연층 상에 형성된 회로패턴 및 더미패턴을 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함한다.
상기 더미패턴의 제1 금속은 인바 (Invar), 제2 금속은 구리 (Cu)를 포함할 수 있다.
상기 더미패턴은 제1 금속의 전체표면을 제2 금속으로 감싼 구조로 형성될 수 있다.
상기 더미패턴은 제1 금속의 좌측, 우측 및 상부측 표면을 제2 금속으로 감싼 구조로 형성될 수 있다.
상기 더미패턴은 제1 금속의 상부측 및 하부측의 표면에 제2 금속이 형성될 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은,
절연층을 준비하는 단계;
상기 절연층의 일면 또는 타면에 회로패턴을 형성하는 단계; 및
상기 절연층의 일면 또는 타면에 더미패턴을 형성하는 단계;
를 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함한다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 단면도;
도 2는 본 발명의 실시 예 1에 따른 절연층 상에 형성된 더미패턴의 단면도;
도 3은 본 발명의 실시 예 2에 따른 절연층 상에 형성된 더미패턴의 단면도;
도 4는 본 발명의 실시 예 3에 따른 절연층 상에 형성된 더미패턴의 단면도;
도 5a 내지 5k는 본 발명의 실시 예 1에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도;
도 6a 내지 6k는 본 발명의 실시 예 2에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도; 및
도 7a 내지 7l은 본 발명의 실시 예 3에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면", "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 인쇄회로기판 (100)은 절연층 (30), 상기 절연층 (30) 상에 형성된 회로패턴 (50) 및 더미패턴 (70)을 포함하며, 상기 더미패턴 (70)은 서로 다른 제1 금속 및 제2 금속을 포함한다.
상기 절연층 (30)은 절연 수지 조성물을 경화시켜 제조된 절연필름, 절연 수지 조성물을 포함한 바니쉬 (Varnish)에 유리섬유를 함침시켜 제조된 프리프레그 (Prepreg, PPG) 등 당업계에 공지된 절연자재를 사용할 수 있으며, 특별히 이에 한정되는 것은 아니다.
또한, 상기 절연층 (30) 내부에 비아홀 (Via Hole)을 가공하여 상부 및 하부 회로패턴 (50) 간의 전기적인 연결을 위한 비아를 형성할 수 있으며, 상기 절연층 (30) 상부 또는 하부에 하나 이상의 회로패턴 (50) 및 절연층 (30)을 포함하는 빌드업층이 더 형성될 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판 (100)은 절연층 (30) 상에 회로패턴 (50) 및 더미패턴 (70)이 형성되며, 상기 회로패턴 (50) 및 더미패턴 (70)은 서로 동일한 층에 형성될 수 있다. 상기 더미패턴 (70)은 회로패턴 (50)을 형성하고 남은 더미 영역에 형성할 수 있는데, 여기서 더미 영역이란 인쇄회로기판 (100)에서 회로패턴 (50)이 형성되지 않은 영역으로 정의할 수 있다. 즉, 더미 영역은 회로패턴 (50)과 회로패턴 (50) 사이의 영역이 될 수도 있다.
상기 회로패턴 (50)은 전기적인 연결을 하는 역할을 하는데, 구성하는 물질로는 주로 당업계에서 통상적으로 사용되는 금 (Au), 은 (Ag), 구리 (Cu), 백금 (Pt), 팔라듐 (Pd) 등으로 적용할 수 있다. 구체적으로는 구리를 적용하여 회로패턴 (50)을 형성할 수 있다.
상기 더미패턴 (70)은 전기적인 연결의 역할이 아닌 인쇄회로기판 (100)의 휨 발생을 억제하거나 제어하는 역할을 할 수 있다. 따라서, 상기 더미패턴 (70)으로 구성된 물질은 상기 회로패턴 (50)보다 열팽창계수가 적은 물질을 적용할 수 있다. 구체적으로 상기 더미패턴 (70)으로 구성된 물질로 인바 (Invar)를 적용할 수 있다. 인바는 철 (Fe) 63.5%에 니켈 (Ni) 36.5%를 첨가하여 열팽창계수가 작은 합금을 말한다.
상기 더미패턴 (70)은 서로 다른 제1 금속 및 제2 금속을 포함할 수 있다. 여기서 상기 제1 금속은 인바 (Invar), 제2 금속은 구리 (Cu)를 포함할 수 있다. 상기 더미패턴 (70)이 서로 다른 제1 금속 및 제2 금속을 포함하는 이유는 절연층 (30)과 더미패턴 (70) 간의 접합력을 향상시키기 위함이다.
예를 들어, 상기 절연층 (30) 상에 제1 금속으로 이루어진 더미패턴 (70)을 형성시키면 절연물질로 이루어진 절연층 (30)과 상기 더미패턴 (70) 간에 접합력이 낮아서 인쇄회로기판 (100)의 형성시 불량이 발생할 수가 있다. 따라서, 본 발명의 일 실시 예에 따른 인쇄회로기판 (100)에서 더미패턴 (70)은 열팽창계수가 낮은 제1 금속을 포함하는 물질의 표면에 절연층 (30)과의 접합력이 좋은 제2 금속을 포함하는 물질로 코팅하여 형성할 수 있다.
상기 더미패턴 (70)은 상기 회로패턴 (50)에 비해 저항이 크고, 신호전달시 손실이 발생할 수가 있다. 특히, 고주파 신호에 있어서 신호 손실이 회로패턴 (50)보다 더미패턴 (70)에서 더 증가한다. 따라서, 저항이 높은 더미패턴 (70)을 이용하여 인쇄회로기판 (100)의 임피던스를 조정할 수 있고, 그라운드의 역할을 수행할 수가 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판 (100)은 절연층 (30) 상에 회로패턴 (50)을 형성하고, 상기 회로패턴 (50)이 형성되지 않은 더미 영역에 상술한 바와 같은 더미패턴 (70)을 형성하여 인쇄회로기판 (100)의 휨 발생을 억제하거나 제어할 수 있다. 여기서, 상기 인쇄회로기판 (100)의 휨 발생을 제어할 수 있는 것은 예를 들어, 인쇄회로기판 (100)에서 애플리케이션과 같은 소자를 실장하면 그 주변에 많은 열이 발생할 수가 있는데, 본 발명의 일 실시 예에 따른 더미패턴 (70)을 상기 소자가 실장된 위치를 기준으로 수직으로 상부 또는 하부에 형성시켜서 휨 발생을 제어할 수 있는 것이다.
또한, 상기 더미패턴 (70)은 절연재 대비 열전도성이 높기 때문에 인쇄회로기판 (100)의 방열을 향상시킬 수 있다. 따라서, 상기 더미패턴 (70)은 방열패턴의 역할을 수행할 수도 있다.
실시 예 1
도 2는 본 발명의 일 실시 예에 따른 절연층 상에 형성된 더미패턴의 단면도이다.
도 2를 참조하면, 본 발명의 실시 예 1에 따른 상기 더미패턴 (70)은 제1 금속 (72)의 외부 전체표면을 제2 금속 (52)으로 감싼 구조로 형성될 수 있다.
상기 더미패턴 (70)은 인쇄회로기판 (100)의 휨 발생을 억제하거나 제어하는 역할을 하기위해 형성될 수 있으며, 절연층 (30) 상에 형성될 수 있다. 상기 더미패턴 (70)은 서로 다른 제1 금속 (72) 및 제2 금속 (52)을 포함할 수 있는데, 여기서 휨 또는 방열의 특성을 개선하는데 가장 큰 역할을 할 수 있는 것이 제1 금속 (72)이다. 그러나, 상기 제1 금속 (72)으로만 이루어진 더미패턴 (70)을 절연층 (30) 상에 접합시킬 경우 접합력이 낮기 때문에 인쇄회로기판 (100)의 형성시 불량을 야기할 수가 있다. 따라서, 상기 제1 금속 (72)의 외부표면에 상기 절연층 (30)과의 접합력이 좋은 제2 금속 (52)을 코팅하여 더미패턴 (70)을 형성하고, 상기 더미패턴 (70)을 절연층 (30) 상에 접합시킬 수 있다. 여기서, 상기 더미패턴 (70)은 제1 금속 (72)이 주를 이루게 되고, 제2 금속 (52)은 절연층 (30)과의 접합을 위한 것이기 때문에 얇게 형성될 수 있다.
또한, 본 발명의 실시 예 1에 따른 상기 더미패턴 (70)을 포함하는 절연층 (30) 상에 추가적인 빌드업층을 적층할 경우, 또 다른 절연층과의 접합력이 유지될 수 있음은 물론이다.
실시 예 2
도 3은 본 발명의 다른 실시 예에 따른 절연층 상에 형성된 더미패턴의 단면도이다.
도 3을 참조하면, 본 발명의 실시 예 2에 따른 상기 더미패턴 (70)은 제1 금속 (72)의 좌측, 우측 및 상부측 표면을 제2 금속 (52)으로 감싼 구조로 형성될 수 있다.
앞서 실시 예 1에서 상술한 바와 같이, 실시 예 2에 따른 상기 더미패턴 (70)도 서로 다른 제1 금속 (72) 및 제2 금속 (52)을 포함할 수 있다. 또한, 절연층 (30)과의 접합력을 유지하기 위해 제1 금속 (72)의 외부 3면 (좌측, 우측 및 상부측)을 제2 금속 (52)으로 코팅하여 더미패턴 (70)을 형성하고, 절연층 (30) 상에 접합시킬 수 있다. 여기서, 상기 실시 예 2에 따른 더미패턴 (70)은 실시 예 1과 같이 제1 금속 (72)이 주를 이루게 되고, 제2 금속 (52)이 상기 제1 금속 (72)의 외부표면에 코팅되어 절연층 (30)과의 접합력을 유지할 수 있다.
또한, 본 발명의 실시 예 2에 따른 상기 더미패턴 (70)을 포함하는 절연층 (30) 상에도 추가적인 빌드업층을 적층할 경우, 또 다른 절연층과의 접합력이 유지될 수 있음은 물론이다.
실시 예 3
도 4는 본 발명의 또 다른 실시 예에 따른 절연층 상에 형성된 더미패턴의 단면도이다.
도 4를 참조하면, 본 발명의 실시 예 3에 따른 상기 더미패턴 (70)은 제1 금속 (72)의 상부측 및 하부측의 표면에 제2 금속 (52)이 형성될 수 있다.
앞서 실시 예 1 및 2에서 상술한 바와 같이, 실시 예 3에 따른 상기 더미패턴 (70)도 서로 다른 제1 금속 (72) 및 제2 금속 (52)을 포함할 수 있다. 또한, 절연층 (30)과의 접합력을 유지하기 위해 제1 금속 (72)의 상부측 및 하부측의 표면에 제2 금속 (52)으로 코팅하여 더미패턴 (70)을 형성하고, 절연층 (30) 상에 접합시킬 수 있다.
또한, 본 발명의 실시 예 3에 따른 상기 더미패턴 (70)을 포함하는 절연층 (30) 상에 추가적인 빌드업층을 적층할 경우, 제1 금속 (72)의 상부측에 코팅된 제2 금속 (52)을 통해 또 다른 절연층과의 접합력이 유지될 수 있음은 물론이다.
상기 실시 예 1 내지 3에서 상술한 각각의 더미패턴 (70)을 포함하는 본 발명의 일 실시 예에 따른 인쇄회로기판 (100)을 통해 기판의 휨 발생을 억제하거나 제어할 수 있다. 또한, 저항이 높은 상기 더미패턴 (70)을 이용하여 상기 인쇄회로기판 (100)의 임피던스를 조정할 수 있고, 그라운드의 역할을 수행할 수가 있다. 또한, 상기 더미패턴 (70)은 절연재 대비 열전도성이 높기 때문에 상기 인쇄회로기판 (100)의 방열을 향상시킬 수 있다. 따라서, 상기 더미패턴 (70)은 방열패턴의 역할을 수행할 수도 있다.
인쇄회로기판의 제조방법
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은:
절연층을 준비하는 단계, 상기 절연층의 일면 또는 타면에 회로패턴을 형성하는 단계 및 상기 절연층의 일면 또는 타면에 더미패턴을 형성하는 단계를 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함한다.
상기 인쇄회로기판의 제조방법에서 회로패턴 및 더미패턴은 서로 동일한 층에 형성될 수 있다. 상기 더미패턴은 회로패턴이 형성되고 남은 더미 영역 즉, 회로패턴과 회로패턴 사이의 영역을 포함하는 부분에 형성될 수 있다.
상기 인쇄회로기판의 제조방법에서 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함할 수 있는데, 상기 제1 금속은 인바 (Invar), 제2 금속은 구리 (Cu)를 포함할 수 있다. 상기 더미패턴이 서로 다른 제1 금속 및 제2 금속을 포함하는 이유는 절연층 및 더미패턴 간의 접합력을 향상시키기 위함이다.
상기 인쇄회로기판의 제조방법에서 회로패턴은 전기적인 연결을 위해 형성될 수 있다. 상기 회로패턴을 구성하는 물질로는 주로 당업계에서 통상적으로 사용되는 금, 은, 구리, 백금, 팔라듐 등으로 적용할 수 있다. 구체적으로는 구리를 적용하여 회로패턴을 형성할 수 있다.
반면에, 상기 더미패턴은 전기적인 연결이 아닌 인쇄회로기판의 휨 발생을 억제하거나 제어하는 역할을 위해 형성될 수 있다. 구체적으로는 상기 더미패턴을 구성하는 물질로 인바를 적용할 수 있다. 따라서, 본 발명의 일 실시 예에 따른 인쇄회로기판의 더미패턴은 회로패턴보다 열팽창계수가 작다.
또한, 상기 더미패턴은 절연재 대비 열전도성이 높기 때문에, 인쇄회로기판의 방열특성을 향상시킬 수 있다. 따라서, 상기 더미패턴은 방열패턴의 역할을 수행할 수도 있다.
실시 예 1
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에서, 상기 회로패턴 및 더미패턴을 형성하는 단계는:
상기 절연층의 일면 또는 타면에 제2 금속층을 형성하는 단계, 상기 제2 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계, 상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계, 상기 1차 레지스트층을 제거하는 단계, 상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계, 상기 제2 개구부에 제1 금속패턴을 형성하는 단계, 상기 2차 레지스트층을 제거하는 단계, 상기 제2 금속층의 불필요한 부분을 제거하는 단계 및 상기 회로패턴 및 제1 금속패턴의 외측표면을 제2 금속으로 코팅하는 단계를 포함할 수 있다.
도 5a 내지 5k는 본 발명의 실시 예 1에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도이다.
도 5a 내지 5k를 참조하면, 본 발명의 실시 예 1에 따른 회로패턴 및 더미패턴을 형성하는 단계는 도 5a에서와 같이, 절연층 (30)을 준비하는 단계를 포함할 수 있다.
그 다음, 도 5b에서와 같이, 상기 절연층 (30)의 일면, 타면 또는 양면에 제2 금속층 (52)을 형성하는 단계를 포함할 수 있다. 상기 제2 금속층 (52)을 형성하는 방법은 제2 금속을 포함하는 포일 (foil)을 적층하는 방법, 무전해 도금법, 스크린 인쇄법, 스퍼터링법 등을 이용하여 형성할 수 있으며, 특별이 이에 한정되는 것은 아니다. 따라서, 상기 제2 금속층 (52)을 형성하는 방법은 당업계에 공지된 통상적인 금속층 형성법을 적용할 수 있다.
그 다음, 도 5c에서와 같이, 상기 제2 금속층 (52)이 형성된 절연층 (30)의 내부에 부분적으로 비아홀 (11)을 가공할 수 있다. 상기 비아홀 (11)을 가공하는 방법은 드릴링 또는 레이저를 이용할 수 있으며, 특별히 이에 한정되는 것은 아니다.
그 다음, 도 5d 내지 5f에서와 같이, 상기 제2 금속층 (52) 상에 1차 레지스트층 (81)을 형성하고, 부분적으로 제1 개구부 (46)를 형성하여 회로패턴 및 비아를 형성할 수 있다. 상기 제1 개구부 (46)에는 전기적인 연결을 할 수 있는 회로패턴 (50) 및 비아 (13)를 도금법에 의해 금속을 충진시켜 형성할 수 있으며, 구체적으로 제2 금속 (52)을 적용할 수 있다. 보다 구체적으로 제2 금속 (52)은 구리를 적용할 수 있다. 또한, 상기 회로패턴 (50)을 형성한 후에 상기 1차 레지스트층 (81)을 제거하는 단계를 포함할 수 있다.
그 다음, 도 5g 및 5h에서와 같이, 상기 회로패턴 (50)이 형성된 절연층 (30) 상에 제2 개구부 (48)를 갖는 2차 레지스트층 (83)을 형성하는 단계를 포함할 수 있다. 상기 제2 개구부 (48)에는 더미패턴 (70)을 형성하기 위해 제1 금속 (72)으로 도금하여 제1 금속패턴 (72)을 형성할 수 있다.
그 다음, 도 5i에서와 같이, 상기 2차 레지스트층 (83)을 제거하는 단계를 수행하고, 도 5j와 같이 절연층 (30) 상에 형성된 제2 금속층 (52)의 불필요한 부분을 제거하는 단계를 수행할 수 있다. 상기 제거하는 단계는 금속 에칭법에 의해 수행될 수 있으며, 당업계에 공지된 통상의 에칭방법을 적용할 수 있다.
그 다음, 도 5k에서와 같이, 상기 회로패턴 (50) 및 제1 금속패턴 (72)의 외측표면을 제2 금속 (52)으로 코팅하는 단계를 포함할 수 있으며, 이를 통해 본 발명의 실시 예 1에 따른 회로패턴 (50) 및 더미패턴 (70)을 형성하는 단계를 통해 인쇄회로기판 (100)을 제조할 수 있다.
실시 예 2
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에서, 상기 회로패턴 및 더미패턴을 형성하는 단계는:
상기 절연층의 일면 또는 타면에 제1 금속층을 형성하는 단계, 상기 제1 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계, 상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계, 상기 1차 레지스트층을 제거하는 단계, 상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계, 상기 제2 개구부에 제1 금속패턴을 형성하는 단계, 상기 2차 레지스트층을 제거하는 단계, 상기 제1 금속층의 불필요한 부분을 제거하는 단계 및 상기 회로패턴 및 제1 금속패턴의 외측표면을 제2 금속으로 코팅하는 단계를 포함할 수 있다.
도 6a 내지 6k는 본 발명의 실시 예 2에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도이다.
도 6a 내지 6k를 참조하면, 본 발명의 실시 예 2에 따른 회로패턴 및 더미패턴을 형성하는 단계는, 도 6a에서와 같이, 절연층 (30)을 준비하는 단계를 포함할 수 있다.
그 다음, 도 6b에서와 같이, 상기 절연층 (30)의 일면, 타면 또는 양면에 제1 금속층 (72)을 형성하는 단계를 포함할 수 있다. 상기 제1 금속층 (72)을 형성하는 방법은 앞서 실시 예 1에서 제2 금속층 (52)을 형성하는 방법과 동일하므로 중복된 설명은 생략하기로 한다.
그 다음, 도 6c에서와 같이, 제1 금속층 (72)이 형성된 절연층 (30)의 내부에 부분적으로 비아홀 (11)을 가공할 수 있으며, 가공하는 방법은 앞서 실시 예 1에 상술한 내용과 동일하다.
그 다음, 도 6d 내지 6f에서와 같이, 상기 제1 금속층 (72) 상에 1차 레지스트층 (81)을 형성하고, 부분적으로 제1 개구부 (46)를 형성하여 회로패턴 (50) 및 비아 (13)를 형성할 수 있다. 상기 실시 예 1과 마찬가지로, 상기 회로패턴 (50) 및 비아 (13)는 제2 금속, 보다 구체적으로는 구리를 이용하여 도금법에 의해 형성할 수 있다. 또한, 상기 회로패턴 (50)을 형성 한 후에 상기 1차 레지스트층 (81)을 제거하는 단계를 포함할 수 있다.
그 다음, 도 6g 및 6h에서와 같이, 상기 회로패턴 (50)이 형성된 절연층 (30) 상에 제2 개구부 (48)를 갖는 2차 레지스트층 (83)을 형성하는 단계를 포함할 수 있다. 상기 제2 개구부 (48)에는 더미패턴 (70)을 형성하기 위해 제1 금속 (72)으로 도금하여 제1 금속패턴 (72)을 형성할 수 있다.
그 다음, 도 6i에서와 같이, 상기 2차 레지스트층 (83)을 제거하는 단계를 수행하고, 도 6j와 같이 절연층 (30) 상에 형성된 제1 금속층 (72)의 불필요한 부분을 제거하는 단계를 수행할 수 있다. 상기 제거하는 단계는 실시 예 1에서 상술한 방법과 동일하게 수행할 수 있으므로, 중복된 설명은 생략하기로 한다.
그 다음, 도 6k에서와 같이, 상기 회로패턴 (50) 및 제1 금속패턴 (72)의 외측표면을 제2 금속 (52)으로 코팅하는 단계를 포함할 수 있으며, 이를 통해 본 발명의 실시 예 2에 따른 회로패턴 (50) 및 더미패턴 (70)을 형성하는 단계를 통해 인쇄회로기판 (100)을 제조할 수 있다.
실시 예 3
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에서, 상기 회로패턴 및 더미패턴을 형성하는 단계는:
상기 절연층의 일면 또는 타면에 제2 금속층을 형성하는 단계, 상기 제2 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계, 상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계, 상기 1차 레지스트층을 제거하는 단계, 상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계, 상기 제2 개구부의 일부분에 제1 금속패턴을 형성하는 단계, 상기 제2 개구부에 형성된 제1 금속패턴 상에 제2 금속으로 코팅하는 단계, 상기 2차 레지스트층을 제거하는 단계 및 상기 제2 금속층의 불필요한 부분을 제거하는 단계를 포함할 수 있다.
도 7a 내지 7l은 본 발명의 실시 예 3에 따른 인쇄회로기판의 제조방법의 회로패턴 및 더미패턴을 형성하는 단계를 개략적으로 나타낸 공정도이다.
도 7a 내지 7l을 참조하면, 본 발명의 실시 예 3에 따른 회로패턴 및 더미패턴을 형성하는 단계는 도 7a에서와 같이, 절연층 (30)을 준비하는 단계를 포함할 수 있다.
그 다음, 도 7b에서와 같이, 상기 절연층 (30)의 일면, 타면 또는 양면에 제2 금속층 (52)을 형성하는 단계를 포함할 수 있다. 상기 제2 금속층 (52)을 형성하는 방법은 앞서 실시 예 1에서 제2 금속층 (52)을 형성하는 방법과 동일하므로 중복된 설명은 생략하기로 한다.
그 다음, 도 7c에서와 같이, 상기 제2 금속층 (52)이 형성된 절연층 (30)의 내부에 부분적으로 비아홀 (11)을 가공할 수 있으며, 가공하는 방법은 앞서 실시 예 1에 상술한 내용과 동일하다.
그 다음, 도 7d 내지 7f에서와 같이, 상기 제2 금속층 (52) 상에 1차 레지스트층 (81)을 형성하고, 부분적으로 제1 개구부 (46)를 형성하여 회로패턴 (50) 및 비아 (13)를 형성할 수 있다. 상기 제1 개구부 (46)에는 전기적인 연결을 할 수 있는 회로패턴 (50) 및 비아 (13)를 도금법에 의해 금속을 충진시켜 형성할 수 있으며, 구체적으로 제2 금속 (52)을 적용할 수 있다. 보다 구체적으로 제2 금속 (52)은 구리를 적용할 수 있다. 또한, 상기 회로패턴 (50)을 형성한 후에 상기 1차 레지스트층 (81)을 제거하는 단계를 포함할 수 있다.
그 다음, 도 7g 내지 7i에서와 같이, 상기 회로패턴 (50)이 형성된 절연층 (30) 상에 제2 개구부 (48)를 갖는 2차 레지스트층 (83)을 형성하는 단계를 포함할 수 있다. 상기 제2 개구부 (48)의 일부분에는 더미패턴 (70)을 형성하기 위해 제1 금속 (72)으로 도금하여 제1 금속패턴 (72)을 형성할 수 있다.
그 다음, 도 7j에서와 같이, 상기 제2 개구부 (48)의 일부분에 형성된 제1 금속패턴 (72) 상에 제2 금속 (52)으로 코팅하는 단계를 포함할 수 있다. 상기 제1 금속패턴 (72) 상에 제2 금속 (52)으로 코팅하는 것은 추가적인 빌드업층을 적층할 경우, 제1 금속패턴 (72) 상에 코팅된 제2 금속 (52)을 통해 또 다른 절연층과의 접합력을 유지하기 위함이다.
그 다음, 도 7k에서와 같이, 상기 2차 레지스트층 (83)을 제거하는 단계를 수행하고, 도 7l과 같이 절연층 (30) 상에 형성된 제2 금속층 (52)의 불필요한 부분을 제거하는 단계를 수행할 수 있다. 상기 제거하는 단계는 금속 에칭법에 의해 수행될 수 있으며, 당업계에 공지된 통상의 에칭방법을 적용할 수 있다. 이를 통해 본 발명의 실시 예 3에 따른 회로패턴 (50) 및 더미패턴 (70)을 형성하는 단계를 통해 인쇄회로기판 (100)을 제조할 수 있다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법의 상기 회로패턴 및 더미패턴을 형성하는 단계에서 1차 및 2차 레지스트층을 제거하는 단계는 노광 및 현상 공정에 의해 수행될 수 있으며, 특별히 이에 한정되는 것은 아니다.
상기 실시 예 1 내지 3을 통해 제조된 본 발명의 회로패턴 및 더미패턴을 포함하는 인쇄회로기판은 휨 발생을 억제하거나 제어할 수 있다. 또한, 저항이 높은 상기 더미패턴을 이용하여 상기 인쇄회로기판의 임피던스를 조정할 수 있고, 그라운드의 역할을 수행할 수가 있다. 또한, 상기 더미패턴은 절연재 대비 열전도성이 높기 때문에 상기 인쇄회로기판의 방열을 향상시킬 수 있다. 따라서, 상기 더미패턴은 방열패턴의 역할을 수행할 수도 있다.
이상 본 발명을 구체적인 실시 예들을 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상 지식을 가진 자에 의해 그 변형이나 개량할 수 있음이 명백하다.
본 발명의 단순한 변형이나 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
비아홀: 11 비아: 13
절연층: 30 제1 개구부: 46
제2 개구부: 48 회로패턴: 50
제2 금속, 제2 금속층: 52 더미패턴: 70
제1 금속, 제1 금속층, 제1 금속패턴: 72
1차 레지스트층: 81 2차 레지스트층: 83
인쇄회로기판: 100

Claims (17)

  1. 절연층;
    상기 절연층 상에 형성된 회로패턴 및 더미패턴;
    을 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 회로패턴 및 더미패턴은 서로 동일한 층에 형성된 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 더미패턴은 회로패턴보다 열팽창계수가 작은 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 더미패턴의 제1 금속은 인바 (Invar), 제2 금속은 구리 (Cu)를 포함하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 더미패턴은 제1 금속의 전체표면을 제2 금속으로 감싼 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 더미패턴은 제1 금속의 좌측, 우측 및 상부측 표면을 제2 금속으로 감싼 인쇄회로기판.
  7. 청구항 1에 있어서,
    상기 더미패턴은 제1 금속의 상부측 및 하부측의 표면에 제2 금속이 형성된 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 더미패턴은 방열패턴인 인쇄회로기판.
  9. 절연층을 준비하는 단계;
    상기 절연층의 일면 또는 타면에 회로패턴을 형성하는 단계; 및
    상기 절연층의 일면 또는 타면에 더미패턴을 형성하는 단계;
    를 포함하며, 상기 더미패턴은 서로 다른 제1 금속 및 제2 금속을 포함하는 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 회로패턴 및 더미패턴은 서로 동일한 층에 형성된 인쇄회로기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 더미패턴은 회로패턴보다 열팽창계수가 작은 인쇄회로기판의 제조방법.
  12. 청구항 9에 있어서,
    상기 더미패턴의 제1 금속은 인바 (Invar), 제2 금속은 구리 (Cu)를 포함하는 인쇄회로기판의 제조방법.
  13. 청구항 9에 있어서,
    상기 더미패턴은 방열패턴인 인쇄회로기판의 제조방법.
  14. 청구항 9에 있어서,
    상기 회로패턴 및 더미패턴을 형성하는 단계는,
    상기 절연층의 일면 또는 타면에 제2 금속층을 형성하는 단계;
    상기 제2 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계;
    상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계;
    상기 1차 레지스트층을 제거하는 단계;
    상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계;
    상기 제2 개구부에 제1 금속패턴을 형성하는 단계;
    상기 2차 레지스트층을 제거하는 단계;
    상기 제2 금속층의 불필요한 부분을 제거하는 단계; 및
    상기 회로패턴 및 제1 금속패턴의 외측표면을 제2 금속으로 코팅하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  15. 청구항 9에 있어서,
    상기 회로패턴 및 더미패턴을 형성하는 단계는,
    상기 절연층의 일면 또는 타면에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계;
    상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계;
    상기 1차 레지스트층을 제거하는 단계;
    상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계;
    상기 제2 개구부에 제1 금속패턴을 형성하는 단계;
    상기 2차 레지스트층을 제거하는 단계;
    상기 제1 금속층의 불필요한 부분을 제거하는 단계; 및
    상기 회로패턴 및 제1 금속패턴의 외측표면을 제2 금속으로 코팅하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  16. 청구항 9에 있어서,
    상기 회로패턴 및 더미패턴을 형성하는 단계는,
    상기 절연층의 일면 또는 타면에 제2 금속층을 형성하는 단계;
    상기 제2 금속층 상에 제1 개구부를 갖는 1차 레지스트층을 형성하는 단계;
    상기 제1 개구부에 도금으로 충전하여 회로패턴을 형성하는 단계;
    상기 1차 레지스트층을 제거하는 단계;
    상기 회로패턴이 형성된 절연층 상에 제2 개구부를 갖는 2차 레지스트층을 형성하는 단계;
    상기 제2 개구부의 일부분에 제1 금속패턴을 형성하는 단계;
    상기 제2 개구부에 형성된 제1 금속패턴 상에 제2 금속으로 코팅하는 단계;
    상기 2차 레지스트층을 제거하는 단계; 및
    상기 제2 금속층의 불필요한 부분을 제거하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  17. 청구항 14에 있어서,
    상기 레지스트층을 제거하는 단계는 노광 및 현상 공정에 의해 수행되는 인쇄회로기판의 제조 방법.
KR1020140082982A 2014-07-03 2014-07-03 인쇄회로기판 및 그 제조방법 KR102281470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140082982A KR102281470B1 (ko) 2014-07-03 2014-07-03 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140082982A KR102281470B1 (ko) 2014-07-03 2014-07-03 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160004553A true KR20160004553A (ko) 2016-01-13
KR102281470B1 KR102281470B1 (ko) 2021-07-27

Family

ID=55172489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140082982A KR102281470B1 (ko) 2014-07-03 2014-07-03 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102281470B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
KR20140073251A (ko) * 2012-12-06 2014-06-16 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
KR20140073251A (ko) * 2012-12-06 2014-06-16 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR102281470B1 (ko) 2021-07-27

Similar Documents

Publication Publication Date Title
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
JP4651597B2 (ja) 半導体パッケージ基板
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
KR101044127B1 (ko) 방열기판 및 그 제조방법
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
US20140060896A1 (en) Printed circuit board
US20110061906A1 (en) Printed circuit board and fabrication method thereof
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
KR20140042604A (ko) 인쇄회로기판 및 이의 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
KR102281470B1 (ko) 인쇄회로기판 및 그 제조방법
KR101151347B1 (ko) 칩 내장형 인쇄회로기판 제조방법
JP6806315B2 (ja) プリント回路基板
JP7087236B2 (ja) プリント回路基板
JP2016143860A (ja) 半導体装置及びその製造方法
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
KR101109216B1 (ko) 인쇄회로기판의 제조방법
KR20140146447A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5051421B2 (ja) 実装基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant