JPH09130000A - 両面配線基板およびそれを用いた半導体装置 - Google Patents
両面配線基板およびそれを用いた半導体装置Info
- Publication number
- JPH09130000A JPH09130000A JP7309714A JP30971495A JPH09130000A JP H09130000 A JPH09130000 A JP H09130000A JP 7309714 A JP7309714 A JP 7309714A JP 30971495 A JP30971495 A JP 30971495A JP H09130000 A JPH09130000 A JP H09130000A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connection pads
- board
- forming plates
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの接続パッドの配列パターンを
変更するために、半導体チップをサブ回路基板上に搭載
したものにおいて、製造工程数を減少する。 【解決手段】 半導体チップ２１の保護膜２４上に、サ
ブ回路基板２５を形成するための５枚の基板形成用板２
６ａ〜２６ｅをこの順で接着する。すると、各基板形成
用板２６ａ〜２６ｅに形成された開口部２７ａ〜２７ｅ
によって貫通孔２８が形成される。次に、貫通孔２８内
に導電性ペースト３１を注入して充填する。すると、開
口部２７ａ内に充填された導電性ペースト３１は第１の
接続パッドを形成し、この第１の接続パッドは半導体チ
ップ２１の接続パッド２３と接合される。開口部２７ｅ
内に充填された導電性ペースト３１は第２の接続パッド
を形成する。開口部２７ｂ〜２７ｄ内に充填された導電
性ペースト３１は内部導通部を形成する。
変更するために、半導体チップをサブ回路基板上に搭載
したものにおいて、製造工程数を減少する。 【解決手段】 半導体チップ２１の保護膜２４上に、サ
ブ回路基板２５を形成するための５枚の基板形成用板２
６ａ〜２６ｅをこの順で接着する。すると、各基板形成
用板２６ａ〜２６ｅに形成された開口部２７ａ〜２７ｅ
によって貫通孔２８が形成される。次に、貫通孔２８内
に導電性ペースト３１を注入して充填する。すると、開
口部２７ａ内に充填された導電性ペースト３１は第１の
接続パッドを形成し、この第１の接続パッドは半導体チ
ップ２１の接続パッド２３と接合される。開口部２７ｅ
内に充填された導電性ペースト３１は第２の接続パッド
を形成する。開口部２７ｂ〜２７ｄ内に充填された導電
性ペースト３１は内部導通部を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は両面配線基板およ
びそれを用いた半導体装置に関する。
びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置の実装技術では、ＬＳＩ等からなる半導体チッ
プの下面に設けられた複数のバンプを回路基板の上面に
設けられた複数の接続パッドに接合することにより、半
導体チップを回路基板上に実装している。ところで、半
導体チップは、一般的に、直方体形状であって、その一
の面の周辺部に複数のバンプが配列形成された構造とな
っている。したがって、ユーザー側において、半導体チ
ップのバンプの配列パターンを変更することはできな
い。
導体装置の実装技術では、ＬＳＩ等からなる半導体チッ
プの下面に設けられた複数のバンプを回路基板の上面に
設けられた複数の接続パッドに接合することにより、半
導体チップを回路基板上に実装している。ところで、半
導体チップは、一般的に、直方体形状であって、その一
の面の周辺部に複数のバンプが配列形成された構造とな
っている。したがって、ユーザー側において、半導体チ
ップのバンプの配列パターンを変更することはできな
い。
【０００３】そこで、従来では、以上のような問題点を
解決するために、半導体チップを回路基板（メイン回路
基板）上に直接実装するのではなく、サブ回路基板を介
して実装する方法が考えられている。図１０は従来のこ
のような半導体装置（半導体チップをサブ回路基板上に
搭載してなるもの）を示したものである。サブ回路基板
１は両面配線構造の複数枚のセラミック基板１ａを積層
したものからなっている。このサブ回路基板１の上面周
辺部には複数の第１の接続パッド２が配列形成されてい
る。サブ回路基板１の下面全体には複数の第２の接続パ
ッド３が格子状に配列形成されている。複数の第１の接
続パッド２と複数の第２の接続パッド３との相対応する
もの同士はそれぞれ内部導通部４を介して電気的に接続
されている。第２の接続パッド３の下面にはハンダバン
プ５が形成されている。一方、半導体チップ６は、チッ
プ本体７の下面周辺部に複数の接続パッド８が配列形成
され、接続パッド８を除くチップ本体７の下面全体に保
護膜９が形成され、接続パッド８の露出面上にハンダバ
ンプ１０が形成された構造となっている。そして、半導
体チップ６は、そのハンダバンプ１０をサブ回路基板１
の複数の第１の接続パッド２に接合されていることによ
り、サブ回路基板１の上面に搭載されている。この場
合、半導体チップ６とサブ回路基板１との間には樹脂封
止材１１が設けられている。
解決するために、半導体チップを回路基板（メイン回路
基板）上に直接実装するのではなく、サブ回路基板を介
して実装する方法が考えられている。図１０は従来のこ
のような半導体装置（半導体チップをサブ回路基板上に
搭載してなるもの）を示したものである。サブ回路基板
１は両面配線構造の複数枚のセラミック基板１ａを積層
したものからなっている。このサブ回路基板１の上面周
辺部には複数の第１の接続パッド２が配列形成されてい
る。サブ回路基板１の下面全体には複数の第２の接続パ
ッド３が格子状に配列形成されている。複数の第１の接
続パッド２と複数の第２の接続パッド３との相対応する
もの同士はそれぞれ内部導通部４を介して電気的に接続
されている。第２の接続パッド３の下面にはハンダバン
プ５が形成されている。一方、半導体チップ６は、チッ
プ本体７の下面周辺部に複数の接続パッド８が配列形成
され、接続パッド８を除くチップ本体７の下面全体に保
護膜９が形成され、接続パッド８の露出面上にハンダバ
ンプ１０が形成された構造となっている。そして、半導
体チップ６は、そのハンダバンプ１０をサブ回路基板１
の複数の第１の接続パッド２に接合されていることによ
り、サブ回路基板１の上面に搭載されている。この場
合、半導体チップ６とサブ回路基板１との間には樹脂封
止材１１が設けられている。
【０００４】このように、この半導体装置では、半導体
チップ６をサブ回路基板１の上面に搭載し、サブ回路基
板１の下面全体に格子状に配列形成された複数の第２の
接続パッド３上にハンダバンプ５を形成しているので、
半導体チップ６のハンダバンプ１０の配列パターンを変
更することができなくても、サブ回路基板１のハンダバ
ンプ５の配列パターンを自由に選定することができ、し
たがって実質的なバンプの配列パターンを変更すること
ができる。ここで、バンプの配列パターンの変更とは、
バンプの配列位置、バンプのサイズ、バンプの配列ピッ
チ等を変更することをいう。
チップ６をサブ回路基板１の上面に搭載し、サブ回路基
板１の下面全体に格子状に配列形成された複数の第２の
接続パッド３上にハンダバンプ５を形成しているので、
半導体チップ６のハンダバンプ１０の配列パターンを変
更することができなくても、サブ回路基板１のハンダバ
ンプ５の配列パターンを自由に選定することができ、し
たがって実質的なバンプの配列パターンを変更すること
ができる。ここで、バンプの配列パターンの変更とは、
バンプの配列位置、バンプのサイズ、バンプの配列ピッ
チ等を変更することをいう。
【０００５】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置では、サブ回路基板１の第１の接続パ
ッド２の配列パターンと第２の接続パッド３の配列パタ
ーンとが互いに異なるので、その間を電気的に接続する
内部導通部４の立体的な形状が複雑となる。このため、
サブ回路基板１を両面配線構造の複数枚のセラミック基
板１ａを積層してなるものによって形成している。この
場合、両面配線構造のセラミック基板１ａはスルーホー
ルめっき処理を含む多数の工程を経て製造しており、し
かも複数枚のセラミック基板１ａの両面配線構造が互い
に異なるので、製造工程数がかなり多くなるという問題
があった。また、半導体チップ６をサブ回路基板１上に
搭載（ボンディング）しなければならず、したがって製
造工程数がさらに多くなるという問題があった。この発
明の課題は、製造工程数を減少することができるように
することである。
ような半導体装置では、サブ回路基板１の第１の接続パ
ッド２の配列パターンと第２の接続パッド３の配列パタ
ーンとが互いに異なるので、その間を電気的に接続する
内部導通部４の立体的な形状が複雑となる。このため、
サブ回路基板１を両面配線構造の複数枚のセラミック基
板１ａを積層してなるものによって形成している。この
場合、両面配線構造のセラミック基板１ａはスルーホー
ルめっき処理を含む多数の工程を経て製造しており、し
かも複数枚のセラミック基板１ａの両面配線構造が互い
に異なるので、製造工程数がかなり多くなるという問題
があった。また、半導体チップ６をサブ回路基板１上に
搭載（ボンディング）しなければならず、したがって製
造工程数がさらに多くなるという問題があった。この発
明の課題は、製造工程数を減少することができるように
することである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る両面配線基板は、基板の一の面に配列形成された複数
の第１の接続パッドの配列パターンと前記基板の他の面
に配列形成された複数の第２の接続パッドの配列パター
ンとが互いに異なり、かつ前記複数の第１の接続パッド
と前記複数の第２の接続パッドとの相対応するもの同士
がそれぞれ内部導通部を介して電気的に接続された両面
配線基板であって、前記第１の接続パッド、前記第２の
接続パッドおよび前記内部導通部を前記基板に形成され
た貫通孔内に充填された導電部によって形成したもので
ある。この請求項１記載の発明によれば、第１の接続パ
ッド、第２の接続パッドおよび内部導通部を基板に形成
された貫通孔内に充填された導電部によって形成してい
るので、基板の貫通孔の立体的な形状が複雑であって
も、この貫通孔内に導電性ペーストを充填すると、第１
の接続パッド、第２の接続パッドおよび内部導通部を形
成することができ、したがって製造工程数を減少するこ
とができる。
る両面配線基板は、基板の一の面に配列形成された複数
の第１の接続パッドの配列パターンと前記基板の他の面
に配列形成された複数の第２の接続パッドの配列パター
ンとが互いに異なり、かつ前記複数の第１の接続パッド
と前記複数の第２の接続パッドとの相対応するもの同士
がそれぞれ内部導通部を介して電気的に接続された両面
配線基板であって、前記第１の接続パッド、前記第２の
接続パッドおよび前記内部導通部を前記基板に形成され
た貫通孔内に充填された導電部によって形成したもので
ある。この請求項１記載の発明によれば、第１の接続パ
ッド、第２の接続パッドおよび内部導通部を基板に形成
された貫通孔内に充填された導電部によって形成してい
るので、基板の貫通孔の立体的な形状が複雑であって
も、この貫通孔内に導電性ペーストを充填すると、第１
の接続パッド、第２の接続パッドおよび内部導通部を形
成することができ、したがって製造工程数を減少するこ
とができる。
【０００７】また、請求項７記載の発明に係る半導体装
置は、基板の一の面の周辺部に配列形成された複数の第
１の接続パッドと、前記基板の他の面の全体に格子状に
配列形成された複数の第２の接続パッドと、前記複数の
第１の接続パッドと前記複数の第２の接続パッドとの相
対応するもの同士をそれぞれ電気的に接続する内部導通
部とを、前記基板に形成された貫通孔内に充填された導
電部によって形成した両面配線基板と、前記基板の一の
面に接合され、かつ複数の接続パッドを前記複数の第１
の接続パッドにそれぞれ接合された半導体チップとを具
備したものである。この請求項７記載の発明によれば、
前記請求項１記載の発明のように、第１の接続パッド、
第２の接続パッドおよび内部導通部を導電性ペーストの
充填により形成するとき、半導体チップを基板の一の面
に予め接合しておくと、導電性ペーストによって第１の
接続パッドを形成すると同時に、この第１の接続パッド
を半導体チップの接続パッドに接合させることができ、
したがって半導体チップを搭載するためのそれ専用の工
程が不要となり、製造工程数を減少することができる。
置は、基板の一の面の周辺部に配列形成された複数の第
１の接続パッドと、前記基板の他の面の全体に格子状に
配列形成された複数の第２の接続パッドと、前記複数の
第１の接続パッドと前記複数の第２の接続パッドとの相
対応するもの同士をそれぞれ電気的に接続する内部導通
部とを、前記基板に形成された貫通孔内に充填された導
電部によって形成した両面配線基板と、前記基板の一の
面に接合され、かつ複数の接続パッドを前記複数の第１
の接続パッドにそれぞれ接合された半導体チップとを具
備したものである。この請求項７記載の発明によれば、
前記請求項１記載の発明のように、第１の接続パッド、
第２の接続パッドおよび内部導通部を導電性ペーストの
充填により形成するとき、半導体チップを基板の一の面
に予め接合しておくと、導電性ペーストによって第１の
接続パッドを形成すると同時に、この第１の接続パッド
を半導体チップの接続パッドに接合させることができ、
したがって半導体チップを搭載するためのそれ専用の工
程が不要となり、製造工程数を減少することができる。
【０００８】
【発明の実施の形態】図１（Ａ）、（Ｂ）はこの発明の
第１実施形態における半導体装置を示したものである。
この実施形態における半導体チップ２１は、チップ本体
２２の上面４辺部に５つずつの接続パッド２３が配列形
成され、接続パッド２３を除くチップ本体２２の上面全
体に保護膜２４が形成された構造となっている。半導体
チップ２１の上面にはサブ回路基板（両面配線基板）２
５が接合されている。サブ回路基板２５は、第１〜第５
の基板形成用板２６ａ〜２６ｅを積層してなるものから
なっている。第１〜第５の基板形成用板２６ａ〜２６ｅ
は、図２（Ａ）〜（Ｅ）にそれぞれ示すようになってい
る。このうち第１の基板形成用板２６ａの４辺部には、
半導体チップ２１の接続パッド２３に対応して、５つず
つの円孔からなる開口部２７ａが配列形成されている。
第５の基板形成用板２６ｅの中央部には２０個の円孔か
らなる開口部２７ｅが４行５列の格子状に配列形成され
ている。第２〜第４の基板形成用板２６ｂ〜２６ｄの各
所定の個所には、第１の基板形成用板２６ａの２０個の
開口部２７ａと第５の基板形成用板２６ｅの２０個の開
口部２７ｅとの相対応するもの同士をそれぞれ連通する
ための開口部２７ｂ〜２７ｄが形成されている。すなわ
ち、図２（Ｂ）に示す第２の基板形成用板２６ｂには、
主として、図２（Ａ）に示す第１の基板形成用板２６ａ
のうち上辺の両側の２つの開口部２７ａ、下辺の両側の
２つの開口部２７ａ、左辺の中央部の３つの開口部２７
ａおよび右辺の中央部の３つの開口部２７ａの配列位置
を変更するように、開口部２７ｂが形成されている。図
２（Ｃ）に示す第３の基板形成用板２６ｃには、主とし
て、図２（Ａ）に示す第１の基板形成用板２６ａのうち
上辺の中央部の３つの開口部２７ａおよび下辺の中央部
の３つの開口部２７ａの配列位置を変更するように、開
口部２７ｃが形成されている。図２（Ｄ）に示す第３の
基板形成用板２６ｄには、主として、図２（Ａ）に示す
第１の基板形成用板２６ａのうち左辺の両側の２つの開
口部２７ａおよび右辺の両側の２つの開口部２７ａの配
列位置を変更するように、開口部２７ｄが形成されてい
る。
第１実施形態における半導体装置を示したものである。
この実施形態における半導体チップ２１は、チップ本体
２２の上面４辺部に５つずつの接続パッド２３が配列形
成され、接続パッド２３を除くチップ本体２２の上面全
体に保護膜２４が形成された構造となっている。半導体
チップ２１の上面にはサブ回路基板（両面配線基板）２
５が接合されている。サブ回路基板２５は、第１〜第５
の基板形成用板２６ａ〜２６ｅを積層してなるものから
なっている。第１〜第５の基板形成用板２６ａ〜２６ｅ
は、図２（Ａ）〜（Ｅ）にそれぞれ示すようになってい
る。このうち第１の基板形成用板２６ａの４辺部には、
半導体チップ２１の接続パッド２３に対応して、５つず
つの円孔からなる開口部２７ａが配列形成されている。
第５の基板形成用板２６ｅの中央部には２０個の円孔か
らなる開口部２７ｅが４行５列の格子状に配列形成され
ている。第２〜第４の基板形成用板２６ｂ〜２６ｄの各
所定の個所には、第１の基板形成用板２６ａの２０個の
開口部２７ａと第５の基板形成用板２６ｅの２０個の開
口部２７ｅとの相対応するもの同士をそれぞれ連通する
ための開口部２７ｂ〜２７ｄが形成されている。すなわ
ち、図２（Ｂ）に示す第２の基板形成用板２６ｂには、
主として、図２（Ａ）に示す第１の基板形成用板２６ａ
のうち上辺の両側の２つの開口部２７ａ、下辺の両側の
２つの開口部２７ａ、左辺の中央部の３つの開口部２７
ａおよび右辺の中央部の３つの開口部２７ａの配列位置
を変更するように、開口部２７ｂが形成されている。図
２（Ｃ）に示す第３の基板形成用板２６ｃには、主とし
て、図２（Ａ）に示す第１の基板形成用板２６ａのうち
上辺の中央部の３つの開口部２７ａおよび下辺の中央部
の３つの開口部２７ａの配列位置を変更するように、開
口部２７ｃが形成されている。図２（Ｄ）に示す第３の
基板形成用板２６ｄには、主として、図２（Ａ）に示す
第１の基板形成用板２６ａのうち左辺の両側の２つの開
口部２７ａおよび右辺の両側の２つの開口部２７ａの配
列位置を変更するように、開口部２７ｄが形成されてい
る。
【０００９】したがって、第１〜第５の基板形成用板２
６ａ〜２６ｅを積層してなるサブ回路基板２５には、第
１の基板形成用板２６ａの２０個の開口部２７ａと第５
の基板形成用板２６ｅの２０個の開口部２７ｅとの相対
応するもの同士間にわたって２０個の貫通孔２８が形成
されていることになる。そして、これらの貫通孔２８内
には、後で説明するように導電性ペーストが充填される
ことにより、導電部２９が形成されている。この場合、
導電部２９のうち第１の基板形成用板２６ａの開口部２
７ａ内に充填された部分は第１の接続パッド２９ａを形
成し、第５の基板形成用板２６ｅの開口部２７ｅ内に充
填された部分は第２の接続パッド２９ｂを形成し、第２
〜第４の基板形成用板２６ｂ〜２６ｄの開口部２７ｂ〜
２７ｄ内に充填された部分は内部導通部２９ｃを形成し
ている。そして、第１の接続パッド２９ａは半導体チッ
プ２１の接続パッド２３に接合され、第２の接続パッド
２９ｂ上にはハンダバンプ３０が設けられている。
６ａ〜２６ｅを積層してなるサブ回路基板２５には、第
１の基板形成用板２６ａの２０個の開口部２７ａと第５
の基板形成用板２６ｅの２０個の開口部２７ｅとの相対
応するもの同士間にわたって２０個の貫通孔２８が形成
されていることになる。そして、これらの貫通孔２８内
には、後で説明するように導電性ペーストが充填される
ことにより、導電部２９が形成されている。この場合、
導電部２９のうち第１の基板形成用板２６ａの開口部２
７ａ内に充填された部分は第１の接続パッド２９ａを形
成し、第５の基板形成用板２６ｅの開口部２７ｅ内に充
填された部分は第２の接続パッド２９ｂを形成し、第２
〜第４の基板形成用板２６ｂ〜２６ｄの開口部２７ｂ〜
２７ｄ内に充填された部分は内部導通部２９ｃを形成し
ている。そして、第１の接続パッド２９ａは半導体チッ
プ２１の接続パッド２３に接合され、第２の接続パッド
２９ｂ上にはハンダバンプ３０が設けられている。
【００１０】次に、この半導体装置の製造方法の一例に
ついて、図３を参照しながら説明する。まず、図３
（Ａ）に示すように、開口部２７ａ〜２７ｅを有するエ
ポキシ樹脂等からなる第１〜第５の基板形成用板２６ａ
〜２６ｅおよび半導体チップ２１を用意する。この場
合、第１〜第５の基板形成用板２６ａ〜２６ｅの各下面
にはエポキシ接着剤（図示せず）が塗布されている。次
に、図３（Ｂ）に示すように、半導体チップ２１の保護
膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅを
この順で接着する。すると、第１〜第５の基板形成用板
２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成
されるとともに、このサブ回路基板２５に上述した２０
個の貫通孔が形成される。次に、加熱してエポキシ接着
剤を硬化させる。次に、図３（Ｃ）に示すように、第５
の基板形成用板２６ｅの開口部２７ｅから貫通孔２８内
に図示しないディスペンサを用いて銀ペースト等からな
る導電性ペースト３１を注入して充填する。この状態で
は、導電性ペースト３１のうち第１の基板形成用板２６
ａの開口部２７ａ内に充填された部分は半導体チップ２
１の接続パッド２３の上面に密接される。次に、図３
（Ｄ）に示すように、導電性ペースト３１のうち第５の
基板形成用板２６ｅの開口部２７ｅ内に充填された部分
の上面に図示しないフラックスを介してハンダボール３
２を配置する。次に、熱処理を行い、図１（Ｂ）に示す
ように、導電性ペースト３１の硬化により導電部２９を
形成するとともに、ハンダボール３２のウェットバック
によりハンダバンプ３０を形成する。かくして、この半
導体装置が製造されることになる。
ついて、図３を参照しながら説明する。まず、図３
（Ａ）に示すように、開口部２７ａ〜２７ｅを有するエ
ポキシ樹脂等からなる第１〜第５の基板形成用板２６ａ
〜２６ｅおよび半導体チップ２１を用意する。この場
合、第１〜第５の基板形成用板２６ａ〜２６ｅの各下面
にはエポキシ接着剤（図示せず）が塗布されている。次
に、図３（Ｂ）に示すように、半導体チップ２１の保護
膜２４上に第１〜第５の基板形成用板２６ａ〜２６ｅを
この順で接着する。すると、第１〜第５の基板形成用板
２６ａ〜２６ｅを積層してなるサブ回路基板２５が形成
されるとともに、このサブ回路基板２５に上述した２０
個の貫通孔が形成される。次に、加熱してエポキシ接着
剤を硬化させる。次に、図３（Ｃ）に示すように、第５
の基板形成用板２６ｅの開口部２７ｅから貫通孔２８内
に図示しないディスペンサを用いて銀ペースト等からな
る導電性ペースト３１を注入して充填する。この状態で
は、導電性ペースト３１のうち第１の基板形成用板２６
ａの開口部２７ａ内に充填された部分は半導体チップ２
１の接続パッド２３の上面に密接される。次に、図３
（Ｄ）に示すように、導電性ペースト３１のうち第５の
基板形成用板２６ｅの開口部２７ｅ内に充填された部分
の上面に図示しないフラックスを介してハンダボール３
２を配置する。次に、熱処理を行い、図１（Ｂ）に示す
ように、導電性ペースト３１の硬化により導電部２９を
形成するとともに、ハンダボール３２のウェットバック
によりハンダバンプ３０を形成する。かくして、この半
導体装置が製造されることになる。
【００１１】このように、サブ回路基板２５の第１の接
続パッド２９ａ、第２の接続パッド２９ｂおよび内部導
通部２９ｃを、サブ回路基板２５に形成された貫通孔２
８内に導電性ペースト３１を充填することにより形成さ
れた導電部２９によって形成しているので、貫通孔２９
の立体的な形状が複雑であっても、この貫通孔２９内に
導電性ペースト３１を充填すると、第１の接続パッド２
９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃ
を形成することができ、したがって製造工程数を減少す
ることができる。また、第１の接続パッド２９ａ、第２
の接続パッド２９ｂおよび内部導通部２９ｃを導電性ペ
ースト３１の充填により形成するとき、半導体チップ２
１をサブ回路基板２５の下面に予め接着しているので、
導電性ペースト３１の充填によって、第１の接続パッド
２９ａを形成すると同時にこの第１の接続パッド２９ａ
を半導体チップ２１の接続パッド２３に接合させること
ができ、したがって半導体チップ２１を搭載するための
それ専用の工程が不要となり、これまた製造工程数を減
少することができる。
続パッド２９ａ、第２の接続パッド２９ｂおよび内部導
通部２９ｃを、サブ回路基板２５に形成された貫通孔２
８内に導電性ペースト３１を充填することにより形成さ
れた導電部２９によって形成しているので、貫通孔２９
の立体的な形状が複雑であっても、この貫通孔２９内に
導電性ペースト３１を充填すると、第１の接続パッド２
９ａ、第２の接続パッド２９ｂおよび内部導通部２９ｃ
を形成することができ、したがって製造工程数を減少す
ることができる。また、第１の接続パッド２９ａ、第２
の接続パッド２９ｂおよび内部導通部２９ｃを導電性ペ
ースト３１の充填により形成するとき、半導体チップ２
１をサブ回路基板２５の下面に予め接着しているので、
導電性ペースト３１の充填によって、第１の接続パッド
２９ａを形成すると同時にこの第１の接続パッド２９ａ
を半導体チップ２１の接続パッド２３に接合させること
ができ、したがって半導体チップ２１を搭載するための
それ専用の工程が不要となり、これまた製造工程数を減
少することができる。
【００１２】なお、上記第１実施形態では、第１〜第５
の基板形成用板２６ａ〜２６ｅを用意し、これら第１〜
第５の基板形成用板２６ａ〜２６ｅを半導体チップ２１
の保護膜２４上に順次接着することにより、サブ回路基
板２５を形成する場合について説明したが、これに限定
されるものではない。例えば、半導体チップ２１の保護
膜２４上にスクリーン印刷等によって第１の基板形成用
板２６ａを形成し、そして乾燥した後同様の工程を繰り
返すことにより、第２〜第５の基板形成用板２６ｂ〜２
６ｅを順次形成し、かくしてサブ回路基板２５を形成す
るようにしてもよい。
の基板形成用板２６ａ〜２６ｅを用意し、これら第１〜
第５の基板形成用板２６ａ〜２６ｅを半導体チップ２１
の保護膜２４上に順次接着することにより、サブ回路基
板２５を形成する場合について説明したが、これに限定
されるものではない。例えば、半導体チップ２１の保護
膜２４上にスクリーン印刷等によって第１の基板形成用
板２６ａを形成し、そして乾燥した後同様の工程を繰り
返すことにより、第２〜第５の基板形成用板２６ｂ〜２
６ｅを順次形成し、かくしてサブ回路基板２５を形成す
るようにしてもよい。
【００１３】また、上記第１実施形態では、サブ回路基
板２５の第１の接続パッド２９ａ、第２の接続パッド２
９ｂおよび内部導通部２９ｃを１つの連続する導電部２
９によって形成した場合について説明したが、これに限
定されるものではない。例えば、図４に示す第２実施形
態のように、第１〜第５の基板形成用板２６ａ〜２６ｅ
の開口部２７ａ、２７ｅ内にそれぞれ予め設けられた５
つの導電部材４１ａ〜４１ｅによって形成するようにし
てもよい。この場合の半導体装置の製造方法について説
明すると、まず図４（Ａ）に示すように、第１〜第５の
基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内
に、導電性ペーストを充填して硬化させることにより、
導電部材４１ａ〜４１ｅが設けられてなるもの、および
半導体チップ２１を用意する。この場合、図示していな
いが、第１〜第５の基板形成用板２６ａ〜２６ｅの下面
にはエポキシ接着剤が塗布され、導電部材４１ａ〜４１
ｅの下面には導電性接着剤が塗布されている。次に、図
４（Ｂ）に示すように、半導体チップ２１の保護膜２４
上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順
で接着する。すると、第１〜第５の基板形成用板２６ａ
〜２６ｅを積層してなるサブ回路基板２５が形成される
とともに、関連する導電部材４１ａ〜４１ｅが導電性接
着剤を介して互いに接合され、かつ第１の基板形成用板
２６ａの開口部２７ａ内に設けられた導電部材４１ａが
導電性接着剤を介して半導体チップ２１の接続パッド２
３と接合される。次に、図４（Ｃ）に示すように、第５
の基板形成用板２６ｅの開口部２７ｅ内に設けられた導
電部材４１ｅの上面に図示しないフラックスを介してハ
ンダボール３２を配置する。次に、熱処理を行い、図４
（Ｄ）に示すように、ハンダボール３２のウェットバッ
クによりハンダバンプ３０を形成する。かくして、この
半導体装置が製造されることになる。
板２５の第１の接続パッド２９ａ、第２の接続パッド２
９ｂおよび内部導通部２９ｃを１つの連続する導電部２
９によって形成した場合について説明したが、これに限
定されるものではない。例えば、図４に示す第２実施形
態のように、第１〜第５の基板形成用板２６ａ〜２６ｅ
の開口部２７ａ、２７ｅ内にそれぞれ予め設けられた５
つの導電部材４１ａ〜４１ｅによって形成するようにし
てもよい。この場合の半導体装置の製造方法について説
明すると、まず図４（Ａ）に示すように、第１〜第５の
基板形成用板２６ａ〜２６ｅの開口部２７ａ、２７ｅ内
に、導電性ペーストを充填して硬化させることにより、
導電部材４１ａ〜４１ｅが設けられてなるもの、および
半導体チップ２１を用意する。この場合、図示していな
いが、第１〜第５の基板形成用板２６ａ〜２６ｅの下面
にはエポキシ接着剤が塗布され、導電部材４１ａ〜４１
ｅの下面には導電性接着剤が塗布されている。次に、図
４（Ｂ）に示すように、半導体チップ２１の保護膜２４
上に第１〜第５の基板形成用板２６ａ〜２６ｅをこの順
で接着する。すると、第１〜第５の基板形成用板２６ａ
〜２６ｅを積層してなるサブ回路基板２５が形成される
とともに、関連する導電部材４１ａ〜４１ｅが導電性接
着剤を介して互いに接合され、かつ第１の基板形成用板
２６ａの開口部２７ａ内に設けられた導電部材４１ａが
導電性接着剤を介して半導体チップ２１の接続パッド２
３と接合される。次に、図４（Ｃ）に示すように、第５
の基板形成用板２６ｅの開口部２７ｅ内に設けられた導
電部材４１ｅの上面に図示しないフラックスを介してハ
ンダボール３２を配置する。次に、熱処理を行い、図４
（Ｄ）に示すように、ハンダボール３２のウェットバッ
クによりハンダバンプ３０を形成する。かくして、この
半導体装置が製造されることになる。
【００１４】なお、上記第２実施形態では、第１〜第５
の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１
を接着するのにエポキシ接着剤と導電性接着剤とを用い
た場合について説明したが、これに限定されるものでは
ない。例えば、異方導電性接着剤、つまり導電性粒子を
絶縁性接着剤中に混合してなるものを用いてもよい。ま
た、上記第１および第２実施形態では、１つのサブ回路
基板２５下に１つの半導体チップ２１を搭載した場合に
ついて説明したが、これに限らず、１つのサブ回路基板
２５下に複数の半導体チップ２１を搭載するようにして
もよい。
の基板形成用板２６ａ〜２６ｅおよび半導体チップ２１
を接着するのにエポキシ接着剤と導電性接着剤とを用い
た場合について説明したが、これに限定されるものでは
ない。例えば、異方導電性接着剤、つまり導電性粒子を
絶縁性接着剤中に混合してなるものを用いてもよい。ま
た、上記第１および第２実施形態では、１つのサブ回路
基板２５下に１つの半導体チップ２１を搭載した場合に
ついて説明したが、これに限らず、１つのサブ回路基板
２５下に複数の半導体チップ２１を搭載するようにして
もよい。
【００１５】なおまた、上記第１および第２実施形態で
は、サブ回路基板２５を第１〜第５の基板形成用板２６
ａ〜２６ｅを積層してなるものによって形成した場合に
ついて説明したが、これに限定されるものではない。例
えば、図５（Ａ）、（Ｂ）および図６に示す第３実施形
態のようにしてもよい。この第３実施形態では、１枚の
基板からなるサブ回路基板２５に、上記第１実施形態に
おける貫通孔２８とほぼ同様の立体的形状を有する貫通
孔２８が形成され、この貫通孔２８内に１つの連続する
導電部２９が設けられた構造となっている。
は、サブ回路基板２５を第１〜第５の基板形成用板２６
ａ〜２６ｅを積層してなるものによって形成した場合に
ついて説明したが、これに限定されるものではない。例
えば、図５（Ａ）、（Ｂ）および図６に示す第３実施形
態のようにしてもよい。この第３実施形態では、１枚の
基板からなるサブ回路基板２５に、上記第１実施形態に
おける貫通孔２８とほぼ同様の立体的形状を有する貫通
孔２８が形成され、この貫通孔２８内に１つの連続する
導電部２９が設けられた構造となっている。
【００１６】次に、この第３実施形態の製造方法の一例
について、図７を参照しながら説明する。まず、図７
（Ａ）に示すように、サブ回路基板２５の外形に対応す
る形状の凹部５１を有するとともに所定の個所に樹脂注
入口５２を有する型枠５３と、サブ回路基板２５の貫通
孔２８に対応する形状の型部５４とを備えた型５５をワ
ックス（加熱により蒸発するロストワックス）によって
形成する。次に、図７（Ｂ）に示すように、型５５を半
導体チップ２１上に配置する。次に、図７（Ｃ）に示す
ように、型５５の樹脂注入口５２から凹部５１内にエポ
キシ樹脂５６を注入して充填する。次に、熱処理を行う
ことにより、型５５を蒸発させて除去するとともに、エ
ポキシ樹脂５６を硬化させる。この状態を図７（Ｄ）に
示す。この図７（Ｄ）に示す状態では、半導体チップ２
１上に硬化したエポキシ樹脂５６からなる１枚のサブ回
路基板２５が接合されて形成され、かつこのサブ回路基
板２５に貫通孔２８が形成されている。次に、図７
（Ｅ）に示すように、サブ回路基板２５の貫通孔２８内
にディスペンサを用いて銀ペースト等からなる導電性ペ
ースト５７を注入して充填する。次に、図示していない
が、導電性ペースト５７の充填された貫通孔２８の上部
にフラックスを介してハンダボールを配置する。次に、
熱処理を行い、図５、（Ｂ）および図６に示すように、
導電性ペースト５７の硬化により導電部２９を形成する
とともに、ハンダボールのウェットバックによりハンダ
バンプ３０を形成する。かくして、この半導体装置が製
造されることになる。
について、図７を参照しながら説明する。まず、図７
（Ａ）に示すように、サブ回路基板２５の外形に対応す
る形状の凹部５１を有するとともに所定の個所に樹脂注
入口５２を有する型枠５３と、サブ回路基板２５の貫通
孔２８に対応する形状の型部５４とを備えた型５５をワ
ックス（加熱により蒸発するロストワックス）によって
形成する。次に、図７（Ｂ）に示すように、型５５を半
導体チップ２１上に配置する。次に、図７（Ｃ）に示す
ように、型５５の樹脂注入口５２から凹部５１内にエポ
キシ樹脂５６を注入して充填する。次に、熱処理を行う
ことにより、型５５を蒸発させて除去するとともに、エ
ポキシ樹脂５６を硬化させる。この状態を図７（Ｄ）に
示す。この図７（Ｄ）に示す状態では、半導体チップ２
１上に硬化したエポキシ樹脂５６からなる１枚のサブ回
路基板２５が接合されて形成され、かつこのサブ回路基
板２５に貫通孔２８が形成されている。次に、図７
（Ｅ）に示すように、サブ回路基板２５の貫通孔２８内
にディスペンサを用いて銀ペースト等からなる導電性ペ
ースト５７を注入して充填する。次に、図示していない
が、導電性ペースト５７の充填された貫通孔２８の上部
にフラックスを介してハンダボールを配置する。次に、
熱処理を行い、図５、（Ｂ）および図６に示すように、
導電性ペースト５７の硬化により導電部２９を形成する
とともに、ハンダボールのウェットバックによりハンダ
バンプ３０を形成する。かくして、この半導体装置が製
造されることになる。
【００１７】なお、上記第３実施形態では、サブ回路基
板２５の形状を平板状とし、この平板状のサブ回路基板
２５の下面に半導体チップ２１を接合した場合について
説明したが、これに限定されるものではない。例えば、
図８に示す第４実施形態のように、サブ回路基板２５の
形状を直方体状とし、この直方体状のサブ回路基板２５
の下面にＬＳＩ等からなる半導体チップ２１を接合する
とともに、側面にチップコンデンサやチップトランジス
タ等からなるチップ電子部品６１を接合するようにして
もよい。また、図９に示す第５実施形態のように、サブ
回路基板２５の形状を平面正八角形状とし、この平面正
八角形状のサブ回路基板２５の下面にＬＳＩ等からなる
半導体チップ２１を接合するとともに、側面にチップコ
ンデンサやチップトランジスタ等からなるチップ電子部
品６１を接合するようにしてもよい。なお、図８および
図９では図示していないが、サブ回路基板２５の下面に
複数の第１の接続パッドが形成され、上面に複数の第２
の接続パッドが形成され、側面に複数の第３の接続パッ
ドが形成され、内部に第１の接続パッド、第２の接続パ
ッドおよび第３接続パッドを所定の通り電気的に接続す
る内部導通部が形成され、そして第１の接続パッドに半
導体チップ２１の接続パッドが接合され、第２の接続パ
ッド上にハンダバンプ３０が設けられ、第３接続パッド
にチップ部品６１の接続パッドが接合されている。さら
に、サブ回路基板の形状を球状としてもよい。
板２５の形状を平板状とし、この平板状のサブ回路基板
２５の下面に半導体チップ２１を接合した場合について
説明したが、これに限定されるものではない。例えば、
図８に示す第４実施形態のように、サブ回路基板２５の
形状を直方体状とし、この直方体状のサブ回路基板２５
の下面にＬＳＩ等からなる半導体チップ２１を接合する
とともに、側面にチップコンデンサやチップトランジス
タ等からなるチップ電子部品６１を接合するようにして
もよい。また、図９に示す第５実施形態のように、サブ
回路基板２５の形状を平面正八角形状とし、この平面正
八角形状のサブ回路基板２５の下面にＬＳＩ等からなる
半導体チップ２１を接合するとともに、側面にチップコ
ンデンサやチップトランジスタ等からなるチップ電子部
品６１を接合するようにしてもよい。なお、図８および
図９では図示していないが、サブ回路基板２５の下面に
複数の第１の接続パッドが形成され、上面に複数の第２
の接続パッドが形成され、側面に複数の第３の接続パッ
ドが形成され、内部に第１の接続パッド、第２の接続パ
ッドおよび第３接続パッドを所定の通り電気的に接続す
る内部導通部が形成され、そして第１の接続パッドに半
導体チップ２１の接続パッドが接合され、第２の接続パ
ッド上にハンダバンプ３０が設けられ、第３接続パッド
にチップ部品６１の接続パッドが接合されている。さら
に、サブ回路基板の形状を球状としてもよい。
【００１８】なおまた、上記各実施形態では、サブ回路
基板の第２の接続パッド上にハンダバンプを設けた場合
について説明したが、これに限らず、金等の金属からな
るバンプを設けるようにしてもよく、また樹脂製のコア
の表面を導電膜で被覆してなるバンプを設けるようにし
てもよい。また、サブ回路基板の材料としてエポキシ樹
脂を用いた場合について説明したが、これに限らず、他
の熱硬化性樹脂を用いるようにしてもよい。また、導電
部の材料として銀ペースト等からなる導電性ペーストを
用いた場合について説明したが、これに限らず、例えば
３００℃以下の比較的低融点の合金を用いるようにして
もよい。また、導電部を、貫通孔あるいは開口部の内壁
に無電解めっきによって形成しためっき層によって形成
してもよく、さらにその上に電解めっきによって形成し
ためっき層によって形成してもよい。さらに、上記第３
実施形態では、型の材料として加熱により蒸発するワッ
クスを用いた場合について説明したが、これに限らず、
溶剤により溶解するものであってもよく、また加熱によ
り溶解するものであってもよい。
基板の第２の接続パッド上にハンダバンプを設けた場合
について説明したが、これに限らず、金等の金属からな
るバンプを設けるようにしてもよく、また樹脂製のコア
の表面を導電膜で被覆してなるバンプを設けるようにし
てもよい。また、サブ回路基板の材料としてエポキシ樹
脂を用いた場合について説明したが、これに限らず、他
の熱硬化性樹脂を用いるようにしてもよい。また、導電
部の材料として銀ペースト等からなる導電性ペーストを
用いた場合について説明したが、これに限らず、例えば
３００℃以下の比較的低融点の合金を用いるようにして
もよい。また、導電部を、貫通孔あるいは開口部の内壁
に無電解めっきによって形成しためっき層によって形成
してもよく、さらにその上に電解めっきによって形成し
ためっき層によって形成してもよい。さらに、上記第３
実施形態では、型の材料として加熱により蒸発するワッ
クスを用いた場合について説明したが、これに限らず、
溶剤により溶解するものであってもよく、また加熱によ
り溶解するものであってもよい。
【００１９】
【発明の効果】以上説明したように、請求項１記載の発
明に係る両面配線基板によれば、第１の接続パッド、第
２の接続パッドおよび内部導通部を基板に形成された貫
通孔内に充填された導電部によって形成しているので、
基板の貫通孔の立体的な形状が複雑であっても、この貫
通孔内に導電性ペーストを充填すると、第１の接続パッ
ド、第２の接続パッドおよび内部導通部を形成すること
ができ、したがって製造工程数を減少することができ
る。また、請求項７記載の発明に係る半導体装置によれ
ば、前記請求項１記載の発明のように、第１の接続パッ
ド、第２の接続パッドおよび内部導通部を導電性ペース
トの充填により形成するとき、半導体チップを基板の一
の面に予め接合しておくと、導電性ペーストによって第
１の接続パッドを形成すると同時に、この第１の接続パ
ッドを半導体チップの接続パッドに接合させることがで
き、したがって半導体チップを搭載するためのそれ専用
の工程が不要となり、製造工程数を減少することができ
る。
明に係る両面配線基板によれば、第１の接続パッド、第
２の接続パッドおよび内部導通部を基板に形成された貫
通孔内に充填された導電部によって形成しているので、
基板の貫通孔の立体的な形状が複雑であっても、この貫
通孔内に導電性ペーストを充填すると、第１の接続パッ
ド、第２の接続パッドおよび内部導通部を形成すること
ができ、したがって製造工程数を減少することができ
る。また、請求項７記載の発明に係る半導体装置によれ
ば、前記請求項１記載の発明のように、第１の接続パッ
ド、第２の接続パッドおよび内部導通部を導電性ペース
トの充填により形成するとき、半導体チップを基板の一
の面に予め接合しておくと、導電性ペーストによって第
１の接続パッドを形成すると同時に、この第１の接続パ
ッドを半導体チップの接続パッドに接合させることがで
き、したがって半導体チップを搭載するためのそれ専用
の工程が不要となり、製造工程数を減少することができ
る。
【図１】（Ａ）はこの発明の第１実施形態における半導
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１（Ｂ）に示すサ
ブ回路基板を形成するための第１〜第５の基板形成用板
の各平面図。
ブ回路基板を形成するための第１〜第５の基板形成用板
の各平面図。
【図３】（Ａ）〜（Ｄ）はそれぞれ図１に示す半導体装
置の各製造工程を示す断面図。
置の各製造工程を示す断面図。
【図４】（Ａ）〜（Ｃ）はそれぞれこの発明の第２実施
形態における半導体装置の各製造工程を示す断面図。
形態における半導体装置の各製造工程を示す断面図。
【図５】（Ａ）はこの発明の第３実施形態における半導
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図６】図６に示す半導体装置を透視して見た場合の斜
視図。
視図。
【図７】（Ａ）〜（Ｅ）はそれぞれ図６に示す半導体装
置の各製造工程を示す断面図。
置の各製造工程を示す断面図。
【図８】この発明の第４実施形態における半導体装置の
斜視図。
斜視図。
【図９】この発明の第５実施形態における半導体装置の
斜視図。
斜視図。
【図１０】従来の半導体装置の断面図。
２１ 半導体チップ ２３ 接続パッド ２５ サブ回路基板（両面配線基板） ２６ａ〜２６ｅ 第１〜第５の基板形成用板 ２７ａ〜２７ｅ 開口部 ２８ 貫通孔 ２９ 導電部 ２９ａ 第１の接続パッド ２９ｂ 第２の接続パッド ２９ｃ 内部導通部 ３０ ハンダバンプ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】（Ａ）はこの発明の第１実施形態における半導
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ図１（Ｂ）に示すサ
ブ回路基板を形成するための第１〜第５の基板形成用板
の各平面図。
ブ回路基板を形成するための第１〜第５の基板形成用板
の各平面図。
【図３】（Ａ）〜（Ｄ）はそれぞれ図１に示す半導体装
置の各製造工程を示す断面図。
置の各製造工程を示す断面図。
【図４】（Ａ）〜（Ｄ）はそれぞれこの発明の第２実施
形態における半導体装置の各製造工程を示す断面図。
形態における半導体装置の各製造工程を示す断面図。
【図５】（Ａ）はこの発明の第３実施形態における半導
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
体装置の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図６】図５に示す半導体装置を透視して見た場合の斜
視図。
視図。
【図７】（Ａ）〜（Ｅ）はそれぞれ図５に示す半導体装
置の各製造工程を示す断面図。
置の各製造工程を示す断面図。
【図８】この発明の第４実施形態における半導体装置の
斜視図。
斜視図。
【図９】この発明の第５実施形態における半導体装置の
斜視図。
斜視図。
【図１０】従来の半導体装置の断面図。
【符号の説明】 ２１ 半導体チップ ２３ 接続パツド ２５ サブ回路基板（両面配線基板） ２６ａ〜２６ｅ 第１〜第５の基板形成用板 ２７ａ〜２７ｅ 開口部 ２８ 貫通孔 ２９ 導電部 ２９ａ 第１の接続パッド ２９ｂ 第２の接続パッド ２９ｃ 内部導通部 ３０ ハンダバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑原 治 東京都青梅市今井３丁目10番地６ カシオ 計算機株式会社青梅事業所内
Claims (11)
- 【請求項１】 基板の一の面に配列形成された複数の第
１の接続パッドの配列パターンと前記基板の他の面に配
列形成された複数の第２の接続パッドの配列パターンと
が互いに異なり、かつ前記複数の第１の接続パッドと前
記複数の第２の接続パッドとの相対応するもの同士がそ
れぞれ内部導通部を介して電気的に接続された両面配線
基板であって、 前記第１の接続パッド、前記第２の接続パッドおよび前
記内部導通部を前記基板に形成された貫通孔内に充填さ
れた導電部によって形成したことを特徴とする両面配線
基板。 - 【請求項２】 請求項１記載の発明において、前記基板
を複数枚の基板形成用板を積層してなるものによって形
成し、前記貫通孔を前記複数枚の基板形成用板にそれぞ
れ形成された開口部を相互に連通することによって形成
し、前記導電部を前記貫通孔内に充填された１つの導電
部材によって形成したことを特徴とする両面配線基板。 - 【請求項３】 請求項１記載の発明において、前記基板
を複数枚の基板形成用板を積層してなるものによって形
成し、前記貫通孔を前記複数枚の基板形成用板にそれぞ
れ形成された開口部を相互に連通することによって形成
し、前記導電部を前記複数枚の基板形成用板にそれぞれ
形成された開口部内にそれぞれ充填された導電部材を相
互に接続することによって形成したことを特徴とする両
面配線基板。 - 【請求項４】 基板の一の面に配列形成された複数の第
１の接続パッドの配列パターンと前記基板の他の面に配
列形成された複数の第２の接続パッドの配列パターンと
が互いに異なり、かつ前記複数の第１の接続パッドと前
記複数の第２の接続パッドとの相対応するもの同士がそ
れぞれ内部導通部を介して電気的に接続された両面配線
基板であって、 前記基板を３枚以上の基板形成用板を積層してなるもの
によって形成し、前記第１および第２の接続パッドを前
記３枚以上の基板形成用板のうち表裏両面に位置する基
板形成用板にそれぞれ形成された開口部内に充填された
導電部材によって形成し、前記内部導通部を前記３枚以
上の基板形成用板のうち残りの基板形成用板に形成され
た開口部内に充填された導電部材によって形成し、表裏
両面に位置し互いに異なる配線パターンの前記第１およ
び第２の接続パッドを該内部導通部によって導通したこ
とを特徴とする両面配線基板。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記基板は方形状であり、前記第１の接続パッ
ドは前記基板の一の面の周辺部に配列形成され、前記第
２の接続パッドは前記基板の他の面の全体に格子状に配
列形成されていることを特徴とする両面配線基板。 - 【請求項６】 厚板基板と、該基板の一の面に形成され
た複数の第１の接続パッドと、前記基板の他の面に形成
された複数の第２の接続パッドと、前記基板の側面に形
成された複数の第３接続パッドと、前記基板内に形成さ
れ、前記第１の接続パッド、前記第２の接続パッドおよ
び前記第３接続パッドを所定の通り電気的に接続する内
部導通部とを具備することを特徴とする両面配線基板。 - 【請求項７】 基板の一の面の周辺部に配列形成された
複数の第１の接続パッドと、前記基板の他の面の全体に
格子状に配列形成された複数の第２の接続パッドと、前
記複数の第１の接続パッドと前記複数の第２の接続パッ
ドとの相対応するもの同士をそれぞれ電気的に接続する
内部導通部とを、前記基板に形成された貫通孔内に充填
された導電部によって形成した両面配線基板と、 前記基板の一の面に接合され、かつ複数の接続パッドを
前記複数の第１の接続パッドにそれぞれ接合された半導
体チップと、 を具備することを特徴とする半導体装置。 - 【請求項８】 請求項７記載の発明において、前記基板
を複数枚の基板形成用板を積層してなるものによって形
成し、前記貫通孔を前記複数枚の基板形成用板にそれぞ
れ形成された開口部を相互に連通することによって形成
し、前記導通部を前記貫通孔内に充填された１つの導電
部材によって形成したことを特徴とする半導体装置。 - 【請求項９】 請求項７記載の発明において、前記基板
を複数枚の基板形成用板を積層してなるものによって形
成し、前記貫通孔を前記複数枚の基板形成用板にそれぞ
れ形成された開口部を相互に連通することによって形成
し、前記導電部を前記複数枚の基板形成用板にそれぞれ
形成された開口部内にそれぞれ充填された導電部材を相
互に接続することによって形成したことを特徴とする半
導体装置。 - 【請求項１０】 ３枚以上の基板形成用板を積層してな
る基板と、該基板のうち表面の基板形成用板の周辺部に
配列形成された複数の開口部内にそれぞれ充填された複
数の第１の接続パッドと、前記基板のうち裏面の基板形
成用板の全体に格子状に配列形成された複数の開口部内
にそれぞれ充填された複数の第２の接続パッドと、前記
基板のうち残りの基板形成用板に前記表裏両面の基板形
成用板の開口部を互いに連通するように形成された開口
部内に充填された内部導通部とを備えた両面配線基板
と、 前記基板の表面に接合され、かつ複数の接続パッドを前
記複数の第１の接続パッドにそれぞれ接合された半導体
チップと、 を具備することを特徴とする半導体装置。 - 【請求項１１】 厚板基板と、該基板の一の面に形成さ
れた複数の第１の接続パッドと、前記基板の他の面に形
成された複数の第２の接続パッドと、前記基板の側面に
形成された複数の第３接続パッドと、前記基板内に形成
され、前記第１の接続パッド、前記第２の接続パッドお
よび前記第３接続パッドを所定の通り電気的に接続する
内部導通部とを備えた両面配線基板と、 前記基板の一の面に接合され、かつ複数の接続パッドを
前記複数の第１の接続パッドにそれぞれ接合された半導
体チップと、 前記基板の側面に接合され、かつ接続パッドを前記第３
接続パッドに接合されたチップ電子部品と、 を具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30971495A JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30971495A JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130000A true JPH09130000A (ja) | 1997-05-16 |
| JP3785661B2 JP3785661B2 (ja) | 2006-06-14 |
Family
ID=17996416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30971495A Expired - Fee Related JP3785661B2 (ja) | 1995-11-06 | 1995-11-06 | 両面配線基板の製造方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785661B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071773A2 (de) * | 2000-03-23 | 2001-09-27 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
| JP2007081053A (ja) * | 2005-09-13 | 2007-03-29 | Fujikura Ltd | 複合基板及びその製造方法、並びに電子装置 |
| US20120205148A1 (en) * | 2009-10-23 | 2012-08-16 | Fujikura Ltd. | Device packaging structure and device packaging method |
| JP2012178611A (ja) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | デバイス実装構造の製造方法 |
-
1995
- 1995-11-06 JP JP30971495A patent/JP3785661B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071773A2 (de) * | 2000-03-23 | 2001-09-27 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
| WO2001071773A3 (de) * | 2000-03-23 | 2002-04-11 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
| US7036216B2 (en) | 2000-03-23 | 2006-05-02 | Infineon Technologies Ag | Method and apparatus for connecting at least one chip to an external wiring configuration |
| JP2007081053A (ja) * | 2005-09-13 | 2007-03-29 | Fujikura Ltd | 複合基板及びその製造方法、並びに電子装置 |
| US20120205148A1 (en) * | 2009-10-23 | 2012-08-16 | Fujikura Ltd. | Device packaging structure and device packaging method |
| JP2012178611A (ja) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | デバイス実装構造の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3785661B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW558929B (en) | Flip chip type semiconductor device and method for manufacturing the same | |
| TWI534916B (zh) | 晶片封裝基板和結構及其製作方法 | |
| JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP4330367B2 (ja) | インターポーザー及びその製造方法ならびに電子装置 | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| US20150091177A1 (en) | External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP4494249B2 (ja) | 半導体装置 | |
| US6562656B1 (en) | Cavity down flip chip BGA | |
| TWI419630B (zh) | 嵌入式印刷電路板及其製造方法 | |
| JP2005150443A (ja) | 積層型半導体装置およびその製造方法 | |
| US10912194B2 (en) | Printed circuit board | |
| KR101141209B1 (ko) | 단층 인쇄회로기판 및 그 제조방법 | |
| JPH09130000A (ja) | 両面配線基板およびそれを用いた半導体装置 | |
| JP2751913B2 (ja) | 半導体装置用パッケージ | |
| TW200531235A (en) | Multi-chip package structure | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JPH05211256A (ja) | 半導体装置 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2004214286A (ja) | 部品内蔵モジュール | |
| JPH11224924A (ja) | 半導体装置及びその製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JP4465884B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |