JP2007081053A - 複合基板及びその製造方法、並びに電子装置 - Google Patents
複合基板及びその製造方法、並びに電子装置 Download PDFInfo
- Publication number
- JP2007081053A JP2007081053A JP2005265640A JP2005265640A JP2007081053A JP 2007081053 A JP2007081053 A JP 2007081053A JP 2005265640 A JP2005265640 A JP 2005265640A JP 2005265640 A JP2005265640 A JP 2005265640A JP 2007081053 A JP2007081053 A JP 2007081053A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- substrate
- composite substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】二つの配線基板11a,12aをそれぞれ構成する基材1,2の対向する主面を結ぶように微細孔15を形成する。次に、前記配線基板11a,12aを重ね合わせた面において、各々の基材1,2に設けた微細孔15の端部同士が連通するように、一方の基材2の重ね合わせ面に溝14を形成し、各々の基材1,2を重ね合わせ接合する。その後、前記微細孔15と前記溝14の内部に導電性物質16a,16bを一緒に充填する。これにより、微細孔15に導電性物質16aを充填した貫通配線17と、溝14に導電性物質16bを充填した接続配線18によって、上面Aと下面Bとを電気的に接続してなる複合基板10Aとする。
【選択図】 図1
Description
高密度実装を実現する技術として、微細な貫通電極を用いてチップを積層実装する3次元実装や、貫通電極が形成された配線基板を用いたSiPが提案されており、これを実現するための貫通電極形成技術や配線基板の形成技術が活発に研究、開発されている。
また、樹脂の射出成形によって一方の主面に配線用の溝を有する基材を形成し、次いで、レーザやドリルなどによりスルーホール形成部分の溝に基材を貫通する穴を形成し、さらに、基材の溝及び穴に導電材料である導電ペーストを充填するようにしたものがある(例えば、特許文献2参照)。
また、所望の回路が形成されたチップ本体と、このチップ本体の表裏を貫通した複数の貫通孔にそれぞれ埋め込み形成された貫通電極と、これらの貫通電極の両端部にそれぞれ設けられた外部電極とを備えたものがある(例えば、特許文献3参照)。
さらに、半導体チップの表裏間を貫通する複数の貫通電極を備えると共に、上記貫通電極は断面積が相互に異なるようにしたものがある(例えば、特許文献4参照)。
これを実現するための一つの手法としては、複数の基材それぞれに貫通電極を形成しておき、表面配線等を用いてそれぞれ電気的に接続するように基材を接合する方法が考えられる。
また本発明は、少ない工数により形成できる複合基板の製造方法を提供することを目的とする。
さらに本発明は、高速化および高機能化を図ることが可能な電子装置を提供することを目的とする。
図1から21は、本発明に係る複合基板の一例を示す概略断面図である。各図に示すように、本発明の複合基板は、何れも貫通配線を備えた配線基板が複数枚重ね合わされ、接合されてなるものである。
前記配線基板は、当該配線基板を構成する基材の対向する主面を結ぶように微細孔が配されている。また、配線基板は、前記微細孔と共に、互いに接合した面(すなわち、重ね合わせ面)において、各々の配線基板に設けた微細孔の端部同士が連通するように、及び/又は、何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、一方もしくは両方の配線基板をなす基材の重ね合わせ面に溝が配置されている。そして、前記微細孔と前記溝の内部には、導電性物質がそれぞれ充填されている。
したがって、前記配線基板を複数用い、重ね合わせることにより、その両主面、及び/又は、何れか一方の主面と側面とを電気的に接続する複合基板が構成されるものとなる。
また、本発明の複合基板における導電性物質は、重ね合わせる配線基板の枚数が多くなっても、配線基板をなす基材の重ね合わせ面に配置した溝に充填された連続体をなす導電性物質からなる接続配線によって基板同士を接続しているので、接触抵抗の増加や接続不良といった電気特性不良を抑制することが可能となる。しかも、微細孔及び溝の内部において同一の導電性物質によって接続されているので、一層接触抵抗の増加や接続不良といった電気特性不良を抑制することが可能となる。
さらに、本発明の複合基板は、連通する微細孔と溝を適宜組み合わせることにより、配線基板の上面と下面のピッチを自由に設定できるため、工数が少なく、自由度の高い複合基板を製造することができる。
この6つの形態とは、すなわち、基材の対向する主面を結ぶように微細孔を配し、該微細孔に第一導電性物質を充填してなる貫通配線を備えた配線基板の重ね合わせ面において、(1)各々の配線基板に設けた微細孔の端部同士が連通するように溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えたもの、(2)何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えたもの、(3)各々の配線基板に設けた微細孔の端部同士が連通するように、及び何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、それぞれ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えたもの、といった3つの形態に、前記溝が、前記重ね合わせ面の(a)一方の配線基板をなす基材に配置されているもの、もしくは(b)両方の配線基板をなす基材に配置されているもの、といった2つの形態を掛け合わせたものである。
(第一実施形態)
第一実施形態は、前記重ね合わせ面において、各々の配線基板に設けた微細孔の端部同士が連通するように、一方の配線基板をなす基材にのみ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(1)に前記(a)を掛け合わせた構成のものである。
本発明の第一実施形態における複合基板としては、たとえば、図1から3に示すように、互いに重ね合わされる複数の配線基板11,12または12,13に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔15が配され、該微細孔15に第一導電性物質16aを充填した貫通配線17を備えると共に、互いに重ね合わされる各々の配線基板11,12または12,13に備えた前記貫通配線17同士を、互いに重ね合わされる一方の配線基板12にだけ配置した溝14の内部に第二導電性物質16bを充填した接続配線18によって繋いだ例が挙げられる。なお、図1から21では、配線基板が2枚又は3枚重ねあわされた複合基板しか説明されていないが、本発明はこれに限定されず、4枚以上の配線基板が重ねあわされた複合基板としても良く、以下に説明する他の実施形態においても同様である。
第二実施形態は、前記重ね合わせ面において、各々の配線基板に設けた微細孔の端部同士が連通するように、双方の配線基板をなす基材にそれぞれ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(1)に前記(b)を掛け合わせた構成のものである。
本発明の第二実施形態における複合基板としては、たとえば、図4から6に示すように、互いに重ね合わされる複数の配線基板21,22または22,23に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔25が配され、該微細孔25に第一導電性物質26aを充填した貫通配線27を備えると共に、互いに重ね合わされる各々の配線基板21,22または22,23に備えた前記貫通配線27同士を、互いに重ね合わされる双方の配線基板21,22または22,23にそれぞれ配置した溝24の内部に第二導電性物質26bを充填した接続配線28によって繋いだ例が挙げられる。
第三実施形態は、前記重ね合わせ面において、前記重ね合わせ面において、何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、一方の配線基板をなす基材にのみ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(2)に前記(a)を掛け合わせた構成のものである。
本発明の第三実施形態における複合基板としては、たとえば、図7から9に示すように、互いに重ね合わされる複数の配線基板31,32また32,33に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔35が配され、該微細孔35に第一導電性物質36aを充填した貫通配線37を備えると共に、互いに重ね合わされる各々の配線基板31,32または32,33に備えた前記貫通配線37の端部と該配線基板の側面とを、互いに重ね合わされる一方の配線基板31にだけ配置した溝34の内部に第二導電性物質36bを充填した接続配線38によって繋いだ例が挙げられる。
このように第三実施形態は、各配線基板31,32,33の重ね合わせ面少なくとも一方に形成する溝34の少なくとも一部が、各配線基板31,32,33の側面C又はDに開口しているものである。
これにより、複合基板の上面Aと下面Bとのみでなく、上面A又は下面Bと側面C又は側面Dとを電気的に接続でき、たとえば、側面方向にデバイスを搭載することで、機能キューブのような高性能デバイスパッケージを実現でき、より一層の高機能化を達成できる自由度の高い配線基板を提供できる。
第四実施形態は、前記重ね合わせ面において、何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、双方の配線基板をなす基材にそれぞれ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(2)に前記(b)を掛け合わせた構成のものである。
本発明の第四実施形態における複合基板としては、たとえば、図10から12に示すように、互いに重ね合わされる複数の配線基板41,42また42,43に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔45が配され、該微細孔45に第一導電性物質46aを充填した貫通配線47を備えると共に、互いに重ね合わされる各々の配線基板41,42または42,43に備えた前記貫通配線47の端部と該配線基板の側面とを、互いに重ね合わされる双方の配線基板41,42または42,43にそれぞれ配置した溝44の内部に第二導電性物質46bを充填した接続配線48によって繋いだ例が挙げられる。
第五実施形態は、前記重ね合わせ面において、各々の配線基板に設けた微細孔の端部同士が連通するように、及び何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、一方の配線基板をなす基材にのみ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(3)に前記(a)を掛け合わせた構成のものである。
本発明の第五実施形態における複合基板としては、たとえば、図13から15に示すように、互いに重ね合わされる複数の配線基板51,52また52,53に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔55が配され、該微細孔55に第一導電性物質56aを充填した貫通配線57を備えると共に、互いに重ね合わされる各々の配線基板51,52または52,53に備えた前記貫通配線57同士を、互いに重ね合わされる一方の配線基板52にだけ配置した溝54の内部に第二導電性物質56bを充填した接続配線58によって繋いだ例が挙げられる。
第六実施形態は、前記重ね合わせ面において、各々の配線基板に設けた微細孔の端部同士が連通するように、及び何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、双方の配線基板をなす基材にそれぞれ溝を配置し、該溝に第二導電性物質を充填してなる接続配線を備えた、前記(3)に前記(b)を掛け合わせた構成のものである。
本発明の第六実施形態における複合基板としては、たとえば、図16から18に示すように、互いに重ね合わされる複数の配線基板61,62また62,63に、それぞれの基材1,2,3の対向する主面を結ぶように微細孔65が配され、該微細孔65に第一導電性物質66aを充填した貫通配線67を備えると共に、互いに重ね合わされる各々の配線基板61,62または62,63に備えた前記貫通配線67の端部と該配線基板の側面とを、互いに重ね合わされる双方の配線基板61,62または62,63にそれぞれ配置した溝64の内部に第二導電性物質66bを充填した接続配線68によって繋いだ例が挙げられる。
第七実施形態は、互いに重ね合わせる複数の基板のうち、少なくとも1つが異なる材料からなる構成のものである。
本発明の第七実施形態における複合基板としては、たとえば、図19に示すように、互いに重ね合わされる一方の配線基板71を、ガラスよりなる基材1を用いたガラス基板とし、他方の配線基板72を、シリコンよりなる基材2を用いたシリコン基板とする、二つの配線基板71,72を重ね合わせた複合基板70の例が挙げられる。
複合基板70は、それぞれの配線基板を構成する各基板の材料が互いに異なる以外は、前述した図2に示す複合基板10Bと同様の構成である。すなわち、複合基板70を構成するガラス基板71とシリコン基板72は、共に貫通配線77を二箇所ずつ備えている。また、シリコン基板72は、前記ガラス基板71との重ね合わせ面において、側面C側に位置する前記貫通配線77の上面A側に位置する端部と前記ガラス基板71における側面C側に位置する貫通配線77の下面B側に位置する端部とを繋ぐ接続配線78と、側面D側に位置する前記貫通配線77の上面A側に位置する端部と前記ガラス基板71における側面D側に位置する貫通配線77の下面B側に位置する端部とを繋ぐ接続配線78を備えている。
これにより、互いに重ね合わさる配線基板を構成する基材の少なくとも1つが異なる材料からなる構成であっても、前記複合基板70の上面Aと下面Bとを電気的に接続する構成とすることができる。また、異種基材を接合することにより、たとえば、本実施形態で示したガラス基板のような透明基材を接合することで、外部からの光がガラス基板を透過するため、シリコン基板に対して光学デバイスを集積することが可能となる等、更なる高機能化を達成できる。
本発明の第八実施形態における複合基板としては、少なくとも一方の主面に配線やバンプ、樹脂層などを形成した構成のものであり、たとえば、図20に示すような複合基板80の例が挙げられる。図20では、複合基板80の下面Bに配線81とバンプ82と樹脂層83が形成されている点のみ、図19に示す複合基板70とは相違し、それ以外は同じ構成となっている。
これにより、配線基板として、様々なデバイスの高密度パッケージやSiPに応用することができる。また、配線81を貫通配線77と接続させることで、さらに下面B上で様々なパターンを形成することができるので、より一層配線基板としての自由度が増すものとなる。
本発明の第九実施形態における複合基板としては、配線基板を構成する基材の内部に機能素子を埋設した構成のものであり、たとえば、図21に示すような複合基板90の例が挙げられる。図21では、配線基板91と配線基板92で挟まれるように、配線基板92の一面に機能素子99が埋設されている点のみ、図6に示す複合基板20Cとは相違し、それ以外は同じ構成となっている。前記機能素子99としては、たとえば、コンデンサや抵抗などの受動素子、あるいは各種センサなどのMEMSデバイスが挙げられる。
これにより、より高機能の配線基板を提供することができる。また、機能素子99が二つの配線基板の間に挟み込まれ、あるいは密閉された形態とすることができるので、外力に対して耐久性に優れた構成が得られる。あらに、機能素子99が外部環境に曝される虞がないので、耐環境性の改善も図ることができる。
図22は、本発明に係る複合基板の第一製造方法の一例を工程順に示した断面模式図である。本実施形態では、二つの基材を重ね合わせる場合について説明し、各基材として、何れも厚さが200μmのシリコン基材を用いる。なお、本発明では、基材としてシリコン基材を用いたが、本発明はこれに限定されず、ガリウム砒素(GaAs)やインジウムリン(InP)など他の半導体基材を使用することができるものである。
次いで、図22(b)に示すように、前記第一配線基板と第二配線基板とを重ね合わせた面において、前記第一配線基板と前記第二配線基板とを構成する各々のシリコン基材101及び102に設けた微細孔115の端部同士が連通するように、一方のシリコン基材102の重ね合わせ面に溝114を形成する。
その際、前記溝114は、たとえば深さを20μmとすることができるが、本発明はこれに限定されず、適宜設定することができる。また、前記微細孔115は、たとえば孔径を50μmとすることができるが、やはり本発明はこれに限定されず、それぞれ適宜設定することができる。
なお、各々のシリコン基材101及び102の接合は、たとえば常温接合により行うことができる。
以下、本発明の複合基板の第二の製造方法として、配線基板を構成する基材として絶縁基材を用いた場合について説明する。
図23は、本発明に係る複合基板の第二製造方法の一例を工程順に示した断面模式図である。本実施形態では、各絶縁性基材として、何れも厚さが300μmのガラス基材を用いる。なお、本実施形態では、絶縁性基材としてガラス基材を用いたが、本発明はこれに限定されず、セラミックなど他の絶縁性基板を使用しても良い。
次いで、図23(b)に示すように、前記第三配線基板と第四配線基板とを重ね合わせた面において、前記第三配線基板と前記第四配線基板とを構成する各々のガラス基材103及び104に設けた微細孔115の端部同士が連通するように、一方のガラス基材104の重ね合わせ面に溝114を形成する。
そして、図23(d)に示すように、前記第三配線基板と第四配線基板とを重ね合わせた状態として、前記溝114と前記微細孔115の内部に導電性物質116を一緒に充填する。
Claims (6)
- 基材の対向する主面を結ぶように微細孔を配し、該微細孔に第一導電性物質を充填してなる貫通配線を備えた配線基板を複数用い、前記主面の一方又は両方を重ね合わせてなる複合基板であって、
前記重ね合わせた面において、各々の配線基板に設けた微細孔の端部同士が連通するように、及び/又は、何れか一方の配線基板に設けた微細孔の端部と該配線基板の側面とが連通するように、一方もしくは両方の配線基板をなす基材の重ね合わせ面に溝を配置し、該溝に第二導電性物質を充填してなることを特徴とする複合基板。 - 前記第一導電性物質と前記第二導電性物質は、連続体をなしていることを特徴とする請求項1記載の複合基板。
- 前記配線基板を構成する基材のうち、少なくとも1つは異なる材料からなることを特徴とする請求項1記載の複合基板。
- 基材の対向する主面を結ぶように微細孔を配し、該微細孔に導電性物質を充填してなる貫通配線を備えた第一配線基板と第二配線基板とを互いに重ね合わせてなる複合基板の製造方法であって、
第一配線基板と第二配線基板を構成する各基材として半導体基材を用い、その対向する主面を結ぶように各々の半導体基材に微細孔を形成する工程と、
前記第一配線基板と第二配線基板とを重ね合わせた面において、前記第一配線基板と前記第二配線基板とを構成する各々の半導体基材に設けた微細孔の端部同士が連通するように、一方もしくは両方の半導体基材の重ね合わせ面に溝を形成する工程と、
前記重ね合わせた状態において、各々の半導体基材の外面と、前記微細孔と前記溝の各内壁面を絶縁処理して絶縁部を設ける工程と、
前記第一配線基板と第二配線基板とを重ね合わせた状態として、前記微細孔と前記溝の内部に導電性物質を一緒に充填する工程と、
を少なくとも有することを特徴とする複合基板の製造方法。 - 基材の対向する主面を結ぶように微細孔を配し、該微細孔に導電性物質を充填してなる貫通配線を備えた第三配線基板と第四配線基板とを互いに重ね合わせてなる複合基板の製造方法であって、
第三配線基板と第四配線基板を構成する各基材として絶縁性基材を用い、その対向する主面を結ぶように各々の絶縁性基材に微細孔を形成する工程と、
前記第三配線基板と第四配線基板とを重ね合わせた面において、前記第三配線基板と前記第四配線基板とを構成する各々の絶縁性基材に設けた微細孔の端部同士が連通するように、一方もしくは両方の絶縁性基材の重ね合わせ面に溝を形成する工程と、
前記絶縁性基材に設けた微細孔の端部同士が前記溝を介して連通するように各々の絶縁性基材を重ね合わせ接合する工程と、
前記第三配線基板と第四配線基板とを重ね合わせた状態として、前記微細孔と前記溝の内部に導電性物質を一緒に充填する工程と、
を少なくとも有することを特徴とする複合基板の製造方法。 - 前記請求項1から3のいずれか1項に記載の複合基板に電子部品を実装してなることを特徴する電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265640A JP4879536B2 (ja) | 2005-09-13 | 2005-09-13 | 複合基板及びその製造方法、並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265640A JP4879536B2 (ja) | 2005-09-13 | 2005-09-13 | 複合基板及びその製造方法、並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081053A true JP2007081053A (ja) | 2007-03-29 |
JP4879536B2 JP4879536B2 (ja) | 2012-02-22 |
Family
ID=37941045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265640A Expired - Fee Related JP4879536B2 (ja) | 2005-09-13 | 2005-09-13 | 複合基板及びその製造方法、並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4879536B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176791A (ja) * | 2008-01-22 | 2009-08-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US20120205148A1 (en) * | 2009-10-23 | 2012-08-16 | Fujikura Ltd. | Device packaging structure and device packaging method |
JP2012178611A (ja) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | デバイス実装構造の製造方法 |
JP2014003272A (ja) * | 2012-05-24 | 2014-01-09 | Napura:Kk | 積層基板 |
JP2015095562A (ja) * | 2013-11-12 | 2015-05-18 | 日本メクトロン株式会社 | 導電ペーストの充填方法、および多層プリント配線板の製造方法 |
JP2021028963A (ja) * | 2019-08-09 | 2021-02-25 | 板橋精機株式会社 | プリント基板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61229549A (ja) * | 1985-04-05 | 1986-10-13 | 松下電器産業株式会社 | セラミツク多層配線基板の製造方法 |
JPH09130000A (ja) * | 1995-11-06 | 1997-05-16 | Casio Comput Co Ltd | 両面配線基板およびそれを用いた半導体装置 |
JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
JP2000294674A (ja) * | 1999-04-01 | 2000-10-20 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002348697A (ja) * | 2001-05-21 | 2002-12-04 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、半導体装置及びめっき装置 |
JP2004319758A (ja) * | 2003-04-16 | 2004-11-11 | Seiko Epson Corp | 光デバイス、光モジュール、半導体装置及びその製造方法並びに電子機器 |
JP2005243831A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板 |
-
2005
- 2005-09-13 JP JP2005265640A patent/JP4879536B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61229549A (ja) * | 1985-04-05 | 1986-10-13 | 松下電器産業株式会社 | セラミツク多層配線基板の製造方法 |
JPH09130000A (ja) * | 1995-11-06 | 1997-05-16 | Casio Comput Co Ltd | 両面配線基板およびそれを用いた半導体装置 |
JPH10284836A (ja) * | 1997-04-08 | 1998-10-23 | Hitachi Ltd | セラミック一括積層配線基板及びその製造方法 |
JP2000294674A (ja) * | 1999-04-01 | 2000-10-20 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002348697A (ja) * | 2001-05-21 | 2002-12-04 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、半導体装置及びめっき装置 |
JP2004319758A (ja) * | 2003-04-16 | 2004-11-11 | Seiko Epson Corp | 光デバイス、光モジュール、半導体装置及びその製造方法並びに電子機器 |
JP2005243831A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8217280B2 (en) | 2007-08-10 | 2012-07-10 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8609999B2 (en) | 2007-08-10 | 2013-12-17 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
JP2009176791A (ja) * | 2008-01-22 | 2009-08-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US20120205148A1 (en) * | 2009-10-23 | 2012-08-16 | Fujikura Ltd. | Device packaging structure and device packaging method |
JP2012178611A (ja) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | デバイス実装構造の製造方法 |
JP2014003272A (ja) * | 2012-05-24 | 2014-01-09 | Napura:Kk | 積層基板 |
JP2015095562A (ja) * | 2013-11-12 | 2015-05-18 | 日本メクトロン株式会社 | 導電ペーストの充填方法、および多層プリント配線板の製造方法 |
JP2021028963A (ja) * | 2019-08-09 | 2021-02-25 | 板橋精機株式会社 | プリント基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4879536B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4879536B2 (ja) | 複合基板及びその製造方法、並びに電子装置 | |
JP5790682B2 (ja) | モジュールおよびその製造方法 | |
EP2259018B1 (en) | Gap control for die or layer bonding using intermediate layers of a micro-electromechanical system | |
KR102151453B1 (ko) | 마이크로 기계 압력 센서 장치 및 그 제조 방법 | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JP2006303360A (ja) | 貫通配線基板、複合基板及び電子装置 | |
WO2004088731A3 (en) | Methods for fabricating three-dimensional all organic interconnect structures | |
US20080117607A1 (en) | Electronic component and method for manufacturing the same | |
JP5610105B1 (ja) | 電子部品内蔵モジュール | |
EP2421037A1 (en) | Electronic device mounting structure and electronic device mounting method | |
JP3975194B2 (ja) | パッケージの製造方法 | |
JP2013030759A (ja) | パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法 | |
JP2005129888A (ja) | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 | |
TWI735444B (zh) | 具有對逸氣成分可滲透的電極之微電-機系統mems裝置 | |
JP3731420B2 (ja) | 半導体装置の製造方法 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
WO2017077837A1 (ja) | 部品実装基板 | |
US20110024171A1 (en) | Multilayer laminated circuit | |
TWI572258B (zh) | 內埋式元件封裝結構的製作方法 | |
JP2011066449A (ja) | 貫通配線基板の製造方法、複合基板の製造方法、及びこれらの製造方法により形成された貫通配線基板や複合基板を用いた電子装置の製造方法 | |
TWI439192B (zh) | 貫通配線基板、電子元件封裝體、及電子零件(一) | |
JP6210533B2 (ja) | プリント基板およびその製造方法 | |
KR101184612B1 (ko) | 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법 | |
US20120031657A1 (en) | Electronic device mounting structure and electronic device mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |