KR100499004B1 - 광비아홀을 구비하는 인쇄회로기판 및 가공 공정 - Google Patents

광비아홀을 구비하는 인쇄회로기판 및 가공 공정 Download PDF

Info

Publication number
KR100499004B1
KR100499004B1 KR10-2002-0081236A KR20020081236A KR100499004B1 KR 100499004 B1 KR100499004 B1 KR 100499004B1 KR 20020081236 A KR20020081236 A KR 20020081236A KR 100499004 B1 KR100499004 B1 KR 100499004B1
Authority
KR
South Korea
Prior art keywords
via hole
optical
iii
via holes
optical waveguide
Prior art date
Application number
KR10-2002-0081236A
Other languages
English (en)
Other versions
KR20040054903A (ko
Inventor
김영우
조영상
양덕진
임규혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0081236A priority Critical patent/KR100499004B1/ko
Priority to US10/625,550 priority patent/US6996305B2/en
Publication of KR20040054903A publication Critical patent/KR20040054903A/ko
Application granted granted Critical
Publication of KR100499004B1 publication Critical patent/KR100499004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명은 광신호를 인쇄회로기판(PCB) 내부의 광도파로에 전달하기 위한 광비아홀(opto-via hole)을 가공하는 공정 및 이러한 광비아홀을 구비하는 인쇄회로기판에 관한 것이다. 본 발명에 따른 인쇄회로기판의 광비아홀 가공 공정은, ⅰ) 복수의 동 적층판(CCL) 상에 드릴을 사용하여 복수의 비아홀을 가공하는 단계; ⅱ) 상기 복수의 비아홀의 내측 벽을 도금하는 단계; ⅲ) 상기 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 단계; ⅳ) 상기 회로 패턴이 형성된 복수의 동 적층판들끼리 절연 수지 접착제를 사용하여 적층하는 단계; 및 ⅴ) 소정의 비아홀 내부의 상기 절연 수지 접착제를 제거하여 광비아홀을 가공하는 단계를 포함하여 이루어진다. 본 발명에 따르면, 외부와의 직접적으로 접촉되는 광도파로에 손상을 주지 않고도 안정적인 신호를 연결할 수 있고, 재료 특성에 부합하는 광도파로를 삽입할 수 있다.

Description

광비아홀을 구비하는 인쇄회로기판 및 가공 공정 {A printed circuit board with opto-via holes, and a process for forming them}
본 발명은 광비아홀을 구비하는 인쇄회로기판 및 가공 공정에 관한 것으로, 보다 상세하게는, 광신호를 인쇄회로기판(PCB) 내부의 광도파로에 전달하기 위한 광비아홀을 구비하는 인쇄회로기판 및 가공 공정에 관한 것이다.
PCB(인쇄회로기판)는 인쇄회로 원판 위에 여러 전자제품 소자들을 일정한 틀에 따라 간편하게 연결시켜 주는 역할을 하며, 디지털 TV를 비롯한 가전제품부터 첨단 통신기기까지 모든 전자제품에 광범위하게 사용되는 부품이다.
종래에는 PCB를 제조할 경우, 구리판에 회로 패턴을 형성(Patterning)하여 PCB의 내층(Inner Layer)/외층(Outer Layer)을 형성하였으나, 최근 고분자 중합체(Polymer)와 유리 섬유(Glass fiber)를 이용하여 광으로 신호를 송수신할 수 있는 광도파로를 PCB 내에 삽입하게 되었으며, 이를 EOCB(Electro-Optical Circuit Board)라고 한다.
이러한 EOCB는 회로 패턴을 형성한 상태에서 광도파로 및 유리판을 삽입한 PCB를 말하며, 전기적인 신호와 광신호를 혼재하고 있다. 또한, EOCB는 보드에 탑재되는 소자 내에서 데이터의 저장/신호 처리를 위해서 광신호를 전기적인 신호로 변환할 수 있고, 보드 내에서의 초고속 데이터 통신은 광신호로 인터페이싱(interfacing)하게 된다.
광비아홀은 광신호를 PCB 내층의 광도파로 소자의 인입구에 연결해주기 위한 매개체로서, 내부로부터 발생하는 신호를 외부의 포토다이오드(PD), 광원소자인 수직 동공 표면발광 레이저(Vertical-Cavity Surface-Emitting Laser; 이하 "VCSEL"라 함) 등에 전달해 주는 기능을 하는 PCB의 비아홀을 말하며, 이러한 광도파로 형성 시, PCB의 외층으로부터 내층으로 연결하는 통로를 형성하고 광신호를 용이하게 전달할 수 있는 광비아홀(Opto-Via Hole)이 요구된다.
구체적으로, 인터넷 사용의 급증과 서비스 품질이 높아짐에 따라 데이터 취급량과 전송량이 급증하게 되었고, 이로 인한 대역폭(Bandwidth) 확대와 신호처리의 고속화가 요구됨에 따라 광 인터페이싱(Optical Interfacing)할 수 있는 매개체로서 전술한 EOCB가 필요하게 되었다. 즉, 종래의 PCB에 사용되던 전기 신호는 기가헤르쯔(㎓) 대역에서 고속 스위칭 시에 전자계 감도(Electro Magnetic Susceptibility; EMS) 특성에 의해 제한을 받기 때문에, 이러한 EMS 특성의 제한을 받지 않는 광 인터페이싱이 요구되는 것이다.
이하, 도 1을 참조하여, PCB 내에서 광이 인터페이싱 되는 예를 설명한다.
도 1은 빔 반사 마이크로 미러(Beam Reflecting Micro Mirror)를 사용하여 빔 커플링하는 것을 도시하고 있다.
도 1을 참조하면, 프로세서 보드(2)로부터 전기 신호가 인가되면, 실장된 송신 모듈(3) 내의 레이저 다이오드(1)로부터 광신호가 변환되어 조사되고, 이후 좌측의 렌즈(8a, 8b)를 거쳐 PCB 내에 삽입되어 있는 좌측의 마이크로 미러(4a)를 통해 반사된다. 이와 같이 반사된 신호는 광도파로를 거쳐 우측의 반사 미러(4b)로 반사된 후 우측의 렌즈(8c, 8d)를 거쳐 수신 모듈(7) 내의 포토 다이오드(6)로 전달된다. 여기서, 광도파로는 저손실의 다중모드 중합체 도파로 코어(waveguide core; 5a, 5b)를 통해 전달되며, 이 코어의 상하부에 도파로 클래드(waveguide clad; 9)가 형성되어 있다. 결국, 좌측의 프로세서 보드(2)로부터 전송된 신호는 광신호로 변환되어 전달된 후 다시 전기적인 신호로 변환되어 우측의 프로세서 보드에 전달되게 된다.
그런데, 전술한 EOCB에 대한 개념이 등장한지 10년 이상이 되었음에도 불구하고, 어떠한 방법으로 PCB에 삽입되는지 그리고 어떻게 구체적으로 외부와 연결할 것인지에 대해 현실화되지 않고 있으며, 또한, 광을 연결하는 결합 방식에 따라 PCB 가공 방법이 달라져야만 한다. 따라서, 최대한 PCB 공정상의 화학약품 등에 따른 제한을 덜 받도록 하기 위하여 비아홀 가공 순서를 정립할 필요성이 있다.
종래에는 PCB에 삽입되는 광도파로 소자와 유리 섬유가 PCB 공정의 화학적, 물리적 외부 충격을 받아 광을 통과시키거나 조사받는 기능을 상실하거나 또는 큰 손실을 일으킬 수 있으므로, 각 공정에 따라 원하는 광비아홀을 선택적으로 따로 가공해야 한다는 문제점이 있다.
상기한 문제점을 해결하기 위한 수단으로서, 본 발명의 목적은 외부와 직접적으로 접촉되는 광도파로에 손상을 최대한 주지 않고도 안정적인 신호를 연결할 수 있는고, 재료 특성에 부합하는 광도파로를 삽입할 수 있는 광비아홀을 구비하는 인쇄회로기판 및 가공 공정을 제공하기 위한 것이다.
전술한 목적을 달성하기 위한 수단으로서, 본 발명에 따른 광비아홀 가공 공정은, ⅰ) 복수의 동 적층판(CCL) 상에 드릴을 사용하여 복수의 비아홀을 가공하는 단계; ⅱ) 상기 복수의 비아홀의 내측 벽을 도금하는 단계; ⅲ) 상기 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 단계; ⅳ) 상기 회로 패턴이 형성된 복수의 동 적층판들끼리 절연 수지 접착제를 사용하여 적층하는 단계; 및 ⅴ) 소정의 비아홀 내부의 상기 절연 수지 접착제를 제거하여 광비아홀을 가공하는 단계를 포함하여 이루어진다.
여기서, 상기 복수의 광비아홀은 전기적 비아홀 및 광비아홀을 모두 포함하는 것을 특징으로 한다.
여기서, 상기 ⅴ) 단계의 광비아홀은 CO2 레이저 또는 기계적 비트(mechanical bit)로 가공되고, 상기 광비아홀이 형성된 부위에 95% 이상의 광투과율을 갖는 에폭시 수지를 충진하는 것이 바람직하다.
한편, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 광도파로용 광비아홀 가공 공정은, ⅰ) 절연막, 및 상기 절연막의 상하부에 동박이 입혀진 복수의 동 적층판(CCL) 상에 각각 회로 패턴을 형성하는 단계; ⅱ) 상기 회로 패턴이 형성된 동 적층판들끼리 접착제를 사용하여 1차 적층시키는 단계; ⅲ) 소정의 위치에서 복수의 전기적 비아홀과 광비아홀을 동시에 1차 드릴 가공하는 단계; ⅳ) 상기 1차 드릴 가공된 비아홀의 내측 벽을 도금하는 단계; ⅴ) 상기 복수의 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 단계; 및 ⅵ) 2차 드릴 가공으로 복수의 제2 광비아홀을 가공하는 단계를 포함하여 이루어진다.
여기서, ⅶ) 상기 광비아홀에 단차를 형성하고, 광도파로(optical waveguide)를 부착하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 상기 광비아홀이 형성된 부위에 95% 이상의 광투과율을 갖는 에폭시 수지를 충진하는 것이 바람직하다.
한편, 본 발명에 따른 광도파로용 광비아홀을 구비하는 인쇄회로기판은, a) 드릴을 사용하여 가공된 복수의 비아홀을 구비하는 복수의 동 적층판(CCL); b) 상기 복수의 비아홀의 내측 벽에 형성되는 도금층; c) 상기 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 형성되는 회로 패턴층; d) 상기 회로 패턴이 형성된 복수의 동 적층판들끼리 적층시키는 절연 수지 접착제; e) 소정의 비아홀 내부에서 상기 절연 수지 접착제를 제거하여 형성되는 광비아홀; 및 f) 상기 광비아홀을 통해 광신호를 연결하는 광도파로를 포함하여 구성된다.
여기서, 상기 복수의 광비아홀은 전기적 비아홀 및 광비아홀을 모두 포함하는 것을 특징으로 한다.
여기서, 상기 광비아홀은 CO2 레이저 또는 기계적 비트로 가공될 수 있다.
여기서, 상기 광비아홀이 형성된 부위에 충진되는 95% 이상의 광투과율을 갖는 에폭시 수지 충진재를 추가로 포함할 수 있다.
한편, 본 발명에 따른 광도파로용 광비아홀을 구비하는 인쇄회로기판은, a) 절연막, 및 상기 절연막의 상하부에 입혀진 동박을 구비하며, 각각 회로 패턴이 형성되는 복수의 동 적층판(CCL); b) 상기 회로 패턴이 형성된 동 적층판들끼리 1차 적층시키는 접착제; c) 소정의 위치에서 1차 드릴 가공된 복수의 전기적 비아홀; d) 소정의 위치에서 복수의 전기적 비아홀과 동시에 1차 드릴 가공된 복수의 제1 광비아홀; e) 상기 1차 드릴 가공된 복수의 전기적 비아홀 및 제1 광비아홀의 내측 벽에 형성된 도금층; f) 상기 복수의 동 적층판의 상부 및 하부면의 도금된 부분에 노광 및 식각 공정에 의해 형성되는 회로 패턴층; g) 소정의 위치에서 2차 드릴 가공되는 복수의 제2 광비아홀; 및 h) 상기 제1 및 제2 광비아홀을 통해 광신호를 연결하는 광도파로를 포함하여 구성된다.
여기서, 상기 복수의 제2 광비아홀이 형성된 부위에 충진되는 95% 이상의 광투과율을 갖는 에폭시 수지 충진재를 추가로 포함할 수 있다.
결국, 본 발명에 따르면, 광도파로용 인쇄회로기판에서, 전기적 비아홀과 광비아홀을 동시에 형성함으로써, 외부와 직접적으로 접촉되는 광도파로에 손상을 주지 않고도 안정적인 신호를 연결할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 광비아홀을 구비하는 인쇄회로기판 및 광비아홀 가공 공정을 설명한다.
(제1 실시예: 외층 광비아홀 형성 공정)
이하, 본 발명의 실시예에 따른 인쇄회로기판 외층의 광비아홀 가공 공정을 설명한다.
도 2a 내지 도 2e는 각각 본 발명에 따른 인쇄회로기판 외층의 광비아홀 가공 공정을 순서적으로 예시하는 도면들이다.
도 2a는 동 적층판(CCL) 상에 드릴을 사용하여 복수의 비아홀을 가공하는 것을 도시하고 있고, 도 2b는 상기 복수의 비아홀의 내측 벽을 도금하는 것을 도시하며, 도 2c는 상기 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 것을 도시하고 있다. 또한, 도 2d는 상기 회로를 형성한 패턴들끼리 절연 수지 접착제를 사용하여 적층하는 것을 도시하며, 도 2e는 광비아홀(opto-via hole)이 형성될 위치에 놓인 상기 접착제를 제거하고 상기 광비아홀을 가공하는 것을 도시하고 있다.
도 2a 내지 도 2e를 참조하면, 먼저, 에폭시 및 유리 섬유로 이루어진 절연막인 작업 패널(12)과 그 상하부에 동박(11)이 입혀진 CCL(copper clad laminate) 상에 드릴로 비아홀을 형성한다(도 2a 참조). 이때, a와 같은 형태의 비아홀이 형성되는데, 전기적 비아홀과 광비아홀 모두를 가공하게 되며, 상기 드릴은 예를 들어, 기계식 드릴일 수 있다. 여기서 전기적 비아홀은 통상적인 PCB의 비아홀과 동일하고, 광비아홀은 광도파로에 광을 인터페이싱하기 위해서 통상적인 상기 전기적 비아홀의 직경보다는 크게 형성될 수 있다.
이후, 상기와 같이 형성된 비아홀에 무전해(electroless) 또는 전해(electrolytic) 구리 도금(Cu plating)을 한다(도 2b 참조). 이때, 통상적인 도금 공정에 의해 상기 비아홀의 내측 벽에 b와 같은 형태의 도금이 이루어지게 된다.
이후, 노광 및 식각 공정에 의해 회로 패턴을 형성한다(도 2c 참조). 이때, c와 같은 회로 패턴이 형성되는데, 본 발명이 임의의 회로 패턴에 대한 광비아홀 가공에 관한 것이므로, 이러한 회로 패턴 형성 기술에 대해서는 상세한 설명은 생략한다.
다음에, 상기 회로 패턴이 형성된 동 적층판들끼리 절연 수지 접착제, 예를 들어, 프리프레그(prepreg)를 사용하여, 1차 적층시킨다(도 2d 참조). 여기서, 도면부호 13은 접착제로서, 적층되는 부분은 각각 별도의 작업 패널 또는 에폭시 절연층(12')과 그 상하부에 동박(11')이 입혀진 CCL 상에 드릴링, 도금 및 회로 패턴 형성이 완료된 형체가, 전술한 작업 패널 또는 에폭시 절연층(12) 및 그 상하부에 동박(11)이 입혀진 CCL의 드릴링, 도금 및 회로 패턴 형성이 완료된 형체와 접착된다. 따라서 회로가 형성된 패턴이 각각 적층된 형태가 되며, 이때 도 2a 내지 도 2d의 공정은 종래의 공정과 유사하게 이루어질 수 있다.
이후, 상기와 같이 1차 적층된 부분을 CO2 레이저 또는 기계적 비트(mechanical bit)로 d와 같은 형태의 광비아홀을 가공한다(도 2e 참조). 즉, 상기 절연 수지 접착제를 제거하고 광비아홀을 가공하게 된다. 이후, 상기와 같이 형성된 광비아홀 부분에 단차(15)를 형성할 수도 있으며(도 2f 참조), 이러한 단차(15)가 형성된 부위에 광도파로(14)를 부착하게 된다.
결국, 본 발명에 따른 제1 실시예에서, 도 2a 내지 도 2f와 같이 형성된 PCB는 광도파로용 다층 PCB의 외층으로 사용될 수 있다.
(제2 실시예: 내층 광비아홀 형성 공정)
이하, 본 발명의 다른 실시예에 따른 인쇄회로기판 내층의 광비아홀 가공 공정을 설명한다.
도 3a 내지 도 3f는 각각 본 발명에 따른 본 발명에 따른 인쇄회로기판 내층의 광비아홀 가공 공정을 순서적으로 예시하는 도면들이다.
도 3a 내지 도 3f를 참조하면, 먼저, 에폭시 및 유리 섬유로 이루어진 절연막인 작업 패널(22)과 그 상하부에 동박(21)이 입혀진 CCL(copper clad laminate) 상에 e와 같은 회로 패턴을 형성한다(도 3a 참조).
다음에, 동박(24)이 입혀진 층들을 도 3a에서 구해진 회로 패턴층의 상부 및 하부에 적층한다(도 3b 참조). 여기서 도면부호 23은 각각의 층을 적층시키는 접착제이다.
다음에, f와 같은 전기적인 비아홀과 광비아홀을 동시에 1차적으로 드릴 가공한다(도 3c 참조). 즉, 전기적 비아홀과 광비아홀 모두를 가공하게 되며, 상기 드릴은 예를 들어, 기계식 드릴일 수 있다.
이후, g와 같은 형태의 도금층이 이루어지도록 전해 및 무전해 도금을 한다(도 3d 참조).
상기와 같이 도금이 이루어진 외부 층에 다시 소정의 회로 패턴을 형성한다(도 3e 참조). 이때, h와 같은 회로 패턴이 형성되게 된다.
이후, 2차적으로 드릴 가공하여 i와 같은 광비아홀을 형성해준다(도 3f 참조). 즉, 전술한 도 3c의 1차 드릴 가공과 별도의 2차 드릴 가공에 의해 광비아홀을 형성해준다.
전술한 도 2a 내지 도 2e와 비교하면, PCB의 내층에 광비아홀을 형성할 경우는 전술한 제1 실시예에서는 접착제를 제거하면서 광비아홀을 가공하게 되지만, 제2 실시예에서는 도 3f와 같은 별도의 2차 드릴 가공에 의해 광비아홀을 형성해주는 차이점이 있다.
결국, 본 발명에 따른 제2 실시예에서, 도 3a 내지 도 3f와 같이 형성된 PCB는 광도파로용 다층 PCB의 내층으로 사용될 수 있다.
(제3 실시예: 후속 외층 및 내층 접합 공정)
도 4a 내지 도 4g는 각각 본 발명에 따른 광비아홀 가공 공정 이후에 후속적으로 PCB를 제조하는 공정을 순서적으로 예시하는 도면들이다.
먼저, 광비아홀이 형성된 외층의 소정 위치에 부착된 광도파로(35, 36)를 사용하여(도 2f 참조), 광도파로가 부착된 층들(10, 20, 30)끼리 절연 수지 접착제(38)로 접합하여 2차 적층을 한다(도 4a 참조). 여기서, 광도파로가 부착된 PCB의 내층(30) 및 외층(10, 20)은 전술한 제2 실시예의 내층(30)의 상하부에 전술한 제1 실시예의 외층(10, 20)을 함께 적층하게 된다. 물론, 상기 내층(30)은 사용 목적에 따라 여러 형태로 구현될 수 있으며, 상기 외층(10, 20) 사이에 여러 내층이 함께 적층될 수 있다. 즉, 광도파로가 삽입되는 다층 PCB의 층수에 적합하게 내층 및 외층을 미리 형성하여 적층하게 되며, 상기 내층 및 외층의 전기적 비아홀과 광비아홀은 전술한 제1 및 제2 실시예처럼 미리 가공하게 된다.
다음에, 도 4a의 B로 표시된 동박(37) 부분을 노광 및 식각 공정에 의해 제거한다(도 4b 참조). 즉, 적층을 위해 상기 동박이 구비된 CCL 상에 상기 외층(10, 30)을 미리 적층한 후 상기 내층(20)과 2차 적층하게 되며, 후속 PCB 공정에서는 광 인터페이싱을 위한 인입구 형성을 위해 상기 동박(37)을 제거하는 것이다.
이후, 고순도의 에폭시 수지 충진재(39)를 동박이 제거된 C 부분을 인입구로 하여 충진한다(도 4c 참조). 상기 에폭시 수지 충진재(39)는 광이 용이하게 투과될 수 있도록 투과도가 95% 이상인 것이 바람직하다. 상기 인입구(C)에 충진재(39)를 채우지 않으면, 빈 공간으로 인해 외부의 물리적인 충격에 쉽게 영향을 받기 때문이다.
다음에, 도 4d와 같은 드릴 공정을 수행하여 D와 같은 비아홀을 형성한다. 이후, 도 4d에 의해 형성된 비아홀의 내측에 도 4e와 같은 무전해 또는 전해 도금을 수행한다. 여기서, 도면부호 40은 도금층을 나타낸다.
다음에, 도 4f에 도시된 바와 같이, E로 표시되는 회로 패턴을 형성한다.
마지막으로, 솔더 레지스트(solder resist; 41) 및 금 도금(gold plating) 표면처리를 한다(도 4g 참조). 여기서, 솔더 레지스트(41)는 외층을 외부환경 및 표면처리로부터 보호하기 위해 절연물질을 도포하는 것이고, 또한, 향후에 부품이 실장되는 곳(PAD)에 납땜성을 향상하기 위해 금 도금 처리를 한다.
결국, 본 발명에 따른 광비아홀 가공 공정은 PCB의 내층 및 외층에 각각 별도의 광비아홀을 형성하여 접착시키게 되므로, 광신호를 PCB의 외층으로부터 내층으로 안정적으로 연결시켜줄 수 있다.
본 발명에 따른 광비아홀을 구비하는 인쇄회로기판 및 가공 공정은 단지 상기한 실시예에 한정되는 것이 아니고, 그 기술적 요지를 벗어나지 않는 범위에서 다양하게 변형 및 변경 실시할 수 있다.
본 발명에 따른 광비아홀을 구비하는 인쇄회로기판 및 가공 공정은 PCB의 내층 및 외층에 각각 별도의 광비아홀을 형성하여 접착시키게 되므로, 외부와 직접적으로 접촉되는 광도파로에 손상을 주지 않고도 안정적인 신호를 연결할 수 있고, 재료 특성에 부합하는 광도파로를 용이하게 삽입할 수 있다.
도 1은 빔 반사 마이크로 미러를 사용할 경우의 빔 커플링을 나타내는 도면이다.
도 2a 내지 도 2f는 각각 본 발명의 실시예에 따른 인쇄회로기판 외층의 광비아홀 가공 공정을 순서적으로 예시하는 도면들이다.
도 3a 내지 도 3f는 각각 본 발명의 다른 실시예에 따른 인쇄회로기판 내층의 광비아홀 가공 공정을 순서적으로 예시하는 도면들이다.
도 4a 내지 도 4g는 각각 본 발명에 따른 광비아홀 가공 이후 후속적으로 PCB를 제조하는 공정을 순서적으로 예시하는 도면들이다.
* 도면부호의 간단한 설명 *
10, 30: 외층 PCB 20: 내층 PCB
11, 11', 21, 24, 37: 동박층 12, 12', 22: 에폭시 절연층
13, 23, 38: 절연수지 접착제 14: 광도파로
35; 광도파로의 코어 36; 광도파로의 클래드
39; 충진재

Claims (13)

  1. ⅰ) 복수의 동 적층판(CCL) 상에 드릴을 사용하여 복수의 비아홀을 가공하는 단계;
    ⅱ) 상기 복수의 비아홀의 내측 벽을 도금하는 단계;
    ⅲ) 상기 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 단계;
    ⅳ) 상기 회로 패턴이 형성된 복수의 동 적층판들끼리 절연 수지 접착제를 사용하여 적층하는 단계; 및
    ⅴ) 소정의 비아홀 내부의 상기 절연 수지 접착제를 제거하여 광비아홀을 가공하는 단계
    를 포함하여 이루어지는 광비아홀 가공 공정.
  2. 제1항에 있어서,
    상기 복수의 광비아홀은 전기적 비아홀 및 광비아홀을 모두 포함하는 것을 특징으로 하는 광비아홀 가공 공정.
  3. 제1항에 있어서,
    상기 ⅴ) 단계의 광비아홀은 CO2 레이저 또는 기계적 비트(mechanical bit)로 가공되는 것을 특징으로 하는 광비아홀 가공 공정.
  4. 제1항에 있어서,
    상기 광비아홀이 형성된 부위에 95% 이상의 광투과율을 갖는 에폭시 수지를 충진하는 것을 특징으로 하는 광비아홀 가공 공정.
  5. ⅰ) 절연막, 및 상기 절연막의 상하부에 동박이 입혀진 복수의 동 적층판(CCL) 상에 각각 회로 패턴을 형성하는 단계;
    ⅱ) 상기 회로 패턴이 형성된 동 적층판들끼리 접착제를 사용하여 1차 적층시키는 단계;
    ⅲ) 소정의 위치에서 복수의 전기적 비아홀과 광비아홀을 동시에 1차 드릴 가공하는 단계;
    ⅳ) 상기 1차 드릴 가공된 비아홀의 내측 벽을 도금하는 단계;
    ⅴ) 상기 복수의 동 적층판의 상부 및 하부면의 도금된 부분을 노광 및 식각 공정에 의해 회로 패턴을 형성하는 단계;
    ⅵ) 2차 드릴 가공으로 복수의 제2 광비아홀을 가공하는 단계; 및
    ⅶ) 상기 광비아홀에 단차를 형성하고, 광도파로(optical waveguide)를 부착하는 단계를 포함하는 것을 특징으로 하는 광도파로용 광비아홀 가공 공정.
  6. 삭제
  7. 제5항에 있어서,
    상기 광비아홀이 형성된 부위에 95% 이상의 광투과율을 갖는 에폭시 수지를 충진하는 것을 특징으로 하는 광도파로용 광비아홀 가공 공정.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. a) 절연막, 및 상기 절연막의 상하부에 입혀진 동박을 구비하며, 각각 회로 패턴이 형성되는 복수의 동 적층판(CCL);
    b) 상기 회로 패턴이 형성된 동 적층판들끼리 1차 적층시키는 접착제;
    c) 소정의 위치에서 1차 드릴 가공된 복수의 전기적 비아홀;
    d) 소정의 위치에서 복수의 전기적 비아홀과 동시에 1차 드릴 가공된 복수의 제1 광비아홀;
    e) 상기 1차 드릴 가공된 복수의 전기적 비아홀 및 제1 광비아홀의 내측 벽에 형성된 도금층;
    f) 상기 복수의 동 적층판의 상부 및 하부면의 도금된 부분에 노광 및 식각 공정에 의해 형성되는 회로 패턴층;
    g) 소정의 위치에서 2차 드릴 가공되는 복수의 제2 광비아홀; 및
    h) 상기 제1 및 제2 광비아홀을 통해 광신호를 연결하는 광도파로
    를 포함하여 구성되는 광도파로용 광비아홀을 구비하는 인쇄회로기판.
  13. 제12항에 있어서,
    상기 복수의 제2 광비아홀이 형성된 부위에 충진되는 95% 이상의 광투과율을 갖는 에폭시 수지 충진재를 추가로 포함하는 광도파로용 광비아홀을 구비하는 인쇄회로기판.
KR10-2002-0081236A 2002-12-18 2002-12-18 광비아홀을 구비하는 인쇄회로기판 및 가공 공정 KR100499004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0081236A KR100499004B1 (ko) 2002-12-18 2002-12-18 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US10/625,550 US6996305B2 (en) 2002-12-18 2003-07-24 Printed circuit board with opto-via holes and process of forming the opto-via holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081236A KR100499004B1 (ko) 2002-12-18 2002-12-18 광비아홀을 구비하는 인쇄회로기판 및 가공 공정

Publications (2)

Publication Number Publication Date
KR20040054903A KR20040054903A (ko) 2004-06-26
KR100499004B1 true KR100499004B1 (ko) 2005-07-01

Family

ID=32733062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081236A KR100499004B1 (ko) 2002-12-18 2002-12-18 광비아홀을 구비하는 인쇄회로기판 및 가공 공정

Country Status (2)

Country Link
US (1) US6996305B2 (ko)
KR (1) KR100499004B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467833B1 (ko) * 2002-12-24 2005-01-25 삼성전기주식회사 광도파로용 다층 인쇄회로기판을 형성하는 방법
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
JP4260650B2 (ja) * 2004-02-26 2009-04-30 新光電気工業株式会社 光電気複合基板及びその製造方法
JP2006120956A (ja) * 2004-10-22 2006-05-11 Ibiden Co Ltd 多層プリント配線板
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
KR100623882B1 (ko) * 2005-06-22 2006-09-19 디케이 유아이엘 주식회사 연성회로기판 패터닝 방법
TWI282633B (en) * 2005-08-29 2007-06-11 Phoenix Prec Technology Corp Optical electronics integrated semiconductor device and method for fabricating the same
KR100674316B1 (ko) * 2005-11-25 2007-01-24 삼성전기주식회사 레이저드릴을 이용한 비아홀 형성방법
JP2008158440A (ja) * 2006-12-26 2008-07-10 Toshiba Corp 光電気配線板及び光電気配線装置の製造方法
US7713767B2 (en) * 2007-10-09 2010-05-11 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with internal optical pathway using photolithography
US7541058B2 (en) 2007-10-09 2009-06-02 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with internal optical pathway
KR100969435B1 (ko) * 2008-05-23 2010-07-14 삼성전기주식회사 광도파로를 갖는 인쇄회로기판 및 그 제조방법
US8348522B2 (en) * 2008-09-12 2013-01-08 Ultra Communications, Inc. Attachable components for providing an optical interconnect between/through printed wiring boards
TWI452364B (zh) * 2012-11-01 2014-09-11 Unimicron Technology Corp 線路板及其製作方法與具有此線路板的光電裝置
US9236328B1 (en) 2014-10-27 2016-01-12 International Business Machines Corporation Electrical and optical through-silicon-via (TSV)
US10141623B2 (en) 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
US10359565B2 (en) * 2017-02-07 2019-07-23 Nokia Of America Corporation Optoelectronic circuit having one or more double-sided substrates
RU2665335C1 (ru) * 2017-09-15 2018-08-29 Самсунг Электроникс Ко., Лтд. Оптически управляемый переключатель миллиметрового диапазона для структур на основе волновода со штырьевыми стенками на базе печатной платы
WO2019054739A1 (en) 2017-09-15 2019-03-21 Samsung Electronics Co., Ltd. OPTICALLY CONTROLLED SWITCH
US10197730B1 (en) * 2017-11-08 2019-02-05 Globalfoundries Inc. Optical through silicon via
RU2680429C1 (ru) 2018-05-21 2019-02-21 Самсунг Электроникс Ко., Лтд. Оптически-управляемый переключатель миллиметрового диапазона и основанные на нем устройства
US10509244B1 (en) * 2018-12-11 2019-12-17 Globalfoundries Inc. Optical switches and routers operated by phase-changing materials controlled by heaters
CN111246664B (zh) * 2020-03-02 2021-12-24 广州兴森快捷电路科技有限公司 治具及蚀刻生产系统
CN114567962B (zh) * 2020-11-27 2023-11-10 鹏鼎控股(深圳)股份有限公司 电路板的制造方法及电路板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5568682A (en) * 1994-10-31 1996-10-29 Hughes Aircraft Company Orthogonal grid circuit interconnect method
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JP2638569B2 (ja) * 1995-05-24 1997-08-06 日本電気株式会社 多層プリント基板及び多層プリント基板の形成方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
CN100393183C (zh) * 1999-06-21 2008-06-04 三菱电机株式会社 电路形成基板制造方法
JP3775970B2 (ja) * 2000-03-27 2006-05-17 新光電気工業株式会社 電子部品実装用基板の製造方法
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
EP1338624B1 (en) * 2000-11-29 2013-03-13 Taiyo Ink Manufacturing Co. Ltd Liquid thermosetting resin composition, printed wiring boards and process for their production
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP3846284B2 (ja) * 2001-11-26 2006-11-15 株式会社トッパンＮｅｃサーキットソリューションズ 光導波路の製造方法
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
KR100432661B1 (ko) * 2002-03-09 2004-05-22 삼성전기주식회사 인쇄회로기판 기술을 이용한 미약자계 감지용 센서 및 그제조방법
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Also Published As

Publication number Publication date
US6996305B2 (en) 2006-02-07
KR20040054903A (ko) 2004-06-26
US20040145873A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
KR100499004B1 (ko) 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US7541058B2 (en) Method of making circuitized substrate with internal optical pathway
JP4260650B2 (ja) 光電気複合基板及びその製造方法
US7713767B2 (en) Method of making circuitized substrate with internal optical pathway using photolithography
WO2006043415A1 (ja) 多層プリント配線板
JP4498102B2 (ja) 光電気配線板、および、光通信用デバイス
JP2004535070A (ja) インターボード通信用ｐｃｂに光学層を一体化するためのシステムおよび方法
US7499614B2 (en) Passive alignment of VCSELs to waveguides in opto-electronic cards and printed circuit boards
US9075206B2 (en) Optical waveguide device
KR100499005B1 (ko) 다채널 블록형 광원소자가 패키징된 인쇄회로기판
US9459391B2 (en) Optical printed circuit board and method for manufacturing the same
KR100969435B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
JP5632479B2 (ja) 光印刷回路基板及びその製造方法
JP2010170150A (ja) 印刷回路基板の製造方法
KR100449876B1 (ko) 블록형 다채널 광신호를 연결할 수 있는 다층인쇄회로기판 및 그 방법
JP2003227951A (ja) 光導波装置、その製造方法、およびそれを用いた光電気混載基板
KR20140077533A (ko) 광기판 제조방법
KR101059642B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
KR100736641B1 (ko) 전기 광 회로기판 및 그 제조방법
KR20110039017A (ko) 광인쇄회로기판 및 그 제조방법
KR100525223B1 (ko) 장거리 신호 전송이 가능한 광 인쇄회로기판
KR100584955B1 (ko) 인쇄회로기판의 광도파로 인입구 가공 방법
JP2005085819A (ja) 光電気複合基板、光導波路、及び光学素子付光導波路
US20230333337A1 (en) Component Carrier and Method of Manufacturing the Same
KR100823945B1 (ko) 광섬유를 내장한 연성 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee