JP5632479B2 - 光印刷回路基板及びその製造方法 - Google Patents

光印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP5632479B2
JP5632479B2 JP2012533060A JP2012533060A JP5632479B2 JP 5632479 B2 JP5632479 B2 JP 5632479B2 JP 2012533060 A JP2012533060 A JP 2012533060A JP 2012533060 A JP2012533060 A JP 2012533060A JP 5632479 B2 JP5632479 B2 JP 5632479B2
Authority
JP
Japan
Prior art keywords
optical
circuit board
printed circuit
connection module
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012533060A
Other languages
English (en)
Other versions
JP2013507656A (ja
Inventor
ジェ ボン チェ
ジェ ボン チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090095841A external-priority patent/KR101164952B1/ko
Priority claimed from KR1020090096271A external-priority patent/KR20110039017A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013507656A publication Critical patent/JP2013507656A/ja
Application granted granted Critical
Publication of JP5632479B2 publication Critical patent/JP5632479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、光印刷回路基板及びその製造方法に関する。
一般的に用いられている印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：以下、「ＰＣＢ」という。）は電気的ＰＣＢであって、銅薄膜回路が具現された基板をコーティング処理して各種部品を差し込み、電気信号の伝送に用いられる。
かかる従来の電気的ＰＣＢにおいて、電子素子である部品の処理能力に比べて基板の電気信号の伝送能力が劣っているため、信号伝送の際に様々な問題が生じていた。特に、これらの電気信号は外部環境に敏感でノイズ現象が発生するため、高精度を要する電子製品に対して大きな障害となる。
この問題を解決するために、電気的ＰＣＢの銅等の金属回路に代えて、光導波路を用いた光ＰＣＢが開発されたことによって、電波妨害、ノイズ現象などに対して一層安定した高精度な先端装置を生産することが可能になった。
図１は、従来の光印刷回路基板の構造を示す概念図である。これを参照すると、従来の光印刷回路基板は、光接続のために能動型光素子５をはじめとして、受動型光素子６、光接続ブロック１、光導波路１０から形成される。
特に、光送信及び受信素子５、６、７、８を装着するための印刷回路基板３が別途形成され、光接続ブロック１と、光印刷回路基板４、発光素子及び受光素子５、６とはガイドピン２により接続されている。
しかしながら、かかる従来の構造においては、印刷回路基板３と光印刷回路基板４との間の電気信号を接続するラインでノイズが発生する恐れがあり、光印刷回路基板４を製造して光接続ブロック１に接続する過程で、発光素子５、受光素子６と光接続ブロック１との間に、または光接続ブロック１と光印刷回路基板４内の光導波路（図示せず）との間にアライメント誤差が必ず発生するため、光損失が発生するという短所があった。
また、ガイドピン２を用いることにより、使用中の振動や温度変化に伴う離脱または変形が発生するという問題点があった。
本発明は、光印刷回路基板に埋込型で形成される一体型光接続モジュールの特定領域が露出するアライメントパターン領域を備え、アライメントパターン領域が印刷回路基板の表面より低い段差を備えるように形成して、上記アライメントパターン領域を通じて自動的にアライメントされる送受信モジュールの装着を容易にして、光接続モジュールと送受信モジュールとの間のアライメントの精度を向上させ、アライメント作業の効率性を向上させることができる光印刷回路基板及びこの製造方法を提供することにその目的がある。
また、本発明は、一体型光接続モジュールを構成する光導波路部位を支持できる支持ユニットを備え、埋込型で印刷回路基板内に挿入装着させて、熱と圧力が加えられるＰＣＢ工程内で光導波路を安定的に保護することができる光印刷回路基板と、それぞれのモジュールの機械的接続安定性を図ることができる光印刷回路基板の構造を提供することにその目的がある。
本発明は、少なくとも一つ以上の内層と上記内層を電気的に接続する回路パターンとを備える印刷回路基板と、上記印刷回路基板の内部に埋め込まれる光送信部と光導波路により接続される光受信部とから形成される一体型光接続モジュールと、上記一体型光接続モジュールの一部領域が露出するアライメントパターン領域と、を含み、上記アライメントパターン領域は印刷回路基板の表面より低く形成されることを特徴とする光印刷回路基板を提供する。
特に、上述した構造における上記アライメントパターン領域は、上記印刷回路基板の最外部表面の水平面より低い、少なくとも一つ以上の窪みパターンで形成されることが好ましく、さらに、上記アライメントパターン領域は、上記印刷回路基板の最外部の表面層を基準として印刷回路基板の最外部内層の厚さを限度とする深さを有するように形成することができる。
また、本発明は、上記アライメントパターン領域に挿入され、上記一体型光接続モジュールと自動アライメントされて装着される送受信モジュールをさらに含んで構成され、このような１次的な自動アライメント装着後に、上記送受信モジュールと上記一体型光接続モジュールは、ガイドピンを用いて２次アライメントされるように形成することができる。
なお、本発明における上記送受信モジュールは、Ｅ／Ｏコンバーター（Ｅｌｅｃｔｒｏ Ｏｐｔｉｃａｌ Ｃｏｎｖｅｒｔｏｒ）またはＯ／Ｅコンバーター（Ｏｐｔｉｃａｌ Ｅｌｅｃｔｒｏ Ｃｏｎｖｅｒｔｏｒ）を含んで構成され、特に上記送受信モジュールは、上記印刷回路基板の表面より低く装着されるように形成することができる。
上述した構造を有する光印刷回路基板の製造方法は、下記のように構成することができる。
具体的には、絶縁層上に回路パターンが形成されたベース内層を形成する第１段階と、上記ベース内層または上記ベース内層の上部の内層を加工して形成された埋込パターンに一体型光接続モジュールを埋め込む第２段階と、上記一体型光接続モジュールを除いた領域にそれぞれ電気的に接続される内層を少なくとも一つ以上形成する第３段階と、最外部内層の表面を加工してアライメントパターン領域を形成する第４段階と、を含んで構成される。
この場合、上述した第２段階においては、上記ベース内層または上記ベース内層の上部の内層を機械的加工またはフォトリソグラフィーによるパターン形成法を用いて加工し、埋込パターンを形成することができる。
かつ、上記第３段階においては、上記内層のうち最外部の内層が、上記一体型光接続モジュールの垂直高さ以上になるように形成することができる。
さらに、上記第４段階においては、上記アライメントパターン領域が、最外部内層の表面より低い段差を備える窪みパターンを有するように構成することができ、この場合、上記アライメントパターン領域は、機械的加工またはフォトリソグラフィーによる蝕刻パターニングを用いて加工されるとよい。
上述したアライメントパターン領域は、上記一体型光接続モジュールの一部表面が露出することが好ましく、さらに上記アライメントパターン領域は最外部内層の表面より低い段差を有する領域で形成され、上記アライメントパターン領域に挿入され、上記一体型光接続モジュールと自動アライメントされて装着される送受信モジュールを形成する第５段階をさらに含んでなることを特徴とする光印刷回路基板の製造方法により構成することができる。
さらに、本発明は、少なくとも一つ以上の内層と上記内層を電気的に接続する回路パターンを備える印刷回路基板と、上記印刷回路基板の内部に埋め込まれる光送信部と光導波路により接続される光受信部から形成される一体型光接続モジュールと、を含み、上記一体型光接続モジュールは光導波路の形成部位を支持する支持ユニットと、をさらに含んでなることを特徴とする。特に、上述した支持ユニットは、上記光導波路を支持ユニットの上部面に配置し、または内部に収容する構造で形成されることを特徴とする。
本発明に係る支持ユニットを備えた一体型光接続モジュールは、印刷回路基板に埋め込まれる構造で形成され、特に上記光印刷回路基板の表面には、上記一体型光接続モジュールの一部領域が露出する段差構造のアライメントパターン領域が形成されることを特徴とする光印刷回路基板から構成することができる。
また、本発明に係る支持ユニットを備えた一体型光接続モジュールは、印刷回路基板に埋め込まれる構造で形成され、上記一体型光接続モジュールは上記印刷回路基板の内層に全体が埋め込まれる構造で配置されることを特徴とする光印刷回路基板から構成することができる。この場合に、上記一体型光接続モジュールは送受信端にアライメントされて装着され、同じく印刷回路基板に埋込型で装着される送受信モジュールをさらに含むことができる。
上述した支持ユニットを備えた一体型光接続モジュールが備わった光印刷回路基板が、アライメントパターンを備える構造を形成する場合に、上記アライメントパターン領域は、上記印刷回路基板の最外部表面の水平面より低い、少なくとも一つ以上の段差構造で形成されることが好ましい。さらに、上記アライメントパターン領域は、上記印刷回路基板の最外部の表面層を基準として、印刷回路基板の最外部内層の厚さを限度とする深さを有することができる。
上述した支持ユニットを備えた一体型光接続モジュールが備えられた光印刷回路基板が、アライメントパターンを備える構造を形成する場合、上記アライメントパターン領域に挿入され、上記一体型光接続モジュールと自動アライメントされて装着される送受信モジュールをさらに含んで構成することができる。そして、上記送受信モジュールと上記一体型光接続モジュールは、ガイドピンを用いて２次アライメントされる構造で形成することができる。この場合、上記送受信モジュールは、Ｅ／Ｏコンバーター（Ｅｌｅｃｔｒｏ Ｏｐｔｉｃａｌ Ｃｏｎｖｅｒｔｏｒ）またはＯ／Ｅコンバーター（Ｏｐｔｉｃａｌ Ｅｌｅｃｔｒｏ Ｃｏｎｖｅｒｔｏｒ）を含むことができる。特に、上記送受信モジュールは上記印刷回路基板の表面より低く装着されることが好ましい。
本発明によれば、光印刷回路基板に埋込型で形成される一体型光接続モジュールの特定領域が露出するアライメントパターン領域を備え、アライメントパターン領域が印刷回路基板の表面より低い段差を備えるように形成し、上記アライメントパターン領域を通じて自動的にアライメントされる送受信モジュールの装着を容易にして、光接続モジュールと送受信モジュールとの間のアライメントの精度を向上させると共に、アライメント作業の効率性を向上させることができる。
特に、アライメントパターン領域が有する段差内に送受信モジュールが埋込型で装着される構造を備えることにより、光接続モジュールと送受信モジュールとの間の結合力の機械的強度を高めることができる。
さらに、本発明は、一体型光接続モジュールを構成する光導波路部位を支持できる支持ユニットを備え、埋込型で印刷回路基板内に挿入装着させることにより、熱と圧力が加えられるＰＣＢ工程内で光導波路を安定的に保護することができる。
また、光印刷回路基板に埋込型で形成される一体型光接続モジュールの特定領域が露出するアライメントパターン領域を備え、アライメントパターン領域が印刷回路基板の表面より低い段差を備えるように形成することにより、上記アライメントパターン領域を通じて自動的にアライメントされる送受信モジュールの装着を容易にして、光接続モジュールと送受信モジュールとの間のアライメントの精度を向上させると共に、アライメント作業の効率性を向上させることができる。
特に、アライメントパターン領域が有する段差内に送受信モジュールが埋込型で装着される構造を備えることにより、光接続モジュールと送受信モジュールとの間の結合力の機械的強度を高めることができる。
また、送受信モジュールと一体型光接続モジュールを印刷回路基板内に埋込型で実装することにより、完成した印刷基板ではワイヤーボンディングまたはフリップチップボンディング、ソルダリングなどの工程を用いて電気的接続だけで光印刷回路基板を具現することができ、印刷回路基板の内部に送受信モジュールを含んでいる一体型光接続モジュールが入り込んでいるため、機械的な信頼性と接続信頼性を向上させることができる。
従来の光接続システムが具現された印刷回路基板の概念図である。 本発明の第１実施例に係る光印刷回路基板の要部を概略的に示す断面図である。 本発明の第１実施例に係る光印刷回路基板の要部を概略的に示す断面図である。 本発明の第１実施例に係る光印刷回路基板の製造工程を示す図面である。 本発明の第１実施例に係る光印刷回路基板の製造工程を示す図面である。 本発明の第１実施例に係る他の実施例における光印刷回路基板の要部を概略的に示す断面図である。 本発明の第１実施例に係る他の実施例における光印刷回路基板の要部を概略的に示す断面図である。 本発明の第１実施例に係る他の実施例における光印刷回路基板の要部を概略的に示す断面図である。 本発明の第２実施例に係る支持ユニットの構成を示す概略的な断面図である。 本発明の第２実施例に係る支持ユニットの構成を示す概略的な断面図である。 本発明の第２実施例に係る支持ユニットを含む一体型光接続モジュールを適用した光印刷回路基板の断面図を示す図面である。 本発明の第２実施例に係る支持ユニットを含む一体型光接続モジュールを適用した光印刷回路基板の断面図を示す図面である。 本発明の第２実施例に係る支持ユニットを含む一体型光接続モジュールを適用した光印刷回路基板の断面図を示す図面である。
以下、添付した図面を参照して、本発明に係る構成及び作用について具体的に説明する。
添付図面を参照して説明するに際して、図面符号に関係なく同一の構成要素に対しては同一の参照符号を付し、これに関する重複説明は省略する。
第１、第２などの用語は、多様な構成要素を説明するのに使用されることがあるが、該構成要素は該用語によって限定されるものではない。該用語は一つの構成要素を他の構成要素から区別することのみを目的として使用される。
本発明の第１実施例は、光印刷回路基板を構成する光接続モジュールを一体型で構成し、この一体型の光接続モジュールが印刷回路基板内に埋込型で配置されると同時に光接続モジュールの露出部位を印刷回路基板面より低く形成することにより、全体的な光接続システムの機械的安全性を確保すると共に、送受信ノイズを除去する技術の提供をその要旨とする。
図２は、本発明の第１実施例に係る光印刷回路基板の内部構成を示す好適な本発明の一実施例の断面図である。
本発明に係る光印刷回路基板（Ｐ）は、少なくとも一つ以上の内層１１０、１２０、１３０と該内層を電気的に接続する回路パターンを備える印刷回路基板を基本として、係る印刷回路基板の内部に埋め込まれる光送信部（Ｔｘ）と光導波路（Ｆ）により接続される光受信部（Ｔｒ）から形成される一体型光接続モジュール１００、該一体型光接続モジュール１００の一部領域が露出するアライメントパターン領域（Ｘ）を備える。特に、本発明は該一体型光接続モジュール１００の配置において、該光印刷回路基板（Ｐ）の表面より低いパターン領域を備えたアライメントパターン領域（Ｘ）に一部が露出する構造で形成されることを要旨とする。したがって、該アライメントパターン領域（Ｘ）は、一般的に光印刷回路基板の表面より低く窪んだパターンの段差を有する構造で形成されることが好ましい。
具体的には、本発明に係る光印刷回路基板を構成する該内層は単層または複数の層からなってもよく、本発明では複数の層を備えた構造を例に挙げて説明することにする。それぞれの内層は、ベース内層１１０とその上下部に少なくとも一つ以上の内層が電気的に導通される導通孔１１２またはバンプ１２２などを介して接続される構造からなり、このようなベース内層１１０と他の内層には一体型光接続モジュール１００が形成される。
該一体型光接続モジュール１００は、光送信部（Ｔｘ）と光受信部（Ｔｒ）、そして光送信部と光受信部を接続する光導波路（Ｆ）が一体型で接続された構造で形成され、支持部材のような外部部材により光導波路の外部を保護できるように形成することが好ましい。該光導波路としては光信号を送受信できる光ファイバーが用いられてもよい。特に、該一体型光接続モジュールの末端部を構成する光送信部と光受信部の表面は光印刷回路基板の外部に露出する構造で形成される。
したがって、本発明に係る該一体型光接続モジュール１００は、該光印刷回路基板（Ｐ）の表面より低いパターン領域を備えたアライメントパターン領域（Ｘ）を備えることが好ましく、該アライメントパターン領域（Ｘ）は、一般的に光印刷回路基板の表面より低く窪んだパターンの段差を有する構造で形成されることが好ましい。
さらに、該アライメントパターン領域（Ｘ）は、該光印刷回路基板の内部に埋込型で装着された一体型光接続モジュールの両末端部に形成される光送信部及び光受信部の表面が露出するように窪んだ空間に構成され、それは該光印刷回路基板の最外部表面１４０を基準として、印刷回路基板の最外部内層１３０の厚さを限度とする深さ（Ｙ）を有するようにすることが好ましい。
従来は、印刷回路基板の表面と同一の高さ、及びその上部に送受信モジュールを装着するため、ガイドピンを固定するためにピン孔を整列させなければならず、この際に発生するアライメントミスなどの不良により、製造工程で遅延が発生した。また、ガイドピンだけで固定されることから発生する送受信モジュールの固定力の弱化により、機械的強度が落ちるなどの問題が持続的に発生した。
本発明において、上記のアライメントパターン領域（Ｘ）の存在は、該光送信部及び光受信部に送受信モジュールを装着する場合、アライメントの便宜性と機械的強度を同時に確保できるという長所を具現することができ、これについては、下記で詳細に説明する。
図３は本発明に係るアライメントパターン領域（Ｘ）を拡大した要部拡大図である。
図３（ａ）に図示したように、本発明に係るアライメントパターン領域（Ｘ）は、光印刷回路基板の表面より低い段差を有する窪みパターンの形状を備えており、その下面には一体型光接続モジュール１００の光送信部または受信部が露出している。該光送信部または光受信部には送受信モジュール１６０が装着接続されてもよい。該アライメントパターン領域（Ｘ）の段差により、該送受信モジュール１６０も同じく光印刷回路基板の表面より低い埋込型で形成することができる。
もちろん、図３（ｂ）に図示したように、場合によっては、送受信モジュール１６０の一部だけを埋込型で装着することも可能である。すなわち、一体型光接続モジュール１００は印刷回路基板の表面より低く装着され、該アライメントパターン領域に送受信モジュールの一部が挿入され、該送受信モジュールの一部が印刷回路基板の表面より突出する構造で形成することも可能である。
いずれの場合でも、該アライメントパターン領域の段差領域で別途アライメントをしなくても自動的に挿入される形状で装着されるようになり、２次的にガイドピン１５０を介して再び該一体型光接続モジュールと接続されるようになる。このようなアライメントパターン領域（Ｘ）の存在は、該光送信部及び光受信部に送受信モジュールを装着する場合、別途アライメントを必要とせず、該窪んだオープン領域であるアライメントパターン領域に直接挿入する自動アライメント機能を具現することができるため、アライメント作業の効率性が向上する。かつ、ガイドピンだけを用いる結合ではなく、アライメントパターン領域に埋込型で送受信モジュールが埋め込まれる構造で結合することができるため、結合力が強化され、機械的強度を確保することができる。
図４及び図５は、それぞれ本発明に係る光印刷回路基板の製造工程を示すフローチャートと工程概念図である。
本発明に係る光印刷回路基板を形成する製造工程は、大きく分けて、絶縁層上に回路パターンが形成されたベース内層を形成する第１段階と、ベース内層またはベース内層上に他の内層を加工して形成された埋込パターンに一体型光接続モジュールを埋め込む第２段階と、該一体型光接続モジュールを除いた領域にそれぞれ電気的に接続される内層を少なくとも一つ以上形成する第３段階と、最外部内層の表面を加工してアライメントパターン領域を形成する第４段階と、を含んで構成される。該第２段階において、埋込パターンを加工して形成する工程は、上述したようにベース内層を直接加工して形成したり、該ベース内層の上面に積層される他の内層を加工して形成することも可能である。以下、ベース内層を加工して埋込パターンを形成する工程について、例を挙げて説明する。
以下、工程について具体的に説明する。
まず、ステップＳ１では、コア層を形成するベース内層１１０を形成する。該ベース内層１１０には他の内層と電気的接続のための導通孔１１２が形成され、回路パターン１１１が形成される。
以後、ステップＳ２では、該ベース内層１１０を機械的または化学的に加工することにより、一体型光接続モジュール１００を埋め込む。該一体型光接続モジュール１００は、光送信部と光受信部が光導波路により一体型で接続された構造で形成され、外部には支持ユニットによるケースを形成する構造で埋め込まれるとよい。また、機械的加工としてはレーザードリルを用いた穴あけなどの加工法が、化学的加工としてはフォトリソグラフィーを用いたパターニング方式が適用されるとよい。
次に、ステップＳ３では、まず該一体型光接続モジュール１００が形成された部分を除いた領域に少なくとも一つ以上の内層１２０、１３０を形成する。該少なくとも一つ以上の内層１２０、１３０は、ベース内層１１０の上部に絶縁層を塗布し、銅（Ｃｕ）層を加工して回路パターン１２１を形成し（Ｓ３１）、再び絶縁層１３０を塗布して回路パターンを形成することができる（Ｓ３２）。上記のような内層の形成において、反復工程を通して多数の層に積層できることは明らかである。ただし、いずれの場合にも、該一体型接続モジュールの末端部である光送信部及び光受信部が最外部内層に挿入される構造に形成する。
次いで、ステップＳ４では、最外部内層を形成するための絶縁層１３０とその上部に形成された回路パターン１３１、回路パターンを保護するためのソルダーレジスト層１４０などが形成される。
続いて、機械的または化学的加工を行って、アライメントパターン領域（Ｘ）を形成する。該アライメントパターン領域（Ｘ）は全体的な光印刷回路基板の最外部の表面より低い段差を有するパターンであって、機械的または化学的加工を行うことにより形成することができる。また、加工時には該一体型光接続モジュール１００の末端部の光送信部（Ｔｘ）及び光受信部（Ｔｒ）の表面が露出する段階まで行う。
その後には、該アライメントパターン領域（Ｘ）を自動アライメントの起点として送受信モジュールを容易に装着することができ、装着後には光接続モジュール及び送受信モジュールがすべて印刷回路基板に埋込型で形成されるか、または光接続モジュールと送受信モジュールの一部領域が埋込型で形成されることにより、外部の衝撃による破損や離脱の問題を解消することができ、信号伝達時に発生するノイズの問題を解消できるようになる。
図６ないし図８は、本発明に係る他の一実施例における光印刷回路基板の断面図を示す図面である。
本発明に係る図６のステップＳ４における光印刷回路基板のアライメントパターン領域に送受信モジュールを装着し、該送受信モジュールの一部が光印刷回路基板に挿入され、他の一部は表面より高く突出してもよく、または送受信モジュールの全体が埋込型で光印刷回路基板に形成されてもよいことは図２で上述している。
図６の実施例は、一体型光接続モジュールの他の構造を示すものであり、具体的には光送信部（Ｔｘ）及び光受信部（Ｔｒ）を構成するブロック構造がベース内層まで挿入され、両ブロックを接続する光導波路が形成される構造を示している。さらに、該一体型光接続モジュールの上部に送受信モジュール１６０が光印刷回路基板の表面より低く形成される構造を示している。
図７は、図６の構造において、送受信モジュール１６０の一部だけが光印刷回路基板の内部に挿入され、残りは光印刷回路基板の表面上に突出した構造を示した実施例である。
なお、図８は、一体型光接続モジュールを埋め込む埋込パターンをベース内層１１０ではなくベース内層における上部面の内層１２０に形成して、ここに一体型光接続モジュールを埋め込む構造の他の実施例を示したものである。もちろん、この場合にも該一体型光接続モジュールにおける両端の光送受信部の表面が光印刷回路基板の表面より低く装着されるアライメントパターン領域を備えていることは明らかである。
本発明の第２実施例は、光印刷回路基板を構成する光接続モジュールを一体型で構成し、特にＰＣＢ製造工程における光導波路の破損の危険性をなくして、構造的な安全性を確保して支持ユニットを含むことをその要旨とする。さらに、該支持ユニットを含む一体型光接続モジュールが印刷回路基板内に埋込型で配置されると同時に、光接続モジュールの露出部位が印刷回路基板面より低くなるように形成することにより、全体的な光接続システムの機械的安全性を確保して、送受信ノイズを除去したり、一体型光接続モジュール及び送受信モジュール全体が埋め込まれる構造を提供することができる。
図９及び図１０は、本発明の第２実施例に係る一体型光接続モジュールの内部構成を示す好ましい一実施例の断面図である。
本発明の第２実施例に係る一体型光接続モジュールは、光送信部（Ｔｘ）と光導波路（Ｆ）により接続される光受信部（Ｔｒ）が一体型で接続される構造を備える。該光送信部（Ｔｘ）は、光信号を送出できる光送信素子（例えば半導体レーザーなど）を、該光受信部（Ｔｒ）は該光送信部から送出された光信号を光導波路を介して伝えられるフォトダイオードなどの光受信素子を装着する構成となっている。それぞれの光送信部と光受信部は、このような素子と光導波路を保護するブロック構造で形成してもよい。
特に、本発明に係る支持ユニット（Ｓ）は、該光導波路（Ｆ）を支持する構造物であって、光送信／受信ブロックを支持すると同時に光導波路の下方で光導波路を支持する構造に形成してもよく（図９）、または図１０に示すように、支持ユニットの内部を光導波路が通過するように、これを収容できる構造にしてもよい。この支持ユニットは、一体型で形成される一体型光接続モジュールにＰＣＢの製造工程時に加えられる熱と圧力に対して相対的に脆弱とされる光導波路を保護する役割を果たすことができる。また、該支持ユニットまたは光送信／受信部のブロック構造物の内部にはエポキシなどの熱硬化性樹脂を充填することにより、構造的安全性を高めることができる。
図１１は、該支持ユニットを含む一体型光接続モジュールを含む好ましい一実施例としての光印刷回路基板の構造を示す概略的な断面図である。
本発明に係る光印刷回路基板（Ｐ）は、少なくとも一つ以上の内層１１０、１２０、１３０と該内層を電気的に接続する回路パターンを備える印刷回路基板を基本として、このような印刷回路基板の内部に埋め込まれる光送信部（Ｔｘ）と光導波路（Ｆ）により接続される光受信部（Ｔｒ）、そして光導波路と光送信部及び光受信部を支持する支持ユニットから構成される支持ユニットを含む一体型光接続モジュール１００を含む。
さらに、該光印刷回路基板は、埋込型で形成される該一体型光接続モジュール１００の一部領域が露出するアライメントパターン領域（Ｘ）を備える。特に、本発明は該一体型光接続モジュール１００の配置において、該光印刷回路基板（Ｐ）の表面より低いパターン領域を備えたアライメントパターン領域（Ｘ）に一部面が露出する構造で形成することをその要旨とする。したがって、該アライメントパターン領域（Ｘ）は一般的に光印刷回路基板の表面より低く窪んだパターンの段差を有する構造で形成されることが好ましい。
具体的に見てみると、本発明に係る光印刷回路基板を構成する該内層は、単層または複数の層からなってもよく、本発明では複数の層を備えた構造を例に挙げて説明する。それぞれの内層は、ベース内層１１０とその上下部に少なくとも一つ以上の内層が電気的に導通する導通孔１１２またはバンプ１２２などを介して接続される構造を備えており、このようなベース内層１１０と他の内層には一体型光接続モジュール１００が形成される。
該一体型光接続モジュール１００は、光送信部（Ｔｘ）と光受信部（Ｔｒ）、そして光送信部と光受信部を接続する光導波路（Ｆ）が一体型で接続された構造で形成され、支持部材のような外部部材により光導波路の外部を保護できるように形成することが好ましい。特に、該一体型光接続モジュールの末端部を構成する光送信部と光受信部の表面は、光印刷回路基板の外部に露出する構造で形成される。
したがって、本発明に係る該一体型光接続モジュール１００は、該光印刷回路基板（Ｐ）の表面より低いパターン領域を備えたアライメントパターン領域（Ｘ）を備えることが好ましく、該アライメントパターン領域（Ｘ）は、一般的に光印刷回路基板の表面より低い窪みパターンの段差を有する構造で形成されることが好ましい。
さらに、該アライメントパターン領域（Ｘ）は、該光印刷回路基板の内部に埋込型で装着された一体型光接続モジュールの両末端部に形成される光送信部及び光受信部の表面が露出するように窪んだ空間で構成されており、それは該光印刷回路基板の最外部表面１４０を基準として、印刷回路基板の最外部内層１３０の厚さを限度とする深さ（Ｙ）を有するようにすることが好ましい。
従来は、印刷回路基板の表面と同一の高さ、またはその上部に送受信モジュールを装着するため、ガイドピンを固定するためにピン孔を整列しなければならず、この際に発生するアライメントミスなどの不良により、製造工程で遅延が発生した。また、ガイドピンだけで固定されることから発生する送受信モジュールの固定力の減衰により、機械的強度が低下する等の問題が持続的に発生した。
本発明において、アライメントパターン領域（Ｘ）の存在は、該光送信部及び光受信部に送受信モジュールを装着する場合、アライメントの便宜性と機械的強度を同時に確保できるという長所を実現することができる。すなわち、該アライメントパターン領域（Ｘ）の段差により、該送受信モジュールも同じく光印刷回路基板の表面より低い埋込型で形成されたり、場合によっては送受信モジュールの一部だけが埋込型で装着されたりすることができる。
いずれの場合でも、該アライメントパターン領域の段差領域に別途のアライメントがなくても自動的に挿入される形状で装着されるようになり、２次的にガイドピン１５０を介して再び該一体型光接続モジュールと接続されるようになる。このようなアライメントパターン領域（Ｘ）の存在は、該光送信部及び光受信部に送受信モジュールを装着する場合、別途アライメントを必要とせず、該窪んだオープン領域であるアライメントパターン領域に直接挿入する自動アライメント機能を具現することができるため、アライメント作業の効率性が向上する。かつ、ガイドピンだけを用いる結合ではなく、アライメントパターン領域に埋込型で送受信モジュールが埋め込まれる構造で結合することができるため、結合力が強化され、機械的強度を確保することができる。
図１２は、本発明に係る支持ユニットを備えた一体型光接続モジュールと送受信モジュールが全体的に印刷回路基板内に埋め込まれる構造で形成される他の実施例を示した図面である。
本発明の他の実施例において、光印刷回路基板内に少なくとも一つ以上の内層１１０、１２０、１３０と該内層を電気的に接続する回路パターンを備える印刷回路基板を基本として、このような印刷回路基板の内部に埋め込まれる光送信部（Ｔｘ）と光導波路（Ｆ）により接続される光受信部（Ｔｒ）、そしてこれらを支持する支持ユニットを含んで構成される一体型光接続モジュール１００が該印刷回路基板の内部に埋込型で配置されるところが異なる点である。また、該一体型光接続モジュール１００の光送信部と光受信部の上部には、送受信モジュール２００がさらに含まれて構成され、該送受信モジュールも同じく印刷回路基板の内部に埋め込まれる構造で形成される。該送受信モジュール２００は、送受信モジュールの上部に積層された内層と導電バンプとワイヤー１５０を介して外部制御回路部３００と電気的に接続されるようになる。
図１３は、同一の構成において該送受信モジュール２００が、送受信モジュールの上部に積層された内層と導電バンプとフリップチップボンディングを介して外部制御回路部３００と電気的に接続される他の適用例を示した図面である。
図１１及び図１３の実施例における本発明は、支持ユニットの存在により、一体型光接続モジュールの光導波路の破損を防止することができることはもちろん、さらに光印刷回路基板（ＯＰＣＢ）の内部に一体型光接続モジュールの送受信部位と光ファイバー、そして送受信部位上に結合されるＥ／Ｏ、Ｏ／Ｅコンバーターなどの送受信モジュールを一体化させてＰＣＢの内部に埋め込ませることにより、光ＰＣＢが完了した状態では電気的接続だけを行う一般的なＰＣＢと同様な構造で具現することが可能になる。
特に、該一体型光接続モジュールとその上部に組み立てられる送受信モジュールを一体型で光ＰＣＢの内部に埋め込ませることにより、接続信頼性を向上させることができる。かつ、光ＰＣＢの製作完了後に、使用者の立場では、光の送受信と関連したアセンブリーが必要なくなるため、従来の一般的なＰＣＢと同様な電気的アセンブリーだけを行うことにより、光接続が可能になる。本発明に係る、このような構造の光ＰＣＢは、送受信部位がＰＣＢの外部に露出した構造とは異なり、送受信部位がＰＣＢの内部に入り込んでいることから、機械的な信頼性を向上させることができる。
前述したような本発明の詳細な説明においては、具体的な実施例について説明した。しかしながら、本発明の範囲から逸脱しない限度内では、様々な変形が可能である。本発明の技術的思想は本発明で記述した実施例に限定されるものではなく、特許請求範囲のみならずこの特許請求範囲と均等なものなどにより定められるべきである。
本発明は、光接続モジュールと送受信モジュールとの間のアライメントの精度及び作業の効率性を高めることができる光印刷回路基板を提供できる。

Claims (11)

  1. 少なくとも一つ以上の内層と前記内層を電気的に接続する回路パターンを備える印刷回路基板と、
    前記印刷回路基板の内部に埋め込まれる一体型光接続モジュールを含み、
    前記一体型光接続モジュールは、
    光信号を送出する光送信部と、
    前記光送信部から送出された光信号を受信する光受信部と、
    前記光送信部と前記光受信部を接続する光導波路と、
    前記光導波路の外部を保護する支持ユニットを含む、
    ことを特徴とする光印刷回路基板。
  2. 前記支持ユニットは、前記光導波路を支持ユニットの上部面に配置し、または内部に収容する構造で形成される、請求項１に記載の光印刷回路基板。
  3. 前記印刷回路基板の表面には、前記一体型光接続モジュールの前記光送信部及び前記光受信部が露出する段差構造のアライメントパターン領域が形成される、請求項１に記載の光印刷回路基板。
  4. 前記一体型光接続モジュールは、前記印刷回路基板の内層に全体が埋め込まれる構造で配置される、請求項１に記載の光印刷回路基板。
  5. 前記アライメントパターン領域は、前記印刷回路基板の最外部表面の水平面より低い、少なくとも一つ以上の段差構造で形成される、請求項３に記載の光印刷回路基板。
  6. 前記アライメントパターン領域は、前記印刷回路基板の最外部の表面層を基準として、印刷回路基板の最外部内層の厚さを限度とする深さを有する、請求項３に記載の光印刷回路基板。
  7. 前記アライメントパターン領域に挿入され、前記一体型光接続モジュールと自動アライメントされて装着される送受信モジュールをさらに含む、請求項３に記載の光印刷回路基板。
  8. 前記送受信モジュールと前記一体型光接続モジュールは、ガイドピンを用いて２次アライメントされる構造で形成される、請求項７に記載の光印刷回路基板。
  9. 前記送受信モジュールは、Ｅ／Ｏコンバーター（Ｅｌｅｃｔｒｏ Ｏｐｔｉｃａｌ Ｃｏｎｖｅｒｔｏｒ）またはＯ／Ｅコンバーター（Ｏｐｔｉｃａｌ Ｅｌｅｃｔｒｏ Ｃｏｎｖｅｒｔｏｒ）を含む、請求項８に記載の光印刷回路基板。
  10. 前記送受信モジュールは、前記印刷回路基板の表面より低く装着される、請求項９に記載の光印刷回路基板。
  11. 前記一体型光接続モジュールは、前記光送信部及び前記光受信部にアライメントされて装着される送受信モジュールをさらに含む、請求項４に記載の光印刷回路基板。
JP2012533060A 2009-10-08 2010-03-24 光印刷回路基板及びその製造方法 Expired - Fee Related JP5632479B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020090095841A KR101164952B1 (ko) 2009-10-08 2009-10-08 광인쇄회로기판 및 그 제조방법
KR10-2009-0095841 2009-10-08
KR1020090096271A KR20110039017A (ko) 2009-10-09 2009-10-09 광인쇄회로기판 및 그 제조방법
KR10-2009-0096271 2009-10-09
PCT/KR2010/001799 WO2011043521A1 (en) 2009-10-08 2010-03-24 Optical printed circuit board and method of fabricating the same

Publications (2)

Publication Number Publication Date
JP2013507656A JP2013507656A (ja) 2013-03-04
JP5632479B2 true JP5632479B2 (ja) 2014-11-26

Family

ID=43856960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533060A Expired - Fee Related JP5632479B2 (ja) 2009-10-08 2010-03-24 光印刷回路基板及びその製造方法

Country Status (5)

Country Link
US (1) US8867871B2 (ja)
JP (1) JP5632479B2 (ja)
CN (1) CN102648428B (ja)
TW (1) TWI434642B (ja)
WO (1) WO2011043521A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549577B (zh) * 2012-11-22 2016-09-11 鴻海精密工業股份有限公司 光纖連接器電路基板及光纖連接器
FI20135200L (fi) * 2013-03-01 2014-09-02 Tellabs Oy Sähkölaite
CN103308081B (zh) * 2013-06-04 2016-01-27 北京经纬恒润科技有限公司 一种校准光路装置和光电传感器
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US11071199B2 (en) 2018-10-09 2021-07-20 City University Of Hong Kong Optical printed circuit board and its fabrication method
US11899255B2 (en) 2022-06-17 2024-02-13 City University Of Hong Kong Optical printed circuit board and its fabricating method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7885900A (en) * 1999-08-27 2001-03-26 Board Of Regents, The University Of Texas System Packaging enhanced board level opto-electronic interconnects
US7263248B2 (en) * 2003-02-11 2007-08-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical via to pass signals through a printed circuit board
KR100679253B1 (ko) * 2004-09-10 2007-02-06 한국정보통신대학교 산학협력단 광 피씨비, 광 피씨비용 송수신 모듈 및 광연결블록연결구조
JP2008015336A (ja) * 2006-07-07 2008-01-24 Fujitsu Ltd 回路基板及び半導体デバイスの光結合方法
KR100796982B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN101206287A (zh) * 2006-12-22 2008-06-25 财团法人工业技术研究院 光电基板及其制造方法
KR100905140B1 (ko) 2007-09-28 2009-06-29 한국정보통신대학교 산학협력단 광 도파로가 적층된 광 인쇄회로기판을 이용한 광연결시스템
KR100952478B1 (ko) 2008-02-19 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100976654B1 (ko) * 2008-02-26 2010-08-18 한국과학기술원 광 인쇄회로기판 및 그 제조 방법
WO2009107908A1 (en) * 2008-02-26 2009-09-03 Icu Research And Industrial Cooperation Group A optical printed circuit board and a optical module connected to the optical printed circuit board

Also Published As

Publication number Publication date
US8867871B2 (en) 2014-10-21
US20120263412A1 (en) 2012-10-18
TWI434642B (zh) 2014-04-11
JP2013507656A (ja) 2013-03-04
WO2011043521A1 (en) 2011-04-14
TW201114349A (en) 2011-04-16
CN102648428B (zh) 2015-09-09
CN102648428A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5632479B2 (ja) 光印刷回路基板及びその製造方法
KR100905140B1 (ko) 광 도파로가 적층된 광 인쇄회로기판을 이용한 광연결시스템
US20070080458A1 (en) Hybrid module and method of manufacturing the same
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
JP4810958B2 (ja) ハイブリット回路装置
KR100499004B1 (ko) 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US9459391B2 (en) Optical printed circuit board and method for manufacturing the same
JP2016206427A (ja) 光モジュール及びその製造方法
US7221816B2 (en) Substrate, semiconductor device, method of manufacturing substrate, and method of manufacturing semiconductor device
US11057984B2 (en) High-speed hybrid circuit
JP5662455B2 (ja) 光印刷回路基板及びその製造方法
JP2007057976A (ja) 光モジュール
KR101164952B1 (ko) 광인쇄회로기판 및 그 제조방법
KR101110362B1 (ko) 광인쇄회로기판 및 그 제조방법
CN114077016B (zh) 具有光子集成电路的封装结构
KR101113805B1 (ko) 광인쇄회로기판 및 그 제조방법
US11934022B2 (en) Photoelectric fiber and communication device
US20040090760A1 (en) Electrical connecting element and method of fabricating the same
EP4132234A1 (en) Protection structure for an aperture for an optical component embedded within a component carrier
JP4654807B2 (ja) 光情報処理装置
KR100748180B1 (ko) 광ｐｃｂ
JP2017003648A (ja) 通信モジュール
JP2019153674A (ja) 光モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140617

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141009

R150 Certificate of patent or registration of utility model

Ref document number: 5632479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees