CN102648428B - 光学印刷电路板及其制造方法 - Google Patents

光学印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102648428B
CN102648428B CN201080055947.2A CN201080055947A CN102648428B CN 102648428 B CN102648428 B CN 102648428B CN 201080055947 A CN201080055947 A CN 201080055947A CN 102648428 B CN102648428 B CN 102648428B
Authority
CN
China
Prior art keywords
pcb
link block
transmit
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080055947.2A
Other languages
English (en)
Other versions
CN102648428A (zh
Inventor
崔宰凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090095841A external-priority patent/KR101164952B1/ko
Priority claimed from KR1020090096271A external-priority patent/KR20110039017A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102648428A publication Critical patent/CN102648428A/zh
Application granted granted Critical
Publication of CN102648428B publication Critical patent/CN102648428B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种光学印刷电路板（PCB）及其制造方法，其中，所述光学PCB包括：印刷电路板，所述印刷电路板装配有至少一个或多个内层以及与所述内层电连接的电路图案；集成光连接模块，所述集成光连接模块与嵌入在所述印刷电路板中的光发射单元以及与光波导相连的光接收单元一体地形成，其中所述集成光连接模块还包括支撑单元，用于支撑所述光波导的成形部分。

Description

光学印刷电路板及其制造方法
技术领域
本公开涉及光学印刷电路板(PCB)及其制造方法。
背景技术
通常，PCB(印刷电路板)具有一种结构，该结构包括层压在由环氧树脂、聚酰亚胺树脂或酚醛树脂制成的塑料板上的铜布线。换言之，PCB(印刷电路板)用于电信号传输，其中嵌入有铜薄膜电路的衬底涂布并安装有各种组件。然而，由于电信号传输能力无法跟上部件(电气元件)的处理能力，常规电子PCB在信号传输上具有局限性。具体地，电信号对外部环境敏感，并且产生由于电磁干扰造成的噪声，从而给要求高精确度的电子产品造成很大障碍，由此需要对抗噪声的措施。
为了解决这些问题，已经研发了一种使用光波导的光学PCB，而省去了电子PCB中比如铜的金属电路，从而能够生产高精确度的、对电波干涉和噪声具有鲁棒性的稳定且复杂的设备。
图1是例示根据现有技术的光学PCB的结构的示意图，其中光学PCB包括无源光学元件(6)，包括用于光连接的有源光学元件(5)，光连接块(1)和光波导(10)。
具体地，形成用于装配光发射和接收元件(5,6,7,8)的分离的PCB 3，其中光连接块(1)与光学PCB(4)、光发射和接收元件(5,6)间的连接由导销(2)实现。
然而，常规结构中的缺点在于，在连接分离的PCB(3)和光学PCB(4)之间的电信号的线路中出现噪声，以及在光发射元件(5)、光接收元件(6)和光连接块(1)之间或者在光连接块(1)和光波导(10)之间，不可避免地产生对准误差，该光波导(210)位于光连接块(1)和PCB(4)之间。
另一缺点在于，在使用导销(202)时，由于振动或温度变化，可能发生脱离或变形。
发明内容
技术问题
本公开被提出来提供一种光学印刷电路板（PCB）及其制造方法，其中所述光学PCB装配有对准图案区，该对准图案区中的嵌入在光学PCB中的集成光连接模块的特定区域被露出，以及该对准图案区形成有比光学PCB的表面低的台阶（sill），由此经由对准图案区自动对准的发射/接收模块容易增加光连接模块和发射/接收模块之间的对准准确度，以及增加对准效率。
本公开还被提出来提供一种光学印刷电路板（PCB）的结构，其中所述光学PCB装配有支撑单元，该支撑单元被配置为支撑光波导部分，该光波导部分包括嵌入在所述光学PCB中的集成光连接模块，从而提供被配置为在加热和加压下的PCB工艺内稳定地保护光波导的光学PCB，以提升每个模块的机械耦接稳定性。
技术方案
在本公开的一个一般性方面，光学PCB包括：印刷电路板，所述印刷电路板装配有至少一个或多个内层以及与所述内层电连接的电路图案；集成光连接模块，所述集成光连接模块与嵌入在所述印刷电路板中的光发射单元以及与光波导相连的光接收单元一体地形成；以及对准图案区，所述集成光连接模块的部分区域从所述对准图案区中露出，其中所述对准图案区被形成为低于所述印刷电路板的表面。
在本公开的一些示例性实施例中，所述对准图案区优选形成有至少一个或多个比所述PCB的最外围表面的水平表面低的凹形图案。
在本公开的一些示例性实施例中，所述对准图案区可以基于所述印刷电路板的最外表面层形成一个深度，该深度最大为所述印刷电路板的最外围内层的深度。
在本公开的一些示例性实施例中，光学PCB还可以包括发射/接收模块，所述发射/接收模块插入到所述对准图案区中，自动对准所述集成光连接模块并与所述集成光连接模块装配在一起，并且所述发射/接收模块和所述集成光连接模块可以被配置为通过导销二次对准。
在本公开的一些示例性实施例中，所述发射/接收模块可以包括E/O（电光）转换器或光电（O/E）转换器，其中所述发射/接收模块可以低于所述印刷 电路板的表面。
在本公开的另一一般性方面，提供了一种制造光学印刷电路板（PCB）的方法，该方法包括：在绝缘层上形成基底内层，所述基底内层形成有电路图案（第一步）；将集成光连接模块嵌入在通过处理所述基底内层或所述基底内层上的内层而形成的嵌入图案中（第二步）；将至少一个或多个内层形成在除了形成有所述集成光连接模块的区域之外的区域上，每个内层电连接（第三步）；以及通过处理最外围的内层的表面而形成对准图案区（第四步）。
在本公开的一些示例性实施例中，第二步可以是通过使用图案形成方法形成嵌入图案的步骤，该图案形成方法利用对所述基底内层或所述基底内层上的内层的机械处理或光刻法。
在本公开的一些示例性实施例中，第三步可以是这样的形成步骤，其中各所述内层中的最外围中的内层被形成为比所述集成光连接模块的垂直高度高的。
在本公开的一些示例性实施例中，第四步是对准图案区是所具有的台阶（sill）比最外围内层的表面低的凹形图案的步骤，其中所述对准图案区的处理可以通过使用机械处理或光刻法的蚀刻图案化来执行。
在本公开的一些示例性实施例中，所述对准图案区优选被执行来露出所述集成光连接模块的部分表面。
在本公开的一些示例性实施例中，所述对准图案区可以形成有比所述最外围内层的表面低的台阶，以及所述方法还可以包括形成自动地插入到所述对准图案区中且装配有所述集成光连接模块的发射/接收模块（第五步）。
在本公开的另一一般性方面，一种光学PCB包括：印刷电路板，所述印刷电路板装配有至少一个或多个内层以及与所述内层电连接的电路图案；以及集成光连接模块，所述集成光连接模块与嵌入在所述印刷电路板中的光发射单元以及与光波导相连的光接收单元一体地形成，其中所述支撑单元以使得所述光波导布置在所述支撑单元的上表面上的方式配置，或者所述支撑单元中可以容纳所述波导。
在本公开的一些示例性实施例中，装配有所述支撑单元的集成光连接模块可以嵌入在所述印刷电路板中，其中所述光学PCB的表面可以形成有对准图案区，所述对准图案区具有台阶结构，所述集成光连接模块的部分区域从 其中露出。
在本公开的一些示例性实施例中，装配有所述支撑单元的集成光连接模块可以嵌入在所述印刷电路板中，其中所述集成光连接模块可以全部嵌入在所述印刷电路板的内层中，以及其中所述集成光连接模块可以对准发射/接收端子并与发射/接收端子装配在一起，并且所述集成光连接模块还可以包括发射/接收模块，所述发射/接收模块也嵌入到所述印刷电路板中。
在装配有与支撑单元一体装配的光连接模块的光学PCB被形成为具有装配有对准图案的结构的情况下，所述对准图案区优选形成有至少一个或多个比所述印刷电路板的最外围表面的水平表面低的台阶结构，并且更为优选地，所述对准图案区可以基于所述印刷电路板的最外表面层形成一个深度，该深度最大为所述印刷电路板的最外围内层的深度。
在装配有与支撑单元一体装配的光连接模块的光学PCB被形成为具有装配有对准图案的结构的情况下，所述光学PCB还可以包括发射/接收模块，所述发射/接收模块插入到所述对准图案区中，自动对准所述集成光连接模块并与所述集成光连接模块装配在一起，以及所述发射/接收模块和所述集成光连接模块可以被配置为通过导销二次对准。所述发射/接收模块可以包括E/O（电光）转换器或光电（O/E）转换器，其中所述发射/接收模块可以低于所述印刷电路板的表面。
有益效果
根据本公开的光学印刷电路板（PCB）及其制造方法的优点在于，所述光学PCB装配有对准图案区，该对准图案区中的嵌入在光学PCB中的集成光连接模块的特定区域被露出，以及该对准图案区形成有比光学PCB的表面低的台阶，由此经由对准图案区自动对准的发射/接收模块容易增加光连接模块和发射/接收模块之间的对准准确度，以及提高对准效率。 
具体地，本公开有利地装配有一种结构，在该结构中，所述发射模块和接收模块嵌入在所述对准图案区所拥有的台阶中，从而提升每个模块的机械耦接稳定性。
另外，本公开有利地装配有支撑单元，该支撑单元被配置为支撑光波导部分，该光波导部分包括嵌入在所述光学PCB中的集成光连接模块，从而在 采用加热和加压的PCB工艺中稳定地保护光波导。
根据本公开的光学印刷电路板（PCB）及其制造方法的优点在于，所述光学PCB装配有对准图案区，该对准图案区中的嵌入在光学PCB中的集成光连接模块的特定区域被露出，以及该对准图案区形成有比光学PCB的表面低的台阶，由此经由对准图案区自动对准的发射/接收模块容易增加光连接模块和发射/接收模块之间的对准准确度，以及增加对准效率。
具体地，本公开有利地装配有一种结构，在该结构中，所述发射模块和接收模块嵌入在所述对准图案区所拥有的台阶中，从而提升每个模块的机械耦接稳定性。
根据本公开的光学印刷电路板（PCB）及其制造方法的优点在于，所述发射/接收模块和所述集成光连接模块嵌入在PCB中，从而使得通过布线接合或倒装芯片接合以及焊接过程，仅仅利用电连接就完成了所述光学PCB，从而由于包括所述发射/接收模块的集成光连接模块嵌入在PCB中的事实，导致可以增强机械和连接可靠性。
附图说明
图1是实现常规光学连接系统的印刷电路板（PCB）的概念图；
图2和3是例示根据本公开的第一示例性实施例的光学PCB的主要部分的剖面示意图；
图4和5是例示根据本公开的第一示例性实施例的光学PCB的制造方法的示意图；
图6、7和8是例示根据基于本公开的第一示例性实施例的另一示例性实施例的光学PCB的主要部分的剖面示意图；
图9和10是例示根据本公开的第二示例性实施例的支撑单元的配置的剖面示意图；和
图11、12和13是例示根据本公开的第二示例性实施例的应用有包括支撑单元的集成光连接模块的光学PCB的剖面示意图。
具体实施方式
下面，将与附图一起详细说明根据本公开的光学PCB的示例性实施例。 此外，在对附图的说明中，相同的参考标记被赋予相同的元件，并且将省略彼此重复的说明。
词语“模块”、“单元”或“部件”可以用来表示元件，以便便于说明本公开。不给这些词语本身赋予重要含义或角色，并且要理解的是，“模块”、“单元”和“部件”可以一起使用或互换使用。
本文中为了例示目的而详细描述的示例性实施例在结构和设计上可以多种变型。然而，应该强调的是，本公开不限于所示和所述的特定公开内容。要理解的是，在条件需要或情况合适时，可设想出各种省略方案或等价物替代方案，但是这些意在涵盖本申请或具体实现，而不会背离本发明的权利要求的精神或范围。
本文中的术语“第一”、“第二”等不表示任何顺序、数量或重要性，而是用于将一个元件与另一元件区分开，并且本文中的术语“a”和“an”不表示数量限制，而是表示存在至少一个引用项。
本公开的第一示例性实施例建议一种技术主题，其中一体地形成包括光学PCB的光连接模块，所述集成光连接模块嵌入在PCB中，并且该光连接模块的露出部分被形成为低于PCB表面，由此保证光连接系统的机械稳定性，并且消除源自发射和接收的噪声。
图2是例示根据本公开的第一示例性实施例的光学PCB的内部配置的剖面示意图。
光学PCB（P）的基础是形成有至少一个或多个内层（110,120,130）的PCB以及装配有与所述内层电连接的电路图案的PCB，并且包括集成光连接模块（100）以及对准图案区（X），该集成光连接模块与嵌入在PCB中的光发射单元（Tx）以及与光波导（F）相连的光接收单元（Tr）一体形成，以及所述集成光连接模块（100）的部分区域从对准图案区（X）中露出。
具体地，在对准集成光连接模块（100）时，本公开提出了一个主题，在该主题中，从装配有比所述光学PCB（P）的表面低的图案区的对准图案区（X）中露出部分表面。因此，对准图案区（X）优选形成有比所述光学PCB的表面低的凹形台阶。
更为具体地，包括在根据本公开的光学PCB的内层可以具有一层或多层。本公开例示了布置有多层的结构的示例性实施例。每个内层由基底内层（110） 以及导电孔（112）或突起（122）连接，导电孔（112）或突起（122）与其上方和下方的至少一个或多个内层电导通，并且基底内层（110）和其它内层形成有集成光连接模块（100）。
集成光连接模块（100）与光发射单元（Tx）、光接收单元（Tr）和光波导（F）一体形成，光波导（F）连接光发射单元（Tx）和光接收单元（Tr）。优选地，集成光连接模块（100）被形成为通过使用比如支撑件的外部构件来保护光波导免受外部影响。光波导可以使用被配置为发射和接收光信号的光纤。具体地，包括集成光连接模块的末端部分的光发射单元和光接收单元的表面露出到PCB的外部。
因此，根据本公开的集成光连接模块（100）优选形成有对准图案区（X），该对准图案区（X）装配有比光学PCB（P）的表面低的图案区。优选地，对准图案区（X）形成有比光学PCB的表面低的凹形台阶。
另外，对准图案区（X）形成有凹形空间，从而使得横跨嵌入在光学PCB中的集成光连接模块形成的包括集成光连接模块的末端部分的光发射单元和光接收单元的表面露出到该PCB的外部。对准图案区（X）优选基于该PCB的最外表面层（140）形成一个深度（Y），该深度最大为该PCB的最外围内层（130）的深度。
通常，发射/接收模块装配在与PCB的表面的高度相同的高度上，或者装配在PCB的表面上，从而不可避免的是，不必要地装配用于固定导销的销孔对准部，其导致由于仅仅利用导销固定的发射/接收模块的固定强度弱而造成的持续不断发生的机械强度降低的问题，以及由于源自失准的缺陷造成的制造过程延迟。
存在对准图案区（X）的好处在于，如果发射/接收模块装配在光发射单元和光接收单元上，则可以同时保证对准的便利性和机械强度，其详细描述将在稍后提供。
图3是例示根据本公开的对准图案区（X）的主要部分的放大图。
参见图3（a），对准图案区（X）形成为凹形，该凹形具有比光学PCB的表面低的台阶，在凹形下方露出集成光连接模块的光发射单元或光接收单元。光发射单元或光接收单元可以形成有发射/接收模块（160）。由于对准图案区（X）的台阶，发射/接收模块（160）还可以被嵌入为低于光学PCB的表面。
参见图3（b），在一些示例性实施例中，可以仅仅嵌入发射/接收模块（160）的一部分。也就是，集成光连接模块（100）被装配为低于PCB的表面，并且发射/接收模块的一部分插入到对准图案区中，从而发射/接收模块的一部分突起高于从PCB的表面。
在任何示例性实施例中，发射/接收模块的该部分自动插入到对准图案区的台阶区域中，而没有任何另外的对准，并且通过导销（150）二次连接到集成光连接模块。
对准图案区（X）的存在消除了在将光发射单元和光接收单元装配到发射/接收模块上时的另外的对准，从而实现自动对准功能，在自动对准功能中，发射/接收模块的一部分刚好被插入到对准图案区中，从而节省了对准努力，并且与仅仅使用导销相比，可以利用耦接力（coupling power）保证机械强度，因为发射/接收模块被嵌入到对准图案区中。
图4和图5是例示根据本公开的第一示例性实施例的光学PCB的制造方法的流程图和过程概图的示意图。
制造光学印刷电路板（PCB）的方法主要包括：在绝缘层上形成基底内层，所述基底内层形成有电路图案（第一步）；将集成光连接模块嵌入在通过处理所述基底内层或所述基底内层上的内层而形成的嵌入图案中（第二步）；将至少一个或多个内层形成在除了形成有所述集成光连接模块的区域之外的区域上，每个内层电连接（第三步）；以及通过处理最外围的内层的表面而形成对准图案区（第四步）。
通过处理形成嵌入图案的第二步包括，对基底内层的直接处理或处理层压在基底内层的上表面上的另一内层。现在，将说明通过处理基底内层来形成嵌入图案的示例性实施例。下面将给出详细过程。
首先，在第一步（S1）中形成基底内层（110），该基底内层（110）形成核心层。基底内层（110）形成有导电孔（112），用于与另一内层电连接，从而形成电路图案。
接着，在第二步（S2），通过对基底内层（110）进行机械或化学处理来嵌入集成光连接模块（100）。集成光连接模块（100）可以通过光波导与光发射单元和光接收单元一体形成，并且在外部可以形成支撑单元。此外，所述机械过程可以使用采用激光打孔的打孔法，而所述化学过程可以使用采用光 刻法的图案化方法。
现在，至少一个或多个内层（110,120）形成在除了形成有集成光连接模块（100）的区域之外的区域上（S3）。该至少一个或多个内层（110,120）可以通过下述步骤形成：将绝缘层涂布在基底内层（110）的上表面上，处理铜层来形成电路图案（121）（S31），并且再次涂布绝缘层（130）来形成电路图案（S32）。应该明白的是，内层的形成通过利用重复过程层压多层来进行。然而，在任何示例性实施例中，作为集成光连接模块的末端部分的光发射单元和光接收单元应该插入到最外围内层中。
接着，形成用于形成最外围内层的绝缘层（130）、在绝缘层（130）上形成的电路图案（131）以及用于保护电路图案的阻焊层（140）。
接着，使用机械/化学处理方法，形成对准图案区（X）。对准图案区（X）是具有比整个光学PCB的最外围层的表面低的台阶的图案，并且可以利用机械或化学处理方法形成。此外，在处理方法中，应该露出作为集成光连接模块（100）的末端部分的光发射单元（Tx）和光接收单元（Tr）的表面。
然后，可以使用对准图案区（X）作为自动对准的基准来容易地装配发射/接收模块。一旦完成上述装配，集成光连接模块和发射/接收模块都嵌入到PCB中，或者集成光连接模块和发射/接收模块的一部分被嵌入，从而解决由于外部冲击造成的断开或脱离，以及避免在信号传输期间生成噪声。
图6、7和8是例示根据基于本公开的第一示例性实施例的另一示例性实施例的光学PCB的主要部分的剖面示意图。
如前所述，发射/接收模块装配在光学PCB的对准图案区中，从而允许将发射/接收模块的一部分插入到光学PCB中，而另一部分可以突出为高于光学PCB的表面，或者发射/接收模块可以全部嵌入到光学PCB中。
图6中的示例性实施例例示了集成光连接模块的另一结构。更具体地，包括光发射单元（Tx）和光接收单元（Tr）的块结构被进一步插入到基底内层中，并且形成连接上述两个单元的波导。此时，发射/接收模块（160）被形成为低于光学PCB的表面。
图7例示了一种示例性实施例，其中，在图6的结构中，发射/接收模块（160）的仅仅一部分插入到光学PCB中，而其余部分突出为高于光学PCB的表面。
图8例示了另一示例性实施例，嵌入集成光连接模块的嵌入图案形成在基底内层（110）的上表面上的内层（120）内，而不是形成在基底内层（110）内。应该明白的是，横跨集成光连接模块的光发射/接收单元的表面低于光学PCB的表面。
本公开的第二示例性实施例具有一种主题，其中包括光学PCB的光连接模块被集成，该光连接模块包括支撑单元，用于消除PCB制造过程中的光波导的断开风险，从而可以保证结构稳定性。
此外，包括支撑单元的集成光连接模块嵌入到PCB中，并且光连接模块的露出部分被形成为低于PCB的表面，从而保证整个光连接系统的机械稳定性，并且避免产生噪声。
图9和图10是例示根据本公开的第二示例性实施例的支撑单元的配置的剖面示意图。
根据本公开的第二示例性实施例的集成光连接模块被构建为一体化地连接在光发射单元（Tx）和相连于光波导（F）的光接收单元（Tr）之间。
光发射单元（Tx）可以对应于被配置为发射光信号的光发射元件，比如半导体激光器，以及光接收单元（Tr）可以对应于被配置为通过光波导接收从光发射单元发射的光信号的光接收元件，比如光电二极管。光发射单元和光接收单元中的每个可以被形成为块结构，该块结构被配置为保护上述元件和光波导。
具体地，作为被配置为支撑光波导（F）的结构的支撑单元（S）可以实现为这样一种结构，该结构被配置为支撑光发射/接收块以及从下方支撑光波导，或者可以实现为这样一种结构，该结构用于容纳光波导从而使得光波导能够穿过支撑单元（图2b）。
支撑单元用于在制造PCB时保护光波导，光波导的耐热和耐压能力较弱。此外，支撑单元或光发射/接收单元的块结构中填充比如环氧树脂的热固性树脂来增强结构稳定性。
图11是例示根据本公开的第二示例性实施例的应用有包括支撑单元的集成光连接模块的光学PCB的剖面示意图。
根据本实施例的光学PCB（P）基于形成有至少一个或多个内层（110,120,130）的PCB以及装配有与上述内层电连接的电路图案的PCB，并 且包括集成光连接模块（100）以及支撑单元，该集成光连接模块与嵌入在PCB中的光发射单元（Tx）以及与光波导（F）相连的光接收单元（Tr）一体形成，以及所述支撑单元支撑光发射单元（Tx）、光接收单元（Tr）和光波导（F）。
此外，光学PCB包括对准图案区（X），所嵌入的集成光连接模块（100）的部分区域从对准图案区（X）中露出。
具体地，本公开提出了一个主题，在该主题中，在对准集成光连接模块（100）时，从布置有图案区的对准图案区（X）中露出集成光连接模块的部分表面，该图案区所具有的表面比所述光学PCB（P）的表面低。因此，对准图案区（X）优选被配置为具有比所述光学PCB的表面低的凹形台阶。
更为具体地，包括根据本公开的光学PCB的内层可以被构造为具有单层或多层。本示例性实施例被构造为具有多个内层。
每个内层由基底内层（110）以及与基底内层上方和下方的至少一个或多个内层电导通的导电孔（112）或突起（122）连接，并且基底内层（110）和其它内层与集成光连接模块（100）形成在一起。
集成光连接模块（100）与光发射单元（Tx）、光接收单元（Tr）和光波导（F）一体形成，光波导（F）连接光发射单元（Tx）和光接收单元（Tr）。优选地，集成光连接模块（100）被形成为通过使用比如支撑件的外部构件来保护光波导免受外部影响。具体地，包括集成光连接模块的末端部分的光发射单元和光接收单元的表面露出到PCB的外部。
因此，根据本公开的集成光连接模块（100）优选形成有对准图案区（X），该对准图案区（X）装配有比光学PCB（P）的表面低的图案区。优选地，对准图案区（X）形成有比光学PCB的表面低的凹形台阶。
另外，对准图案区（X）形成有凹形空间，从而使得横跨嵌入在光学PCB中的集成光连接模块形成的包括集成光连接模块的末端部分的光发射单元和光接收单元的表面露出到该PCB的外部。对准图案区（X）优选基于该PCB的最外表面层（140）形成一个深度，该深度最大为该PCB的最外围内层（130）的深度。
通常，发射/接收模块装配在与PCB的表面的高度相同的高度上，或者装配在PCB的表面上，从而不可避免的是，不必要地装配用于固定导销的销孔对准部，这导致持续不断发生的由于仅仅利用导销固定的发射/接收模块的固 定能力弱而造成的机械强度降低的问题，以及由于源自失准的缺陷造成的制造过程延迟。
存在对准图案区（X）的好处在于，如果发射/接收模块装配在光发射单元和光接收单元上，则可以同时保证对准的便利性和机械强度。也就是，对准图案区上的台阶使得发射/接收模块可以被嵌入到低于光学PCB的表面。在一些示例性实施例中，可以仅仅嵌入发射/接收模块的一部分。
在任何情况下，可以将发射/接收模块自动嵌入或插入到对准图案区的台阶区域中，而没有任何另外的对准，并且通过导销（150）再次二次连接到集成光连接模块。
对准图案区（X）的存在省却了单独的对准步骤，并且实现自动对准功能，在自动对准功能中，发射/接收模块被自动嵌入或插入到对准图案区的台阶中，从而节省了对准所需要的努力，并且与仅仅使用导销相比，通过利用发射/接收模块被嵌入到对准图案区中这样一种结构，增强了机械强度。
图12是根据本公开的另一示例性实施例的应用有包括支撑单元的集成光连接模块的光学PCB的剖面示意图。
根据本实施例的光学PCB（P）基于形成有至少一个或多个内层（110,120,130）的PCB以及装配有与上述内层电连接的电路图案的PCB，并且包括集成光连接模块（100）以及支撑单元，该集成光连接模块（100）嵌入在PCB中并且与光发射模块（Tx）以及和光波导（F）相连的光接收单元（Tr）一体形成，以及所述支撑单元支撑光发射单元（Tx）、光接收单元（Tr）和光波导（F）。
集成光连接模块（100）的光发射单元和光接收单元上还可以包括发射/接收模块（200），并且该发射/接收模块也嵌入在PCB中。发射/接收模块通过层压在发射/接收模块上的内层、导电突起和布线（150）与外部控制电路单元（300）电连接。
图13是例示通过层压在发射/接收模块上的内层、导电突起和倒装芯片接合与外部控制电路单元（300）电连接的发射/接收模块（200）的剖面示意图。
根据图11、12和13公开的本示例性实施例，利用支撑单元的存在，防止集成光连接模块中的光波导的断裂，此外，发射/接收模块包括与发射/接收部分耦合的E/O转换器、O/E转换器，集成光连接模块的发射/接收部分和光 纤集成在一起，并且嵌入到PCB中，从而使得在完成光学PCB时，根据本示例性实施例的这个结构具有与常规PCB相同的执行电气连接的功能。
具体地，集成光连接模块和组装在其上的发射/接收模块的一体嵌入到光学PCB中，可以提高连接可靠性。
此外，对于用户而言，在完成光学PCB时，通过仅仅执行与常规PCB相同的电气组装而不需要任何与光发射/接收相关的组装来实现光连接。
此外，与发射/接收部分露出在外部的常规结构相比，根据本公开的光学PCB使得将发射/接收部分嵌入到PCB中，从而实现机械稳定性。
尽管已经参照本发明的多个示例性实施例描述了本发明，但是应该理解是，本领域技术人员可以设想出落在本公开的原理的精神和范围内的多个其它修改例和实施例。更具体地，在本公开的范围内的组件部件和/或组合布置上可以进行各种变化和修改。除了在组件部件和/或布置的变化和修改之外，替换使用对于本领域技术人员也是显而易见的。
工业适用性
本公开所提供的工业适用性在于一种光学印刷电路板，该光学印刷电路板能够提高光连接模块和发射/接收模块之间的对准准确度和工作效率。

Claims (17)

1.一种光学PCB，包括：
印刷电路板，所述印刷电路板装配有至少一个或多个内层以及与所述内层电连接的电路图案；以及
集成光连接模块，所述集成光连接模块嵌入在所述印刷电路板中，
其中所述集成光连接模块包括：
光发射单元，配置为发射光信号；
光接收单元，配置为接收所述光信号；
光波导，配置为连接该光发射单元和该光接收单元；以及
支撑单元，配置为支撑所述光波导；
其中，所述光学印刷电路板的表面形成有具有台阶结构的对准图案区，所述集成光连接模块的所述光发射单元和光接收单元的部分区域从所述台阶结构中露出；
其中，光发射单元和光接收单元中的至少一个在对准图案区的底面与光波导连接。
2.如权利要求1所述的光学PCB，其中，所述支撑单元配置为使得所述光波导布置在所述支撑单元的上表面上，或者所述支撑单元中容纳所述光波导。
3.如权利要求1所述的光学PCB，其中，所述集成光连接模块全部嵌入在所述印刷电路板的内层中。
4.如权利要求1所述的光学PCB，其中，所述对准图案区形成有至少一个或多个比所述PCB的最外围表面的水平表面低的台阶结构。
5.如权利要求1所述的光学PCB，其中，所述对准图案区基于所述印刷电路板的最外表面层形成一个深度，该深度最大为所述印刷电路板的最外围内层的深度。
6.如权利要求1所述的光学PCB，还包括发射/接收模块，所述发射/接收模块嵌入到所述对准图案区中，自动对准所述集成光连接模块并与所述集成光连接模块装配在一起。
7.如权利要求6所述的光学PCB，其中，所述发射/接收模块和所述集成光连接模块被配置为通过导销二次对准。
8.如权利要求7所述的光学PCB，其中，所述发射/接收模块包括E/O(电光)转换器或光电(O/E)转换器。
9.如权利要求8所述的光学PCB，其中，所述发射/接收模块低于所述印刷电路板的表面。
10.如权利要求3所述的光学PCB，其中，所述集成光连接模块还包括对准在发射/接收端上的发射/接收模块。
11.一种光学PCB，包括：
印刷电路板，所述印刷电路板装配有至少一个或多个内层以及与所述内层电连接的电路图案；
集成光连接模块，所述集成光连接模块嵌入在所述印刷电路板中；以及
对准图案区，所述集成光连接模块的部分区域从所述对准图案区中露出，其中所述对准图案区被形成为低于所述印刷电路板的表面，并且
其中，所述集成光连接模块包括：
光发射单元，配置为发射光信号；
光接收单元，配置为接收所述光信号；
光波导，配置为连接该光发射单元和该光接收单元；
其中，光发射单元和光接收单元中的至少一个在对准图案区的底面与光波导连接。
12.如权利要求11所述的光学PCB，其中，所述对准图案区形成有至少一个或多个比所述PCB的最外围表面的水平表面低的凹形图案。
13.如权利要求11所述的光学PCB，其中，所述对准图案区基于所述印刷电路板的最外表面层形成一个深度，该深度最大为所述印刷电路板的最外围内层的深度。
14.如权利要求13所述的光学PCB，还包括发射/接收模块，所述发射/接收模块通过插入到所述对准图案区中，自动对准所述光连接模块并与所述光连接模块装配在一起。
15.如权利要求14所述的光学PCB，其中，所述发射/接收模块和所述集成光连接模块被配置为通过导销二次对准。
16.如权利要求14所述的光学PCB，其中，所述发射/接收模块包括E/O(电光)转换器或光电(O/E)转换器。
17.如权利要求14所述的光学PCB，其中，所述发射/接收模块低于所述印刷电路板的表面。
CN201080055947.2A 2009-10-08 2010-03-24 光学印刷电路板及其制造方法 Expired - Fee Related CN102648428B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020090095841A KR101164952B1 (ko) 2009-10-08 2009-10-08 광인쇄회로기판 및 그 제조방법
KR10-2009-0095841 2009-10-08
KR1020090096271A KR20110039017A (ko) 2009-10-09 2009-10-09 광인쇄회로기판 및 그 제조방법
KR10-2009-0096271 2009-10-09
PCT/KR2010/001799 WO2011043521A1 (en) 2009-10-08 2010-03-24 Optical printed circuit board and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN102648428A CN102648428A (zh) 2012-08-22
CN102648428B true CN102648428B (zh) 2015-09-09

Family

ID=43856960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080055947.2A Expired - Fee Related CN102648428B (zh) 2009-10-08 2010-03-24 光学印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US8867871B2 (zh)
JP (1) JP5632479B2 (zh)
CN (1) CN102648428B (zh)
TW (1) TWI434642B (zh)
WO (1) WO2011043521A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549577B (zh) * 2012-11-22 2016-09-11 鴻海精密工業股份有限公司 光纖連接器電路基板及光纖連接器
FI20135200L (fi) * 2013-03-01 2014-09-02 Tellabs Oy Sähkölaite
CN103308081B (zh) * 2013-06-04 2016-01-27 北京经纬恒润科技有限公司 一种校准光路装置和光电传感器
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US11071199B2 (en) 2018-10-09 2021-07-20 City University Of Hong Kong Optical printed circuit board and its fabrication method
US11899255B2 (en) 2022-06-17 2024-02-13 City University Of Hong Kong Optical printed circuit board and its fabricating method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243509B1 (en) * 1999-08-27 2001-06-05 Board Of Regents - The University Of Texas System Packaging enhanced board level opto-electronic interconnects
CN101206287A (zh) * 2006-12-22 2008-06-25 财团法人工业技术研究院 光电基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263248B2 (en) * 2003-02-11 2007-08-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical via to pass signals through a printed circuit board
KR100679253B1 (ko) * 2004-09-10 2007-02-06 한국정보통신대학교 산학협력단 광 피씨비, 광 피씨비용 송수신 모듈 및 광연결블록연결구조
JP2008015336A (ja) * 2006-07-07 2008-01-24 Fujitsu Ltd 回路基板及び半導体デバイスの光結合方法
KR100796982B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100905140B1 (ko) 2007-09-28 2009-06-29 한국정보통신대학교 산학협력단 광 도파로가 적층된 광 인쇄회로기판을 이용한 광연결시스템
KR100952478B1 (ko) 2008-02-19 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100976654B1 (ko) * 2008-02-26 2010-08-18 한국과학기술원 광 인쇄회로기판 및 그 제조 방법
WO2009107908A1 (en) * 2008-02-26 2009-09-03 Icu Research And Industrial Cooperation Group A optical printed circuit board and a optical module connected to the optical printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243509B1 (en) * 1999-08-27 2001-06-05 Board Of Regents - The University Of Texas System Packaging enhanced board level opto-electronic interconnects
CN101206287A (zh) * 2006-12-22 2008-06-25 财团法人工业技术研究院 光电基板及其制造方法

Also Published As

Publication number Publication date
US8867871B2 (en) 2014-10-21
US20120263412A1 (en) 2012-10-18
JP5632479B2 (ja) 2014-11-26
TWI434642B (zh) 2014-04-11
JP2013507656A (ja) 2013-03-04
WO2011043521A1 (en) 2011-04-14
TW201114349A (en) 2011-04-16
CN102648428A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN102648428B (zh) 光学印刷电路板及其制造方法
CN101498819B (zh) 光电传输连接器、光电传输设备和电子设备
US20100232741A1 (en) Optical interconnection system using optical waveguide-integrated optical printed circuit board
US20080008477A1 (en) Optical transmission between devices on circuit board
TW201711536A (zh) 柔性線路板及其製作方法
US8179620B2 (en) Optical module
JP2009252918A (ja) 光データリンク
TWI574065B (zh) 光學印刷電路板及其製造方法
JP2011091295A (ja) 光データリンク
JP2011099911A (ja) 光モジュール
KR100736641B1 (ko) 전기 광 회로기판 및 그 제조방법
JP2008124071A (ja) 電子回路モジュールおよびその製造方法
KR101110362B1 (ko) 광인쇄회로기판 및 그 제조방법
KR20110039018A (ko) 광인쇄회로기판
KR101164952B1 (ko) 광인쇄회로기판 및 그 제조방법
KR101113805B1 (ko) 광인쇄회로기판 및 그 제조방법
JP2013246201A (ja) 光配線部品、光配線モジュールおよび光配線装置
JP2017017056A (ja) 多層基板及びこれを用いた通信モジュール
KR100748180B1 (ko) 광ｐｃｂ
JP2019153673A (ja) 光モジュール
JP2017005029A (ja) 多層基板及びそれを用いた通信モジュール
JP2013020080A (ja) 光モジュール及びその製造方法
JP2019153674A (ja) 光モジュール
JP2005316266A (ja) 光配線板およびその製造方法
JP2010108970A (ja) 光送受信装置及び配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150909

Termination date: 20180324

CF01 Termination of patent right due to non-payment of annual fee