JP3963094B2 - 電子機器、および、チューナモジュール - Google Patents
電子機器、および、チューナモジュール Download PDFInfo
- Publication number
- JP3963094B2 JP3963094B2 JP2001341726A JP2001341726A JP3963094B2 JP 3963094 B2 JP3963094 B2 JP 3963094B2 JP 2001341726 A JP2001341726 A JP 2001341726A JP 2001341726 A JP2001341726 A JP 2001341726A JP 3963094 B2 JP3963094 B2 JP 3963094B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- tuner
- mixer
- intermediate frequency
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば、放送電波等の情報を含む電磁波を受信するチューナを含む電子機器、および、チューナモジュールに関するものである。
【０００２】
【従来の技術】
従来、放送電波等の映像や音声情報を含む電磁波を受信し、映像を映し出し音声を出力するテレビ（ＴＶ）が普及している。上述のテレビでは、たとえば、複数の放送電波等の情報を含む電磁波を受信し選局するためのチューナが内蔵されている。
【０００３】
近年では、上述のチューナは、たとえばブラウン管や液晶型ディスプレイ等のディスプレイ部から分離してモジュール化されている。
【０００４】
上述のチューナとしては、たとえば、受信信号を第１の中間周波数に変換し、さらに第２の中間周波数に変換するダブルコンバージョン方式のチューナが知られている。
【０００５】
図１１は、従来のダブルコンバージョン方式のチューナの機能ブロックの一例を示す図である。
【０００６】
従来のダブルコンバージョン方式のチューナ３００は、たとえば、図１１に示すように、バンドパスフィルタ３１０、ＲＦ（Radio frequency ）アンプ３２０、バンドパスフィルタ３３０、第１のミキサー３４０、第１のオシレータ３４１、第１のＩＦ（Intermediate frequency）アンプ３５０、バンドパスフィルタ３６０、第２のミキサー３７０、第２のオシレータ３７１、第２のＩＦアンプ３８０、およびバンドパスフィルタ３９０を有する。
【０００７】
上述のバンドパスフィルタ３１０，ＲＦアンプ３２０，バンドパスフィルタ３３０，第１のミキサー３４０，第１のＩＦアンプ３５０，バンドパスフィルタ３６０，第２のミキサー３７０，第２のＩＦアンプ３８０，およびバンドパスフィルタ３９０は直列に接続されている。
【０００８】
また、第１のオシレータ３４１は第１のミキサー３４０に接続され、第２のオシレータ３７１は第２のミキサー３７０に接続されている。
【０００９】
また、たとえば、第１のミキサー３４０および第１のＩＦアンプ３５０、ならびに、第２のミキサー３７０および第２のＩＦアンプ３８０は、ＩＣチップ上に集積化されている。
【００１０】
上述した従来のダブルコンバージョン方式のチューナ３００では、たとえば、４０〜８９０ＭＨｚの周波数を受信可能である。つまり、Ａｉｒ放送、ＣＡＴＶ（Cable television）等のＶＨＦ（Very high frequency ），ＵＨＦ（Ultra high frequency）放送を受信可能である。
【００１１】
バンドパスフィルタ３１０は、たとえば、上述した所望の周波数の信号のみを通過させる。また、バンドパスフィルタ３１０は、インダクタンスが調整可能な空芯コイルおよびキャパシタで構成されている。
【００１２】
ＲＦアンプ３２０は、バンドパスフィルタ３１０の出力を受信し、信号レベルを増幅する。
【００１３】
バンドパスフィルタ３３０は、ＲＦアンプ３２０で増幅されたＲＦ信号から、所望の周波数の信号に同調を取るとともに、発振信号や不要な信号が漏れるのを防ぐ。たとえば、バンドパスフィルタ３３０は、インダクタンスが調整可能な空芯コイルおよびキャパシタにより構成される。
【００１４】
第１のミキサー３４０は、たとえば、第１のオシレータ３４１から出力された第１の発振信号を用いて、バンドパスフィルタ３３０から出力されたＲＦ信号を第１の中間周波信号に変換し出力する。
【００１５】
第１のオシレータ３４１は、第１の基準周波数の第１の発振信号を発振する。
【００１６】
第１のＩＦアンプ３５０は、第１のミキサー３４０から出力された第１の中間周波信号を受信し、その信号レベルを増幅し出力する。
【００１７】
バンドパスフィルタ３６０は、第１のＩＦアンプ３５０から出力された第１の中間周波信号から所望の周波数のみを出力し、たとえば、不要な周波数成分の発振信号が通過するのを防ぐ。
【００１８】
第２のミキサー３７０は、バンドパスフィルタ３６０から出力された第１の中間周波信号と、第２のオシレータ３７１から出力された第２の発振信号に応じて、所定の第２の中間周波信号に変換する。
【００１９】
第２のオシレータ３７１は、第２の基準周波数の第２の発振信号を発振する。
【００２０】
第２のＩＦアンプ３８０は、第２のミキサー３７０から出力された第２の中間周波信号を受信し、その信号レベルを増幅し出力する。
【００２１】
バンドパスフィルタ３９０は、第２のＩＦアンプ３８０から出力された第２の中間周波信号を受信し、不要な周波数成分、たとえば、発振信号などを排除し、所望の周波数の第２の中間周波信号のみを出力する。
【００２２】
上述したようにダブルコンバージョン方式のチューナ３００では、たとえば、不図示のアンテナ部から出力されたＲＦ信号がバンドパスフィルタ３１０に入力される。そして、バンドパスフィルタ３１０では、所望の周波数成分のみのＲＦ信号が通過する。
【００２３】
ＲＦアンプ３２０では、そのＲＦ信号が増幅され、バンドパスフィルタ３３０では、さらに所望の周波数成分のみが通過する。そして、第１のミキサー３４０では、第１のオシレータ３４１から出力された第１の発振信号とバンドパスフィルタ３３０から出力されたＲＦ信号が混合されて第１の中間周波信号が出力され、第１のＩＦアンプ３５０で増幅され、バンドパスフィルタ部３６０では、所望の周波数成分の第１の中間周波信号が通過する。
【００２４】
第２のミキサー３７０では、第２のオシレータ３７１から出力された第２の発振信号と、バンドパスフィルタ部３６０から出力された第１の中間周波信号が混合され、第２の中間周波信号が出力される。そして、第２のＩＦアンプ３８０では、第２のミキサー３７０から出力された、第２の中間周波信号が増幅され、バンドパスフィルタ３９０では、不要な周波数成分が濾波され、所望の周波数成分の第２の中間周波信号のみが通過し出力される。
【００２５】
上述したチューナ３００では、回路を形成する全てまたは一部のインダクタンスに空芯コイルを採用している。
また、上述のフィルタでは、同調周波数の調整が必要なことから、性能がよく調整可能な空芯コイルが用いられている。
【００２６】
これは、たとえば、ＶＨＦおよびＵＨＦ周波数帯域のトラッキングフィルター回路のインダクタンスの場合には、現時点において空芯コイルを用いたほうが、Ｑ値が高く性能が良いからである。
【００２７】
【発明が解決しようとする課題】
ところで、上述のチューナでは、アナログのＡＭ変調された映像信号を取り扱うので、いったん帯域内にノイズ成分が入ると除去しにくく、たとえば、外部からのノイズの飛び込みや内部回路間の干渉があった場合には、ビート症状と呼ばれる画面上に縞模様が現れるという問題点があった。
【００２８】
図１２は、従来の空芯コイルを用いたチューナを内蔵しているチューナモジュールの一例を示す図である。
【００２９】
上述の問題点を解決するために、従来のチューナモジュール２０ａでは、たとえば、図１２に示すように、モジュール基板３０ａの表面上にＩＣチップ５０ａ、表チップ部品６０ａ、および空芯コイル７０ａ等が形成され、また、モジュール基板３０ａの裏面に裏チップ部品６０ｂ等が形成されている場合には、回路間を内部シールド壁４０ｈや基板貫通内部シールド壁４０ｉで分離するとともにモジュール基板３０ａの表面および裏面に金属材料からなるシールドカバー４０ａを形成して覆うことで、上述の症状を抑えてきた。
【００３０】
しかしながら、モジュール基板３０ａをシールドケース４０ｂに入れ、表面および裏面ともにシールドカバー４０ａで覆っているので、たとえば、チューナモジュール２０ａを不図示のセット側基板に接続する場合には、図１２に示すように、別途に接続端子３１ａが必要であり、また、上述したように構造が複雑でモジュール基板３０ａの面積もある程度必要であることから、表面実装を可能なほど小さい形状にすることが困難であった。
【００３１】
ところで、従来のモジュール基板において、たとえば受信回路に係る配線が基板内部にも形成された多層構造を有するモジュール基板が知られている。
【００３２】
図１３は、従来のモジュール基板の断面の一例を示す模式図である。
【００３３】
モジュール基板３０ｂは、たとえば、図１３に示すように、表面導体層３２ｂ、中間導体層３２ｓ、および底面導体層３３ｂの多層構造を有する。
【００３４】
表面導体層３２ｂには、たとえば、モジュール基板３０ｂの表面に導体材料からなる回路パターンが形成されている。
【００３５】
表面導体層３２ｂには、たとえば、回路の信号ラインＬＳ、電源ラインＬＶ，およびグラウンドラインＬＧが形成されており、導電性材料からなり、エッチング等により形成される。
【００３６】
中間導体層３２ｓには、モジュール基板３０ｂの中間層に、回路パターン、たとえば電源ラインＬＶや、信号ラインＬＳが形成されている。
たとえば、中間導体層３２ｓおよび表面導体層３２ｂの回路パターンは、スルーホール３４ｂで接続されている。
【００３７】
底面導体層３３ｂは、セット側基板に直接マウントするモジュールでは、セット側基板からのノイズ等の影響を受けないように、また、モジュールからの不要な電波の輻射を防ぐために底面側にシールド効果を得るための導電性材料からなるグラウンド層（シールド層とも言う）Ｇが形成されている。
【００３８】
底面導体層３３ｂに形成されたグラウンド層Ｇは、表面導体層３２ｂに形成されているグラウンドラインＬＧと、スルーホール３４ｂで接続されている。
【００３９】
従来のモジュール基板３０ｂでは、たとえば、上述したように３層の多層構造を有しているので、基板が厚くなるという問題点があった。
また、多層構造のために製造工程が多いという問題点があった。
また、底面導体層３３ｂにシールドのためのグラウンド層Ｇを形成する必要があるという問題点があった。
【００４０】
ところで、従来構造のチューナモジュールは、上述したように、セット側基板（主基板とも言う）に実装して使用される。
【００４１】
図１４は従来構造のチューナモジュールおよびセット側基板の一具体例を模式的に示す斜視図、図１５は図１４のＣ−Ｃ線の断面の一例を模式的に示す図である。
【００４２】
従来構造のチューナモジュール２０ａは、たとえば、図１４に示すように、セット側基板１０ａの領域Ｓ２０に実装される。
また、上述したように、チューナモジュール２０ａは、図１５に示すように、モジュール基板３０ａの表面を覆うように、シールドカバー４０ａが形成されている。
【００４３】
たとえば、上述のチューナモジュール２０ａを、設備や何らかの都合でやむを得ず人の手でセット側基板１０ａ上に実装する場合には、目視によりチューナモジュール２０ａの位置決めを行い実装していた。
【００４４】
しかし、上述のように手作業でチューナモジュールを実装する場合には、取り付け精度が悪くなり、たとえば先に塗布しているクリームはんだを触ったり、一度、チューナモジュール２０ａを主基板１０ａに置いてズレを修正してからはんだ付けを行うと、はんだ付け不良が発生するために、慎重に作業する必要があり作業性が非常に悪いという問題点があった。
【００４５】
そこで、位置決めを行うことができる装置が知られている。
【００４６】
たとえば、特開平５−１６７２９６号公報で公開されているように、部品底面のモールドに突起が設けられ、その突起を位置決め用の穴が形成された基板に挿入する装置が知られている。
【００４７】
また、特開２０００−２８６５８５号公報で公開されているように、シールドカバーの基板にはんだ付けする基板と平行の金属片部の先をさらに折り曲げて位置決めを行う突起を設けている装置が知られている。
【００４８】
しかし、上述した装置において、手挿入せずに機械によるマウント実装を行う場合には、必要のない加工を追加し、わざわざ位置決め用の突起を設ける等、別工程が必要なことから部品のコストアップが起こるという問題点があった。
【００４９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、小型化および薄型化を図れる電子機器、および、チューナモジュールを提供することにある。
【００５０】
また、本発明の他の目的は、簡単な構造で所定の位置に確実に実装可能な電子機器、および、チューナモジュールを提供することにある。
【００５１】
また、本発明の他の目的は、シールドカバーの構造が簡単な電子機器、および、チューナモジュールを提供することにある。
【００５２】
【課題を解決するための手段】
前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む。
【００５３】
好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【００５４】
また、好適には、前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【００５５】
また、好適には、前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを含む。
【００５６】
また、好適には、前記主基板は、第１の接続端子を有し、前記モジュール基板は、前記第２の面に、前記第１の接続端子と電気的に接続する第２の接続端子を含む。
【００５７】
また、好適には、前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている。
【００５８】
また、好適には、前記モジュール基板は、少なくとも、チューナの主要部が一つの集積回路に集積され、前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、第１の周波数の第１の発振信号を出力する第１の発振部と、前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、第２の周波数の第２の発振信号を出力する第２の発振部と、前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている。
【００５９】
また、好適には、第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する。
【００６０】
また、好適には、前記第１のフィルタ部は、前記集積回路の外部に形成されている。
【００６１】
また、好適には、前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する。
【００６２】
また、好適には、前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する。
【００６３】
また、好適には、前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する。
【００６４】
さらに、前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、前記チューナモジュールは、前記モジュール基板の一方の面側に配置されているシールドカバーを含み、前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む。
【００７６】
さらに、前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記チューナモジュールは、チューナ回路が集積化されたモジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーを含む。
【００７７】
さらに、前記目的を達成するために、本発明のチューナモジュールは、主基板に実装されるチューナモジュールであって、前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む。
【００７８】
好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【００７９】
また、好適には、前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グランドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【００８０】
また、好適には、前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを有する。
【００８１】
また、好適には、前記主基板は、第１の接続端子を有し、前記モジュール基板は、前記第２の面に前記第１の接続端子と電気的に接続する第２の接続端子を含む。
【００８２】
また、好適には、前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている。
【００８３】
また、好適には、前記モジュール基板は、チューナの主要部が一つの集積回路に集積され、前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、第１の周波数の第１の発振信号を出力する第１の発振部と、前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、第２の周波数の第２の発振信号を出力する第２の発振部と、前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている。
【００８４】
また、好適には、第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する。
【００８５】
また、好適には、前記第１のフィルタ部は、前記集積回路の外部に形成されている。
【００８６】
また、好適には、前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する。
【００８７】
また、好適には、前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する。
【００８８】
また、好適には、前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する。
【００８９】
さらに、前記目的を達成するために、本発明のチューナモジュールは、主基板に実装されるチューナモジュールであって、前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記モジュール基板の一方の面側に形成されているシールドカバーを含み、前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む。
【００９４】
また、好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【０１０６】
本発明によれば、電子機器が、主基板および主基板に実装されるチューナモジュールで構成され、チューナモジュールが、モジュール基板およびモジュール基板の一方の面側に配置されたシールドカバーで構成される。
【０１０７】
シールドカバーに形成された係止部が、モジュール基板に形成された第２の被係止部に係止され、かつ主基板に形成された被係止部に係止され、チューナモジュールを主基板のあらかじめ定められた所定の位置に保持する。
【０１０８】
モジュール基板では、第１の面に信号ライン、および前記信号ラインを除く領域に電源ラインおよびグラウンドラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、およびグラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【０１０９】
そして、第１の面に形成されたバイパスコンデンサが、第２の面の電源ラインとスルーホールを介して接続された第１の面の電源ラインと、グラウンドラインに接続される。こうすることで、たとえば両面基板を用いることができ、第２の面が平らなチューナモジュールが形成される。
【０１１０】
また、モジュール基板の第２の面に形成されたグラウンドパターンは、シールド効果を有する。
【０１１１】
また、主基盤にチューナモジュールが実装される場合には、主基板に形成された第１の接続端子と、チューナモジュールのモジュール基板の第２の面に形成された第２の接続端子が電気的に接続される。
また、第２の接続端子は、モジュール基板の第２の面に形成された信号ラインと、スルーホールを介して接続されている。
こうすることにより、たとえば、チューナモジュールに形成された回路と、主基板に形成された回路が接続される。
【０１１２】
チューナモジュールのモジュール基板には、チューナの主要部が一つの集積回路に集積される。
【０１１３】
チューナでは、信号が入力端子から入力されると、第１の増幅部で信号が増幅される。
第１の発振部では、信号を第１の中間周波信号に変換するための、第１の周波数の第１の発振信号が出力される。
そして、第１のミキサーでは、第１の増幅部で増幅された信号が、第１の発振部で発振された第１の発振信号に応じた第１の中間周波信号が出力される。
【０１１４】
そして、第２の発振部では、第２の周波数の第２の発振信号が出力される。
第２のミキサーでは、第２の発振部から出力された第２の発振信号および第１のミキサーから出力された第１の中間周波信号に応じた第２の中間周波信号を出力する。
【０１１５】
上述したようにチューナの主要部は、一つの集積回路に集積化されており、空芯コイルが用いられていない。
このため、一般的なものよりも、薄型かつ小型のチューナ内蔵の電子機器、チューナモジュールが形成される。
【０１１６】
【発明の実施の形態】
図１は本発明に係る電子機器の一実施の形態を模式的に示す斜視図、図２は図１の電子機器のＡ−Ａ線の断面を模式的に示す図である。
【０１１７】
本実施の形態に係る電子機器１は、たとえば、図１に示すように、主基板であるセット側基板（マザーボードとも言う）１０、およびチューナモジュール２０を有する。
【０１１８】
セット側基板１０には、チューナモジュール２０を所望の位置に固定するための被係止部である位置決め用挿入穴１１が形成されている。
セット側基板１０に形成されている位置決め用挿入穴１１は、所望の位置に所望の形状で所望の数だけ形成され、たとえば、図１に示すように、チューナモジュール２０が実装される領域Ｓ２０に形成され、領域Ｓ２０の短辺に２個ずつ計４個の矩形状の穴が形成されている。
【０１１９】
また、位置決め用挿入穴１１は、チューナモジュール２０をあらかじめ定めた位置に固定させるための穴であるので、たとえば、セット側基板１０を貫通してもよいし、セット側基板１０の途中までの深さの穴でもよい。
【０１２０】
また、セット側基板１０には、所望の機能の回路、たとえば電源回路、制御回路、演算処理回路等の機能回路が形成されている。
【０１２１】
チューナモジュール２０は、図１，２に示すように、モジュール基板３０およびシールドカバー４０が形成されている。
チューナモジュール２０の大きさは、たとえば、約４８ｍｍ×２０ｍｍ×３ｍｍである。
【０１２２】
モジュール基板３０には、たとえば、後述するように、内部にチューナを含む受信回路等が形成されている。
また，モジュール基板３０は、図２に示すように、後述の係止部である金属片４１が係合される、第２の被係止部である被係止部３０ｋを有する。
被係止部３０ｋは、シールドカバー４０がモジュール基板の所望の位置に保持するために形成されている。
【０１２３】
シールドカバー４０は、たとえば、導電性材料からなり、モジュール基板３０を覆うように形成されており、チューナモジュール２０をセット側基板１０に取り付ける位置決め用金属片４１（係止部）が形成されている。
【０１２４】
位置決め用金属片４１は、たとえば図２に示すように、モジュール基板３０から突出するように形成されており、シールドカバー４０の短辺に２つずつ計４つ下向きに、かつセット側基板１０に形成された位置決め用挿入穴１１に係止するように形成されている。
【０１２５】
上述した電子機器１では、セット側基板１０にチューナモジュール２０が実装される場合には、まず、モジュール基板３０の被係止部３０ｋに、シールドカバー４０の位置決め用金属片４１が係止するように形成される。
そして、セット側基板１０の所定の位置に形成された位置決め用挿入穴１１に、シールドカバー４０の位置決め用金属片４１が係止され、セット側基板１０の所定の位置にチューナモジュール２０が実装される。
【０１２６】
上述したように、セット側基板１０にチューナモジュール２０の位置を保持するための位置決め用挿入穴１１を設け、チューナモジュール２０のシールドカバー４０に、その位置決め用挿入穴１１に掛かる位置決め用金属片４１を設け、チューナモジュール２０のモジュール基板３０に、被係止部３０ｋを設けたので、たとえば、手作業でセット側基板１０にチューナモジュール２０を実装する場合であっても簡単に、かつ確実に所定の位置に実装し、保持することができる。
【０１２７】
また、たとえば、従来のように新たに位置決め用の突起を形成するという工程が必要なく、従来のシールドカバーの形状を変更するだけで、部品の材料費、加工費ともに、ほとんど従来の費用で上述の効果を実現することができる。
【０１２８】
また、シールドカバーの部品単価が変わらないことから、たとえば、機械マウンター設備によるマウント実装を行う場合であっても、同様に使用可能であるので、上述の構造の部品に統一化することができる。
【０１２９】
それにより、たとえば、機械マウンターの故障等により機械実装から手実装で行う必要が生じた場合であっても、たとえば、購買部門は気にせずに部品手配ができ、間接部門の効率を上げることもできる。
【０１３０】
図３は、図１の電子機器に内蔵される受信回路の機能ブロックの一例を示す図である。
【０１３１】
電子機器１に内蔵される受信回路１００は、たとえば、図３に示すように、チューナ２００、残留即波帯（ＶＳＢ）ビデオ検波器１１０、ビデオプロセッサおよびドライバ１２０、ＦＭオーディオ検波器１３０、オーディオプロセッサおよびドライバ１４０、シリアルディジタルインターフェース１５０、バイアスおよび制御ロジック回路１６０、および周波数基準１７０を有する。
【０１３２】
たとえば、不図示のアンテナまたは他のソースから受信されたＲＦ信号は、後述するようにチューナ２００により中間周波信号に変換され出力される。
そして、チューナ２００から出力された中間周波信号が、残留側波帯（ＶＳＢ）ビデオ検波器１１０およびビデオプロセッサおよびドライバ１２０に送られてビデオ出力信号を発生する。ビデオ信号は、同期ＡＭ復調器を通して検波される。
【０１３３】
チューナ２００の出力はまた、ＦＭオーディオ検波器１３０およびオーディオプロセッサおよびドライバ１４０に送られてオーディオ出力信号を発生する。オーディオ検波は、直交基準のために位相ロックループを利用する直交ＦＭ検波器より実行される。
【０１３４】
シリアルディジタルインターフェース１５０は、シリアルインターフェースバスから、シリアルクロック、シリアルディジタル信号を受信する。
バイアスおよび制御ロジック回路１６０は、内部バイアス電圧および電流を定めかつチューナのステータスおよび制御レジスタを保守する。
周波数基準１７０は、外部基準クリスタルに同期化される発振器である。
【０１３５】
上述のチューナ２００を除いた受信回路１００の詳細な説明および動作は、たとえば、特開平１０−３３６５３６号公報に詳細に説明されているので省略する。
【０１３６】
図４は、図３の受信回路のチューナの一例を示す図である。
【０１３７】
本実施の形態に係るチューナモジュールに内蔵されているチューナ２００は、図４に示すように、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、バンドパスフィルタ２４０、第２のミキサー２５０、第２のオシレータ２５１、第２のＩＦアンプ２６０、およびバンドパスフィルタ２７０を有する。
【０１３８】
ＲＦアンプ２１０，第１のミキサー２２０，第１のＩＦアンプ２３０，バンドパスフィルタ２４０，第２のミキサー２５０，第２のＩＦアンプ２６０，およびバンドパスフィルタ２７０は、直列に接続されている。
【０１３９】
第１のミキサー２２０には第１のオシレータ２２１が接続され、第２のミキサー２５０には第２のオシレータ２５１が接続されている。
【０１４０】
また、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、第２のミキサー２５０、第２のオシレータ２５１、および第２のＩＦアンプ２６０は、たとえば、ＩＣチップ上に集積化されている。
【０１４１】
本実施の形態に係るチューナは、従来のダブルコンバージョン方式のチューナとほぼ同様な構成要素であり、相違点を説明する。
【０１４２】
ＲＦアンプ２１０は、不図示のアンテナ部に接続された入力端子から入力されたＲＦ信号を増幅する。
たとえば、具体的には、ＲＦアンプ２１０は、不図示のアンテナ部に接続された入力端子から入力された、４０〜８９０ＭＨｚの周波数のＲＦ信号を増幅し、第１のミキサー２２０に出力する。
【０１４３】
第１のミキサー２２０は、第１のオシレータ２２１から出力された第１の発振信号に応じて、ＲＦアンプ２１０から出力されたＲＦ信号を所定の周波数の第１の中間周波信号に変換し出力する。
【０１４４】
具体的には、第１のミキサー２２０は、たとえば、後述するように、第１のオシレータ２２１から出力された周波数１２６０〜２１１０ＭＨｚの第１の発振信号に応じて、ＲＦアンプ２１０により入力された周波数４０〜８９０ＭＨｚのＲＦ信号を、所定の第１の中間周波数、たとえば周波数１２２０ＭＨｚの中間周波信号に変換する。
【０１４５】
たとえば、第１のミキサー２２０は、周波数８９０ＭＨｚのＲＦ信号を選択する場合には、第１のオシレータ２２１の発振する第１の基準周波数が２１１０ＭＨｚに設定され、減算混合されて、周波数｜２１１０−８９０｜＝１２２０（ＭＨｚ）の第１の中間周波信号が出力される。また、この際、イメージの加算混合成分が除去される。
【０１４６】
第１のオシレータ２２１は、上述したように第１のミキサー２２０から出力されたＲＦ信号を、第１の中間周波信号に変換するための第１の基準周波数の第１の発振信号を発振し出力する。
【０１４７】
たとえば、具体的には、周波数１２６０〜２１１０ＭＨｚの第１の基準周波数の発振信号を発振可能である。
【０１４８】
第１のＩＦアンプ２３０は、第１のミキサー２２０から出力された第１の中間周波数の第１の中間周波信号を増幅する。
【０１４９】
バンドパスフィルタ２４０は、第１のＩＦアンプ２３０から出力された第１の中間周波信号から、不要な周波数成分を排除し、所望の周波数のみを通過させる。たとえば、１２２０ＭＨｚの周波数成分のみを通過させる。
【０１５０】
また、バンドパスフィルタ２４０は、たとえば、ＩＣチップの外部に形成されている。
【０１５１】
たとえば、バンドバスフィルタ２４０では、コンダクタンス成分を実現するために、たとえば、短い金属線等が用いられる。これは、第１の中間周波信号の周波数が１２２０ＭＨｚと高く設定されているために、短い金属配線等によりコンダクタンス成分を実現することができ、空芯コイルを用いる必要がないためである。
【０１５２】
第２のミキサー２５０は、バンドパスフィルタ２４０から所望の周波数のみが出力された第１の中間周波信号を受信し、その第１の中間周波信号を第２のオシレータ２５１から出力された第２の発振信号に応じて、第２の中間周波信号を出力する。
【０１５３】
この際、第２のミキサー２５０から出力される第２の中間周波信号と、第１のミキサー２２０から出力される第１の中間周波信号の周波数が異なるために、第１のミキサー２２０の混合の際に生成される不要なイメージ、たとえばＲＦ信号と第１の発振信号の和算混合成分等をさらに除去することができる。
【０１５４】
第２のミキサー２５０は、具体的には、周波数１２２０ＭＨｚの第１の中間周波数と、第２のオシレータ２５１から出力された第２の発振信号、たとえば周波数１１６４ＭＨｚの発振信号を減算混合し、周波数｜１２２０−１１６４｜＝５６（ＭＨｚ）の第２の中間周波信号を出力する。
【０１５５】
第２のオシレータ２５１は、上述したように第２のミキサー２５０に、第２の中間周波信号に変換するための第２の発振信号を発振する。
また、第２のオシレータ２５１で発振される周波数は固定されている。
【０１５６】
具体的には、第２のオシレータ２５１は、上述したように周波数５６ＭＨｚの第２の中間周波信号を第２のミキサー２５０に出力させるために、たとえば、周波数１１６４ＭＨｚの第２の発振信号を発振する。
【０１５７】
また、たとえば、第２の中間周波数は、ヨーロッパは３６ＭＨｚ、アメリカ合衆国では４３ＭＨｚ、日本では５６ＭＨｚと規格が定められているので、使用する地域により第２のオシレータ２５１で発生する周波数を設定する。たとえば、ヨーロッパでは１１８４ＭＨｚ、アメリカ合衆国では１１７７ＭＨｚ、日本では１１６４ＭＨｚに設定される。
【０１５８】
第２のＩＦアンプ２６０は、第２のミキサー２５０から出力された第２の中間周波信号を増幅する。
【０１５９】
バンドパスフィルタ２７０は、第２のＩＦアンプ２６０から出力された第２の中間周波信号から、不要な周波数成分を排除し所望の周波数成分のみを出力する。たとえば、５６ＭＨｚの周波数成分のみを通過させる。
【０１６０】
上述した構成のチューナでは、たとえば、不図示のアンテナ部から入力されたＲＦ信号が、ＲＦアンプ２１０で増幅される。
そして、第１のミキサー２２０では、第１のオシレータ２２１で発振された第１の発振信号と、ＲＦアンプ２１０から出力されたＲＦ信号に応じて、第１の中間周波信号が出力され、第１のＩＦアンプ２３０で、信号レベルが増幅される。
そして、バンドパスフィルタ２４０では、その不要な周波数成分が濾波されて出力される。
【０１６１】
そして、第２のミキサー２５０では、第２のオシレータ２５１で発振された第２の発振信号と、バンドパスフィルタ２４０から出力された第１の中間周波数に応じて、第２の中間周波信号が出力され、第２のＩＦアンプ２６０で、信号レベルが増幅される。
そして、バンドパスフィルタ２７０で、不要な周波数成分が濾波されて、第２の中間周波信号が出力される。
そして、上述したように受信回路の他の機能ブロックで信号処理されて、ビデオ出力およびオーディオ出力に変換される。
【０１６２】
上述したように、入力された信号を増幅するＲＦアンプ２１０と、ＲＦアンプ２１０で増幅された信号を所望の第１の周波数の第１の中間周波信号に変換するための第１の発振信号を出力する第１のオシレータ２２１と、第１のオシレータ２２１から出力された第１の発振信号およびＲＦアンプ２１０から出力された信号に応じた第１の中間周波信号を出力する第１のミキサー２２０と、第１のミキサー２２０から出力された第１の中間周波信号を第２の中間周波信号に変換するための、第２の発振信号を出力する第２のオシレータ２５１と、第２のオシレータ２５１から出力された第２の発振信号および第１のミキサー２２０から出力された第１の中間周波信号に応じた第２の中間周波信号を出力する第２のミキサー２５０とを設け、少なくとも、第１の発振信号または第２の発振信号をイメージ除去するように設定し、少なくともＲＦアンプ２１０、第１のオシレータ２２１、第１のミキサー２２０、第２のオシレータ２５１、および第２のミキサー２５０を１つのＩＣチップに集積化し、そのチューナを覆うように、形成された電磁波を遮断するシールドカバー４０を設けたので、一般的な空芯コイルを用いたチューナモジュールに比べて、空芯コイルが形成されていない分、シールドカバー４０をモジュール基板３０からの距離を短くすることができる。
【０１６３】
つまり、一般的なチューナモジュールでは空芯コイルが形成されていたので、シールドカバー４０を空芯コイルに接触しないように、さらに空芯コイルの特性が変化しないように、空芯コイルから特性が変化しない距離まで離して形成していたが、本実施の形態に係るチューナモジュール２０では、その必要がなく、たとえば、モジュール基板３０上に実装される素子の一番背の高い部品、たとえば、ＩＣチップの近傍にまでシールドカバー４０を近づけることができ、チューナモジュールを小型化および薄型化することができる。
【０１６４】
図５は、図１のＢ−Ｂ線での断面の一例を模式的に示す図である。
【０１６５】
チューナモジュール２０は、たとえば、図５に示すように、モジュール基板３０の表面上にＩＣチップ５０や、チップ部品６０が形成されており、それを覆うようにシールドカバー４０が形成されている。
【０１６６】
ＩＣチップ５０には、上述したようにチューナ２００の主要部、たとえば、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、第２のミキサー２５０、第２のオシレータ２５１、および第２のＩＦアンプ２６０が形成されている。
【０１６７】
また、チップ部品６０は、チューナ２００に係る電子素子であり、たとえば、チップ状のレジスタやキャパシタ等である。
【０１６８】
モジュール基板３０には、たとえば、セット側基板１０と接続するための接続電極３１が形成されている。
【０１６９】
接続電極３１は、たとえば、モジュール基板３０の表面に回路パターンが形成されている場合には、その回路パターンとスルーホールを介して底面にまで形成された端面スル−ホールとして形成されていてもよい。
【０１７０】
こうすることにより、たとえば、セット側基板１０のチューナモジュール２０が実装される領域Ｓ２０に接続端子を形成しておくことで、所定の位置にチューナモジュール２０を実装した場合に、セット側の回路とモジュール側の回路を簡単に接続することができる。
【０１７１】
図６は、図５のチューナモジュールのモジュール基板、およびセット側基板の断面の一実施の形態を模式的に示す図である。
【０１７２】
セット側基板１０には、図６に示すように、モジュール基板３０に形成されている接続端子３１に電気的に接続される接続端子１２が形成されている。
【０１７３】
接続端子１２は、たとえば、主基板１０に形成された不図示の機能回路等に接続されている。
【０１７４】
チューナモジュール２０のモジュール基板３０は、たとえば、図６に示すように、表面導体層３２、および底面導体層（シールド層とも言う）３３を有する。
【０１７５】
図７は、図６のモジュール基板の表面導体層に形成されている配線パターンの一具体例を示す図である。
【０１７６】
表面導体層３２には、たとえば、図７に示すように、モジュール基板の表面上に、上述のチューナに係る配線パターン３２ｐが形成されている。
配線パターン３２ｐは、たとえば、導電性材料からなり、エッチング等により形成される。
また、表面導体層３２には、たとえば、回路の信号ラインＬＳ、電源ラインＬＶ、およびグラウンドラインＬＧが形成されている。
【０１７７】
図８は、図６のモジュール基板の底面導体層に形成されている導体パターンの一具体例を示す図である。
【０１７８】
底面導体層３３には、たとえば図８に示すように、モジュール基板３０の裏面上に導電性材料で形成されたグラウンドパターンＧＰが形成されている。
また、底面導体層３３には、表面導体層３２にどうしてもレイアウトすることができなかった、最小限の電源ラインＬＶが形成されている。
【０１７９】
また、表面導体層３２および底面導体層３３のグラウンドラインＬＧおよび電源ラインＬＶは、たとえば、モジュール基板３０を貫通するように導電性材料で形成されたスルーホール３４で電気的に接続されている。
【０１８０】
また、底面導体層３３には、図６，８に示すように、複数の接続端子３１が形成されている。
接続端子３１は、スルーホール３４を介して、表面導体層３２に形成された信号ラインＬＳに接続されている。
【０１８１】
また、接続端子３１は、電源ラインＬＶ、およびグラウンドラインＬＧに接続されていてもよい。
こうすることにより、たとえば、不図示の主基板の電源ラインおよびグランドラインに接続された接続端子にそれぞれが、電気的に接続されることで電源が供給される。
【０１８２】
図９は、図６のモジュール基板の断面の一実施の形態を模式的に示す図である。
【０１８３】
たとえば、モジュール基板３０には、図９に示すように、バイパスコンデンサ３５が形成されている。
【０１８４】
バイパスコンデンサ３５は、たとえば、底面導体層３３にレイアウトした電源ラインＬＶにスルーホール３４を介して接続された表面導体層３２の電源ラインＬＶと接続し、モジュール基板３０の表面に形成されている。
【０１８５】
また、バイパスコンデンサ３５は、上述したように電源ラインＬＶと、グラウンドパターンＧＰとスルーホール３４を介して接続されたグラウンドラインＬＧと接続されることにより、信号ラインＬＳのインピーダンスを下げ、ノイズの影響や不要電波の輻射が起こらないようにする。
【０１８６】
上述したように、モジュール基板３０の表面に信号ラインＬＳ、および前記信号ラインＬＳを除く領域に電源ラインＬＶおよびグラウンドラインＬＧを設け、モジュール基板３０の裏面にグラウンドラインＬＧとスルーホール３４を介して接続されたグラウンドパターンＧＰ、および表面の電源ラインＬＶとスルーホール３４を介して接続された最小限の電源ラインＬＶを設け、モジュール基板３０の表面に、電源ラインＬＶおよびグラウンドラインＬＧと接続されたバイパスコンデンサ３５を設けたので、信号ラインＬＳのインピーダンスを減少することができ、ノイズの影響や不要電波の輻射が起こらないようにすることができ、一般的なチューナモジュールのモジュール基板において必要であった底面側の導体層で形成されていたシールド層がなくても、同等のシールド効果を得ることができる。
【０１８７】
また、たとえば、一般的なチューナモジュールの３層構造のモジュール基板に比べて、本実施の形態に係るモジュール基板３０では、両面基板を用いても同等の上述した効果を得ることができる。
このため、大幅なコストダウン、設計効率のアップ、検討効率のアップ、基板の薄型化、基板の生産日程の短縮等が可能となる。
【０１８８】
また、モジュール基板３０の裏面には、チップ部品等が形成されていないので裏面が平坦に形成することができる。また、このモジュール基板を用いたチューナモジュール２０は裏面が平坦でありセット側基板１０に実装する際に有用である。
【０１８９】
また、モジュール基板３０の裏面に接続端子３１、セット側基板１０に接続端子１２を設けたので、たとえば、チューナモジュール２０を実装する場合には、チューナモジュール２０と主基板１０に形成された所望の回路等を電気的に簡単に接続することができる。
【０１９０】
また、たとえば、図１０に示すような電子機器の一具体例であるＰＤＡ（Personal digital assistant）１ｐ、ノートパソコン、携帯端末、デジタルカメラ等に必要とされる薄型化や小型化のチューナモジュールの開発に有利であり、セット側のスペースの制約が少なくなるため、セットのより一層の小型化や特徴あるデザインが可能となる。
【０１９１】
さらに、作業性の改善はもとよりチューナ専用の工場でなくてもチップマウント設備がある工場であれば生産可能であるため、コスト的に有利な消費地生産も行いやすく、デリバリー面でも有利な供給体制が可能となる。
【０１９２】
また、軽量小型薄型化することができるために、表面実装形状とすることが可能となり、従来のように手作業で実装する必要が無くなり、たとえばマウント機械でマウント実装することができるのでセットの生産性が向上するという利点がある。
【０１９３】
また、軽量小型薄型に形成することができるので、採用する部品も小さく作り出せ、出来あがったチューナモジュールも流通するに当り、効率がよく環境に有利であるという利点がある。
【０１９４】
なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変が可能である。たとえば、本実施の形態では、ＱＦＰ（Quad flat package ）型ＩＣチップを用いた図を示したが、この形態に限られるものではない。
たとえば、よりＩＣチップの背の低いＣＳＰ（Chip size package ）を用いてもよい。そうすることで、より薄型かつ小型の電子機器およびチューナモジュールを形成することができる。
【０１９５】
また、セット側基板に形成された位置決め用穴、およびシールドカバーに形成された位置決め用金属片は、本実施の形態に限られるものではない。
たとえば、受信回路やその他の機能回路等の都合により、セット側基板とモジュール基板の位置決め用の穴や金属片を所望の形、数、位置等にしてよい。
【０１９６】
また、チューナモジュールの形状は、本実施の形態に限られるものではない。所望の形状であってよい。
【０１９７】
また、モジュール基板に形成された配線パターンは、本実施の形態に限られるものではない。所望の形状であってよい。
【０１９８】
【発明の効果】
以上説明したように、本発明によれば、小型かつ薄型の電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０１９９】
また、余計な工程を増やすことなく、簡単な構造で所定の位置に確実に実装可能な電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０２００】
また、簡単な構造のシールドカバーが設けられた電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０２０１】
【図面の簡単な説明】
【図１】本発明に係る電子機器の一実施の形態を模式的に示す斜視図である。
【図２】図１の電子機器のＡ−Ａ線の断面の一例を模式的を示す図である。
【図３】図１の電子機器に内蔵される受信回路の機能ブロックの一例を示す図である。
【図４】図３の受信回路のチューナの一例を示す図である。
【図５】図１のＢ−Ｂ線での断面の一例を模式的に示す図である。
【図６】図５のチューナモジュールのモジュール基板、およびセット側基板の断面の一実施の形態を模式的に示す図である。
【図７】図６のモジュール基板の表面導体層に形成されている配線パターンの一具体例を示す図である。
【図８】図６のモジュール基板の底面導体層に形成されている導体パターンの一具体例を示す図である。
【図９】図６のモジュール基板の断面の一実施の形態を模式的に示す図である。
【図１０】本発明に係る電子機器の一具体例を示す図である。
【図１１】従来のダブルコンバージョン方式のチューナの機能ブロックの一例を示す図である。
【図１２】従来の空芯コイルを用いたチューナを内蔵しているチューナモジュールの一例を示す図である。
【図１３】従来のモジュール基板の断面の一例を示す模式的に示す図である。
【図１４】従来のチューナモジュールおよびセット側基板の一具体例を模式的に示す斜視図である。
【図１５】図１４のＣ−Ｃ線での断面の一例を模式的に示す図である。
【符号の説明】
１…電子機器、１０…セット側基板、１１…位置決め用挿入穴（被係止部）、１２…接続端子、２０…チューナモジュール、３０…モジュール基板、３０ｋ…被係止部（第２の被係止部）、３１…接続電極、３１ａ…接続端子、３２…表面導体層、３２ｐ…配線パターン、３３…底面導体層、３４…スルーホール、３５…バイパスコンデンサ、４０…シールドカバー、４１…金属片（係止部）、５０…ＩＣチップ、６０…チップ部品、７０ａ…空芯コイル、１００…受信回路、１１０…残留側波帯（ＶＳＢ）ビデオ検波器、１２０…ビデオプロセッサおよびドライバ、１３０…ＦＭオーディオ検波器、１４０…オーディオプロセッサおよびドライバ、１５０…シリアルディジタルインターフェース、１６０…バイアスおよび制御ロジック回路、１７０…周波数基準、２００…チューナ、２１０…ＲＦアンプ、２２０…第１のミキサー、２２１…第１のオシレータ、２３０…第１のＩＦアンプ、２４０…バンドバスフィルタ、２５０…第２のミキサー、２５１…第２のオシレータ、２６０…第２のＩＦアンプ、２７０…バンドパスフィルタ、３００…チューナ、３１０…バンドパスフィルタ、３２０…ＲＦアンプ、３３０…バンドパスフィルタ、３４０…第１のミキサー、３４１…第１のオシレータ、３５０…第１のＩＦアンプ、３６０…バンドパスフィルタ、３７０…第２のミキサー、３７１…第２のオシレータ、３８０…第２のＩＦアンプ、３９０…バンドパスフィルタ。
【発明の属する技術分野】
本発明は、たとえば、放送電波等の情報を含む電磁波を受信するチューナを含む電子機器、および、チューナモジュールに関するものである。
【０００２】
【従来の技術】
従来、放送電波等の映像や音声情報を含む電磁波を受信し、映像を映し出し音声を出力するテレビ（ＴＶ）が普及している。上述のテレビでは、たとえば、複数の放送電波等の情報を含む電磁波を受信し選局するためのチューナが内蔵されている。
【０００３】
近年では、上述のチューナは、たとえばブラウン管や液晶型ディスプレイ等のディスプレイ部から分離してモジュール化されている。
【０００４】
上述のチューナとしては、たとえば、受信信号を第１の中間周波数に変換し、さらに第２の中間周波数に変換するダブルコンバージョン方式のチューナが知られている。
【０００５】
図１１は、従来のダブルコンバージョン方式のチューナの機能ブロックの一例を示す図である。
【０００６】
従来のダブルコンバージョン方式のチューナ３００は、たとえば、図１１に示すように、バンドパスフィルタ３１０、ＲＦ（Radio frequency ）アンプ３２０、バンドパスフィルタ３３０、第１のミキサー３４０、第１のオシレータ３４１、第１のＩＦ（Intermediate frequency）アンプ３５０、バンドパスフィルタ３６０、第２のミキサー３７０、第２のオシレータ３７１、第２のＩＦアンプ３８０、およびバンドパスフィルタ３９０を有する。
【０００７】
上述のバンドパスフィルタ３１０，ＲＦアンプ３２０，バンドパスフィルタ３３０，第１のミキサー３４０，第１のＩＦアンプ３５０，バンドパスフィルタ３６０，第２のミキサー３７０，第２のＩＦアンプ３８０，およびバンドパスフィルタ３９０は直列に接続されている。
【０００８】
また、第１のオシレータ３４１は第１のミキサー３４０に接続され、第２のオシレータ３７１は第２のミキサー３７０に接続されている。
【０００９】
また、たとえば、第１のミキサー３４０および第１のＩＦアンプ３５０、ならびに、第２のミキサー３７０および第２のＩＦアンプ３８０は、ＩＣチップ上に集積化されている。
【００１０】
上述した従来のダブルコンバージョン方式のチューナ３００では、たとえば、４０〜８９０ＭＨｚの周波数を受信可能である。つまり、Ａｉｒ放送、ＣＡＴＶ（Cable television）等のＶＨＦ（Very high frequency ），ＵＨＦ（Ultra high frequency）放送を受信可能である。
【００１１】
バンドパスフィルタ３１０は、たとえば、上述した所望の周波数の信号のみを通過させる。また、バンドパスフィルタ３１０は、インダクタンスが調整可能な空芯コイルおよびキャパシタで構成されている。
【００１２】
ＲＦアンプ３２０は、バンドパスフィルタ３１０の出力を受信し、信号レベルを増幅する。
【００１３】
バンドパスフィルタ３３０は、ＲＦアンプ３２０で増幅されたＲＦ信号から、所望の周波数の信号に同調を取るとともに、発振信号や不要な信号が漏れるのを防ぐ。たとえば、バンドパスフィルタ３３０は、インダクタンスが調整可能な空芯コイルおよびキャパシタにより構成される。
【００１４】
第１のミキサー３４０は、たとえば、第１のオシレータ３４１から出力された第１の発振信号を用いて、バンドパスフィルタ３３０から出力されたＲＦ信号を第１の中間周波信号に変換し出力する。
【００１５】
第１のオシレータ３４１は、第１の基準周波数の第１の発振信号を発振する。
【００１６】
第１のＩＦアンプ３５０は、第１のミキサー３４０から出力された第１の中間周波信号を受信し、その信号レベルを増幅し出力する。
【００１７】
バンドパスフィルタ３６０は、第１のＩＦアンプ３５０から出力された第１の中間周波信号から所望の周波数のみを出力し、たとえば、不要な周波数成分の発振信号が通過するのを防ぐ。
【００１８】
第２のミキサー３７０は、バンドパスフィルタ３６０から出力された第１の中間周波信号と、第２のオシレータ３７１から出力された第２の発振信号に応じて、所定の第２の中間周波信号に変換する。
【００１９】
第２のオシレータ３７１は、第２の基準周波数の第２の発振信号を発振する。
【００２０】
第２のＩＦアンプ３８０は、第２のミキサー３７０から出力された第２の中間周波信号を受信し、その信号レベルを増幅し出力する。
【００２１】
バンドパスフィルタ３９０は、第２のＩＦアンプ３８０から出力された第２の中間周波信号を受信し、不要な周波数成分、たとえば、発振信号などを排除し、所望の周波数の第２の中間周波信号のみを出力する。
【００２２】
上述したようにダブルコンバージョン方式のチューナ３００では、たとえば、不図示のアンテナ部から出力されたＲＦ信号がバンドパスフィルタ３１０に入力される。そして、バンドパスフィルタ３１０では、所望の周波数成分のみのＲＦ信号が通過する。
【００２３】
ＲＦアンプ３２０では、そのＲＦ信号が増幅され、バンドパスフィルタ３３０では、さらに所望の周波数成分のみが通過する。そして、第１のミキサー３４０では、第１のオシレータ３４１から出力された第１の発振信号とバンドパスフィルタ３３０から出力されたＲＦ信号が混合されて第１の中間周波信号が出力され、第１のＩＦアンプ３５０で増幅され、バンドパスフィルタ部３６０では、所望の周波数成分の第１の中間周波信号が通過する。
【００２４】
第２のミキサー３７０では、第２のオシレータ３７１から出力された第２の発振信号と、バンドパスフィルタ部３６０から出力された第１の中間周波信号が混合され、第２の中間周波信号が出力される。そして、第２のＩＦアンプ３８０では、第２のミキサー３７０から出力された、第２の中間周波信号が増幅され、バンドパスフィルタ３９０では、不要な周波数成分が濾波され、所望の周波数成分の第２の中間周波信号のみが通過し出力される。
【００２５】
上述したチューナ３００では、回路を形成する全てまたは一部のインダクタンスに空芯コイルを採用している。
また、上述のフィルタでは、同調周波数の調整が必要なことから、性能がよく調整可能な空芯コイルが用いられている。
【００２６】
これは、たとえば、ＶＨＦおよびＵＨＦ周波数帯域のトラッキングフィルター回路のインダクタンスの場合には、現時点において空芯コイルを用いたほうが、Ｑ値が高く性能が良いからである。
【００２７】
【発明が解決しようとする課題】
ところで、上述のチューナでは、アナログのＡＭ変調された映像信号を取り扱うので、いったん帯域内にノイズ成分が入ると除去しにくく、たとえば、外部からのノイズの飛び込みや内部回路間の干渉があった場合には、ビート症状と呼ばれる画面上に縞模様が現れるという問題点があった。
【００２８】
図１２は、従来の空芯コイルを用いたチューナを内蔵しているチューナモジュールの一例を示す図である。
【００２９】
上述の問題点を解決するために、従来のチューナモジュール２０ａでは、たとえば、図１２に示すように、モジュール基板３０ａの表面上にＩＣチップ５０ａ、表チップ部品６０ａ、および空芯コイル７０ａ等が形成され、また、モジュール基板３０ａの裏面に裏チップ部品６０ｂ等が形成されている場合には、回路間を内部シールド壁４０ｈや基板貫通内部シールド壁４０ｉで分離するとともにモジュール基板３０ａの表面および裏面に金属材料からなるシールドカバー４０ａを形成して覆うことで、上述の症状を抑えてきた。
【００３０】
しかしながら、モジュール基板３０ａをシールドケース４０ｂに入れ、表面および裏面ともにシールドカバー４０ａで覆っているので、たとえば、チューナモジュール２０ａを不図示のセット側基板に接続する場合には、図１２に示すように、別途に接続端子３１ａが必要であり、また、上述したように構造が複雑でモジュール基板３０ａの面積もある程度必要であることから、表面実装を可能なほど小さい形状にすることが困難であった。
【００３１】
ところで、従来のモジュール基板において、たとえば受信回路に係る配線が基板内部にも形成された多層構造を有するモジュール基板が知られている。
【００３２】
図１３は、従来のモジュール基板の断面の一例を示す模式図である。
【００３３】
モジュール基板３０ｂは、たとえば、図１３に示すように、表面導体層３２ｂ、中間導体層３２ｓ、および底面導体層３３ｂの多層構造を有する。
【００３４】
表面導体層３２ｂには、たとえば、モジュール基板３０ｂの表面に導体材料からなる回路パターンが形成されている。
【００３５】
表面導体層３２ｂには、たとえば、回路の信号ラインＬＳ、電源ラインＬＶ，およびグラウンドラインＬＧが形成されており、導電性材料からなり、エッチング等により形成される。
【００３６】
中間導体層３２ｓには、モジュール基板３０ｂの中間層に、回路パターン、たとえば電源ラインＬＶや、信号ラインＬＳが形成されている。
たとえば、中間導体層３２ｓおよび表面導体層３２ｂの回路パターンは、スルーホール３４ｂで接続されている。
【００３７】
底面導体層３３ｂは、セット側基板に直接マウントするモジュールでは、セット側基板からのノイズ等の影響を受けないように、また、モジュールからの不要な電波の輻射を防ぐために底面側にシールド効果を得るための導電性材料からなるグラウンド層（シールド層とも言う）Ｇが形成されている。
【００３８】
底面導体層３３ｂに形成されたグラウンド層Ｇは、表面導体層３２ｂに形成されているグラウンドラインＬＧと、スルーホール３４ｂで接続されている。
【００３９】
従来のモジュール基板３０ｂでは、たとえば、上述したように３層の多層構造を有しているので、基板が厚くなるという問題点があった。
また、多層構造のために製造工程が多いという問題点があった。
また、底面導体層３３ｂにシールドのためのグラウンド層Ｇを形成する必要があるという問題点があった。
【００４０】
ところで、従来構造のチューナモジュールは、上述したように、セット側基板（主基板とも言う）に実装して使用される。
【００４１】
図１４は従来構造のチューナモジュールおよびセット側基板の一具体例を模式的に示す斜視図、図１５は図１４のＣ−Ｃ線の断面の一例を模式的に示す図である。
【００４２】
従来構造のチューナモジュール２０ａは、たとえば、図１４に示すように、セット側基板１０ａの領域Ｓ２０に実装される。
また、上述したように、チューナモジュール２０ａは、図１５に示すように、モジュール基板３０ａの表面を覆うように、シールドカバー４０ａが形成されている。
【００４３】
たとえば、上述のチューナモジュール２０ａを、設備や何らかの都合でやむを得ず人の手でセット側基板１０ａ上に実装する場合には、目視によりチューナモジュール２０ａの位置決めを行い実装していた。
【００４４】
しかし、上述のように手作業でチューナモジュールを実装する場合には、取り付け精度が悪くなり、たとえば先に塗布しているクリームはんだを触ったり、一度、チューナモジュール２０ａを主基板１０ａに置いてズレを修正してからはんだ付けを行うと、はんだ付け不良が発生するために、慎重に作業する必要があり作業性が非常に悪いという問題点があった。
【００４５】
そこで、位置決めを行うことができる装置が知られている。
【００４６】
たとえば、特開平５−１６７２９６号公報で公開されているように、部品底面のモールドに突起が設けられ、その突起を位置決め用の穴が形成された基板に挿入する装置が知られている。
【００４７】
また、特開２０００−２８６５８５号公報で公開されているように、シールドカバーの基板にはんだ付けする基板と平行の金属片部の先をさらに折り曲げて位置決めを行う突起を設けている装置が知られている。
【００４８】
しかし、上述した装置において、手挿入せずに機械によるマウント実装を行う場合には、必要のない加工を追加し、わざわざ位置決め用の突起を設ける等、別工程が必要なことから部品のコストアップが起こるという問題点があった。
【００４９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、小型化および薄型化を図れる電子機器、および、チューナモジュールを提供することにある。
【００５０】
また、本発明の他の目的は、簡単な構造で所定の位置に確実に実装可能な電子機器、および、チューナモジュールを提供することにある。
【００５１】
また、本発明の他の目的は、シールドカバーの構造が簡単な電子機器、および、チューナモジュールを提供することにある。
【００５２】
【課題を解決するための手段】
前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む。
【００５３】
好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【００５４】
また、好適には、前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【００５５】
また、好適には、前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを含む。
【００５６】
また、好適には、前記主基板は、第１の接続端子を有し、前記モジュール基板は、前記第２の面に、前記第１の接続端子と電気的に接続する第２の接続端子を含む。
【００５７】
また、好適には、前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている。
【００５８】
また、好適には、前記モジュール基板は、少なくとも、チューナの主要部が一つの集積回路に集積され、前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、第１の周波数の第１の発振信号を出力する第１の発振部と、前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、第２の周波数の第２の発振信号を出力する第２の発振部と、前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている。
【００５９】
また、好適には、第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する。
【００６０】
また、好適には、前記第１のフィルタ部は、前記集積回路の外部に形成されている。
【００６１】
また、好適には、前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する。
【００６２】
また、好適には、前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する。
【００６３】
また、好適には、前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する。
【００６４】
さらに、前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、前記チューナモジュールは、前記モジュール基板の一方の面側に配置されているシールドカバーを含み、前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む。
【００７６】
さらに、前記目的を達成するために、本発明の電子機器は、主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、前記チューナモジュールは、チューナ回路が集積化されたモジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーを含む。
【００７７】
さらに、前記目的を達成するために、本発明のチューナモジュールは、主基板に実装されるチューナモジュールであって、前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む。
【００７８】
好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【００７９】
また、好適には、前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グランドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【００８０】
また、好適には、前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを有する。
【００８１】
また、好適には、前記主基板は、第１の接続端子を有し、前記モジュール基板は、前記第２の面に前記第１の接続端子と電気的に接続する第２の接続端子を含む。
【００８２】
また、好適には、前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている。
【００８３】
また、好適には、前記モジュール基板は、チューナの主要部が一つの集積回路に集積され、前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、第１の周波数の第１の発振信号を出力する第１の発振部と、前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、第２の周波数の第２の発振信号を出力する第２の発振部と、前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている。
【００８４】
また、好適には、第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する。
【００８５】
また、好適には、前記第１のフィルタ部は、前記集積回路の外部に形成されている。
【００８６】
また、好適には、前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する。
【００８７】
また、好適には、前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する。
【００８８】
また、好適には、前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する。
【００８９】
さらに、前記目的を達成するために、本発明のチューナモジュールは、主基板に実装されるチューナモジュールであって、前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記モジュール基板の一方の面側に形成されているシールドカバーを含み、前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む。
【００９４】
また、好適には、前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する。
【０１０６】
本発明によれば、電子機器が、主基板および主基板に実装されるチューナモジュールで構成され、チューナモジュールが、モジュール基板およびモジュール基板の一方の面側に配置されたシールドカバーで構成される。
【０１０７】
シールドカバーに形成された係止部が、モジュール基板に形成された第２の被係止部に係止され、かつ主基板に形成された被係止部に係止され、チューナモジュールを主基板のあらかじめ定められた所定の位置に保持する。
【０１０８】
モジュール基板では、第１の面に信号ライン、および前記信号ラインを除く領域に電源ラインおよびグラウンドラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、およびグラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている。
【０１０９】
そして、第１の面に形成されたバイパスコンデンサが、第２の面の電源ラインとスルーホールを介して接続された第１の面の電源ラインと、グラウンドラインに接続される。こうすることで、たとえば両面基板を用いることができ、第２の面が平らなチューナモジュールが形成される。
【０１１０】
また、モジュール基板の第２の面に形成されたグラウンドパターンは、シールド効果を有する。
【０１１１】
また、主基盤にチューナモジュールが実装される場合には、主基板に形成された第１の接続端子と、チューナモジュールのモジュール基板の第２の面に形成された第２の接続端子が電気的に接続される。
また、第２の接続端子は、モジュール基板の第２の面に形成された信号ラインと、スルーホールを介して接続されている。
こうすることにより、たとえば、チューナモジュールに形成された回路と、主基板に形成された回路が接続される。
【０１１２】
チューナモジュールのモジュール基板には、チューナの主要部が一つの集積回路に集積される。
【０１１３】
チューナでは、信号が入力端子から入力されると、第１の増幅部で信号が増幅される。
第１の発振部では、信号を第１の中間周波信号に変換するための、第１の周波数の第１の発振信号が出力される。
そして、第１のミキサーでは、第１の増幅部で増幅された信号が、第１の発振部で発振された第１の発振信号に応じた第１の中間周波信号が出力される。
【０１１４】
そして、第２の発振部では、第２の周波数の第２の発振信号が出力される。
第２のミキサーでは、第２の発振部から出力された第２の発振信号および第１のミキサーから出力された第１の中間周波信号に応じた第２の中間周波信号を出力する。
【０１１５】
上述したようにチューナの主要部は、一つの集積回路に集積化されており、空芯コイルが用いられていない。
このため、一般的なものよりも、薄型かつ小型のチューナ内蔵の電子機器、チューナモジュールが形成される。
【０１１６】
【発明の実施の形態】
図１は本発明に係る電子機器の一実施の形態を模式的に示す斜視図、図２は図１の電子機器のＡ−Ａ線の断面を模式的に示す図である。
【０１１７】
本実施の形態に係る電子機器１は、たとえば、図１に示すように、主基板であるセット側基板（マザーボードとも言う）１０、およびチューナモジュール２０を有する。
【０１１８】
セット側基板１０には、チューナモジュール２０を所望の位置に固定するための被係止部である位置決め用挿入穴１１が形成されている。
セット側基板１０に形成されている位置決め用挿入穴１１は、所望の位置に所望の形状で所望の数だけ形成され、たとえば、図１に示すように、チューナモジュール２０が実装される領域Ｓ２０に形成され、領域Ｓ２０の短辺に２個ずつ計４個の矩形状の穴が形成されている。
【０１１９】
また、位置決め用挿入穴１１は、チューナモジュール２０をあらかじめ定めた位置に固定させるための穴であるので、たとえば、セット側基板１０を貫通してもよいし、セット側基板１０の途中までの深さの穴でもよい。
【０１２０】
また、セット側基板１０には、所望の機能の回路、たとえば電源回路、制御回路、演算処理回路等の機能回路が形成されている。
【０１２１】
チューナモジュール２０は、図１，２に示すように、モジュール基板３０およびシールドカバー４０が形成されている。
チューナモジュール２０の大きさは、たとえば、約４８ｍｍ×２０ｍｍ×３ｍｍである。
【０１２２】
モジュール基板３０には、たとえば、後述するように、内部にチューナを含む受信回路等が形成されている。
また，モジュール基板３０は、図２に示すように、後述の係止部である金属片４１が係合される、第２の被係止部である被係止部３０ｋを有する。
被係止部３０ｋは、シールドカバー４０がモジュール基板の所望の位置に保持するために形成されている。
【０１２３】
シールドカバー４０は、たとえば、導電性材料からなり、モジュール基板３０を覆うように形成されており、チューナモジュール２０をセット側基板１０に取り付ける位置決め用金属片４１（係止部）が形成されている。
【０１２４】
位置決め用金属片４１は、たとえば図２に示すように、モジュール基板３０から突出するように形成されており、シールドカバー４０の短辺に２つずつ計４つ下向きに、かつセット側基板１０に形成された位置決め用挿入穴１１に係止するように形成されている。
【０１２５】
上述した電子機器１では、セット側基板１０にチューナモジュール２０が実装される場合には、まず、モジュール基板３０の被係止部３０ｋに、シールドカバー４０の位置決め用金属片４１が係止するように形成される。
そして、セット側基板１０の所定の位置に形成された位置決め用挿入穴１１に、シールドカバー４０の位置決め用金属片４１が係止され、セット側基板１０の所定の位置にチューナモジュール２０が実装される。
【０１２６】
上述したように、セット側基板１０にチューナモジュール２０の位置を保持するための位置決め用挿入穴１１を設け、チューナモジュール２０のシールドカバー４０に、その位置決め用挿入穴１１に掛かる位置決め用金属片４１を設け、チューナモジュール２０のモジュール基板３０に、被係止部３０ｋを設けたので、たとえば、手作業でセット側基板１０にチューナモジュール２０を実装する場合であっても簡単に、かつ確実に所定の位置に実装し、保持することができる。
【０１２７】
また、たとえば、従来のように新たに位置決め用の突起を形成するという工程が必要なく、従来のシールドカバーの形状を変更するだけで、部品の材料費、加工費ともに、ほとんど従来の費用で上述の効果を実現することができる。
【０１２８】
また、シールドカバーの部品単価が変わらないことから、たとえば、機械マウンター設備によるマウント実装を行う場合であっても、同様に使用可能であるので、上述の構造の部品に統一化することができる。
【０１２９】
それにより、たとえば、機械マウンターの故障等により機械実装から手実装で行う必要が生じた場合であっても、たとえば、購買部門は気にせずに部品手配ができ、間接部門の効率を上げることもできる。
【０１３０】
図３は、図１の電子機器に内蔵される受信回路の機能ブロックの一例を示す図である。
【０１３１】
電子機器１に内蔵される受信回路１００は、たとえば、図３に示すように、チューナ２００、残留即波帯（ＶＳＢ）ビデオ検波器１１０、ビデオプロセッサおよびドライバ１２０、ＦＭオーディオ検波器１３０、オーディオプロセッサおよびドライバ１４０、シリアルディジタルインターフェース１５０、バイアスおよび制御ロジック回路１６０、および周波数基準１７０を有する。
【０１３２】
たとえば、不図示のアンテナまたは他のソースから受信されたＲＦ信号は、後述するようにチューナ２００により中間周波信号に変換され出力される。
そして、チューナ２００から出力された中間周波信号が、残留側波帯（ＶＳＢ）ビデオ検波器１１０およびビデオプロセッサおよびドライバ１２０に送られてビデオ出力信号を発生する。ビデオ信号は、同期ＡＭ復調器を通して検波される。
【０１３３】
チューナ２００の出力はまた、ＦＭオーディオ検波器１３０およびオーディオプロセッサおよびドライバ１４０に送られてオーディオ出力信号を発生する。オーディオ検波は、直交基準のために位相ロックループを利用する直交ＦＭ検波器より実行される。
【０１３４】
シリアルディジタルインターフェース１５０は、シリアルインターフェースバスから、シリアルクロック、シリアルディジタル信号を受信する。
バイアスおよび制御ロジック回路１６０は、内部バイアス電圧および電流を定めかつチューナのステータスおよび制御レジスタを保守する。
周波数基準１７０は、外部基準クリスタルに同期化される発振器である。
【０１３５】
上述のチューナ２００を除いた受信回路１００の詳細な説明および動作は、たとえば、特開平１０−３３６５３６号公報に詳細に説明されているので省略する。
【０１３６】
図４は、図３の受信回路のチューナの一例を示す図である。
【０１３７】
本実施の形態に係るチューナモジュールに内蔵されているチューナ２００は、図４に示すように、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、バンドパスフィルタ２４０、第２のミキサー２５０、第２のオシレータ２５１、第２のＩＦアンプ２６０、およびバンドパスフィルタ２７０を有する。
【０１３８】
ＲＦアンプ２１０，第１のミキサー２２０，第１のＩＦアンプ２３０，バンドパスフィルタ２４０，第２のミキサー２５０，第２のＩＦアンプ２６０，およびバンドパスフィルタ２７０は、直列に接続されている。
【０１３９】
第１のミキサー２２０には第１のオシレータ２２１が接続され、第２のミキサー２５０には第２のオシレータ２５１が接続されている。
【０１４０】
また、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、第２のミキサー２５０、第２のオシレータ２５１、および第２のＩＦアンプ２６０は、たとえば、ＩＣチップ上に集積化されている。
【０１４１】
本実施の形態に係るチューナは、従来のダブルコンバージョン方式のチューナとほぼ同様な構成要素であり、相違点を説明する。
【０１４２】
ＲＦアンプ２１０は、不図示のアンテナ部に接続された入力端子から入力されたＲＦ信号を増幅する。
たとえば、具体的には、ＲＦアンプ２１０は、不図示のアンテナ部に接続された入力端子から入力された、４０〜８９０ＭＨｚの周波数のＲＦ信号を増幅し、第１のミキサー２２０に出力する。
【０１４３】
第１のミキサー２２０は、第１のオシレータ２２１から出力された第１の発振信号に応じて、ＲＦアンプ２１０から出力されたＲＦ信号を所定の周波数の第１の中間周波信号に変換し出力する。
【０１４４】
具体的には、第１のミキサー２２０は、たとえば、後述するように、第１のオシレータ２２１から出力された周波数１２６０〜２１１０ＭＨｚの第１の発振信号に応じて、ＲＦアンプ２１０により入力された周波数４０〜８９０ＭＨｚのＲＦ信号を、所定の第１の中間周波数、たとえば周波数１２２０ＭＨｚの中間周波信号に変換する。
【０１４５】
たとえば、第１のミキサー２２０は、周波数８９０ＭＨｚのＲＦ信号を選択する場合には、第１のオシレータ２２１の発振する第１の基準周波数が２１１０ＭＨｚに設定され、減算混合されて、周波数｜２１１０−８９０｜＝１２２０（ＭＨｚ）の第１の中間周波信号が出力される。また、この際、イメージの加算混合成分が除去される。
【０１４６】
第１のオシレータ２２１は、上述したように第１のミキサー２２０から出力されたＲＦ信号を、第１の中間周波信号に変換するための第１の基準周波数の第１の発振信号を発振し出力する。
【０１４７】
たとえば、具体的には、周波数１２６０〜２１１０ＭＨｚの第１の基準周波数の発振信号を発振可能である。
【０１４８】
第１のＩＦアンプ２３０は、第１のミキサー２２０から出力された第１の中間周波数の第１の中間周波信号を増幅する。
【０１４９】
バンドパスフィルタ２４０は、第１のＩＦアンプ２３０から出力された第１の中間周波信号から、不要な周波数成分を排除し、所望の周波数のみを通過させる。たとえば、１２２０ＭＨｚの周波数成分のみを通過させる。
【０１５０】
また、バンドパスフィルタ２４０は、たとえば、ＩＣチップの外部に形成されている。
【０１５１】
たとえば、バンドバスフィルタ２４０では、コンダクタンス成分を実現するために、たとえば、短い金属線等が用いられる。これは、第１の中間周波信号の周波数が１２２０ＭＨｚと高く設定されているために、短い金属配線等によりコンダクタンス成分を実現することができ、空芯コイルを用いる必要がないためである。
【０１５２】
第２のミキサー２５０は、バンドパスフィルタ２４０から所望の周波数のみが出力された第１の中間周波信号を受信し、その第１の中間周波信号を第２のオシレータ２５１から出力された第２の発振信号に応じて、第２の中間周波信号を出力する。
【０１５３】
この際、第２のミキサー２５０から出力される第２の中間周波信号と、第１のミキサー２２０から出力される第１の中間周波信号の周波数が異なるために、第１のミキサー２２０の混合の際に生成される不要なイメージ、たとえばＲＦ信号と第１の発振信号の和算混合成分等をさらに除去することができる。
【０１５４】
第２のミキサー２５０は、具体的には、周波数１２２０ＭＨｚの第１の中間周波数と、第２のオシレータ２５１から出力された第２の発振信号、たとえば周波数１１６４ＭＨｚの発振信号を減算混合し、周波数｜１２２０−１１６４｜＝５６（ＭＨｚ）の第２の中間周波信号を出力する。
【０１５５】
第２のオシレータ２５１は、上述したように第２のミキサー２５０に、第２の中間周波信号に変換するための第２の発振信号を発振する。
また、第２のオシレータ２５１で発振される周波数は固定されている。
【０１５６】
具体的には、第２のオシレータ２５１は、上述したように周波数５６ＭＨｚの第２の中間周波信号を第２のミキサー２５０に出力させるために、たとえば、周波数１１６４ＭＨｚの第２の発振信号を発振する。
【０１５７】
また、たとえば、第２の中間周波数は、ヨーロッパは３６ＭＨｚ、アメリカ合衆国では４３ＭＨｚ、日本では５６ＭＨｚと規格が定められているので、使用する地域により第２のオシレータ２５１で発生する周波数を設定する。たとえば、ヨーロッパでは１１８４ＭＨｚ、アメリカ合衆国では１１７７ＭＨｚ、日本では１１６４ＭＨｚに設定される。
【０１５８】
第２のＩＦアンプ２６０は、第２のミキサー２５０から出力された第２の中間周波信号を増幅する。
【０１５９】
バンドパスフィルタ２７０は、第２のＩＦアンプ２６０から出力された第２の中間周波信号から、不要な周波数成分を排除し所望の周波数成分のみを出力する。たとえば、５６ＭＨｚの周波数成分のみを通過させる。
【０１６０】
上述した構成のチューナでは、たとえば、不図示のアンテナ部から入力されたＲＦ信号が、ＲＦアンプ２１０で増幅される。
そして、第１のミキサー２２０では、第１のオシレータ２２１で発振された第１の発振信号と、ＲＦアンプ２１０から出力されたＲＦ信号に応じて、第１の中間周波信号が出力され、第１のＩＦアンプ２３０で、信号レベルが増幅される。
そして、バンドパスフィルタ２４０では、その不要な周波数成分が濾波されて出力される。
【０１６１】
そして、第２のミキサー２５０では、第２のオシレータ２５１で発振された第２の発振信号と、バンドパスフィルタ２４０から出力された第１の中間周波数に応じて、第２の中間周波信号が出力され、第２のＩＦアンプ２６０で、信号レベルが増幅される。
そして、バンドパスフィルタ２７０で、不要な周波数成分が濾波されて、第２の中間周波信号が出力される。
そして、上述したように受信回路の他の機能ブロックで信号処理されて、ビデオ出力およびオーディオ出力に変換される。
【０１６２】
上述したように、入力された信号を増幅するＲＦアンプ２１０と、ＲＦアンプ２１０で増幅された信号を所望の第１の周波数の第１の中間周波信号に変換するための第１の発振信号を出力する第１のオシレータ２２１と、第１のオシレータ２２１から出力された第１の発振信号およびＲＦアンプ２１０から出力された信号に応じた第１の中間周波信号を出力する第１のミキサー２２０と、第１のミキサー２２０から出力された第１の中間周波信号を第２の中間周波信号に変換するための、第２の発振信号を出力する第２のオシレータ２５１と、第２のオシレータ２５１から出力された第２の発振信号および第１のミキサー２２０から出力された第１の中間周波信号に応じた第２の中間周波信号を出力する第２のミキサー２５０とを設け、少なくとも、第１の発振信号または第２の発振信号をイメージ除去するように設定し、少なくともＲＦアンプ２１０、第１のオシレータ２２１、第１のミキサー２２０、第２のオシレータ２５１、および第２のミキサー２５０を１つのＩＣチップに集積化し、そのチューナを覆うように、形成された電磁波を遮断するシールドカバー４０を設けたので、一般的な空芯コイルを用いたチューナモジュールに比べて、空芯コイルが形成されていない分、シールドカバー４０をモジュール基板３０からの距離を短くすることができる。
【０１６３】
つまり、一般的なチューナモジュールでは空芯コイルが形成されていたので、シールドカバー４０を空芯コイルに接触しないように、さらに空芯コイルの特性が変化しないように、空芯コイルから特性が変化しない距離まで離して形成していたが、本実施の形態に係るチューナモジュール２０では、その必要がなく、たとえば、モジュール基板３０上に実装される素子の一番背の高い部品、たとえば、ＩＣチップの近傍にまでシールドカバー４０を近づけることができ、チューナモジュールを小型化および薄型化することができる。
【０１６４】
図５は、図１のＢ−Ｂ線での断面の一例を模式的に示す図である。
【０１６５】
チューナモジュール２０は、たとえば、図５に示すように、モジュール基板３０の表面上にＩＣチップ５０や、チップ部品６０が形成されており、それを覆うようにシールドカバー４０が形成されている。
【０１６６】
ＩＣチップ５０には、上述したようにチューナ２００の主要部、たとえば、ＲＦアンプ２１０、第１のミキサー２２０、第１のオシレータ２２１、第１のＩＦアンプ２３０、第２のミキサー２５０、第２のオシレータ２５１、および第２のＩＦアンプ２６０が形成されている。
【０１６７】
また、チップ部品６０は、チューナ２００に係る電子素子であり、たとえば、チップ状のレジスタやキャパシタ等である。
【０１６８】
モジュール基板３０には、たとえば、セット側基板１０と接続するための接続電極３１が形成されている。
【０１６９】
接続電極３１は、たとえば、モジュール基板３０の表面に回路パターンが形成されている場合には、その回路パターンとスルーホールを介して底面にまで形成された端面スル−ホールとして形成されていてもよい。
【０１７０】
こうすることにより、たとえば、セット側基板１０のチューナモジュール２０が実装される領域Ｓ２０に接続端子を形成しておくことで、所定の位置にチューナモジュール２０を実装した場合に、セット側の回路とモジュール側の回路を簡単に接続することができる。
【０１７１】
図６は、図５のチューナモジュールのモジュール基板、およびセット側基板の断面の一実施の形態を模式的に示す図である。
【０１７２】
セット側基板１０には、図６に示すように、モジュール基板３０に形成されている接続端子３１に電気的に接続される接続端子１２が形成されている。
【０１７３】
接続端子１２は、たとえば、主基板１０に形成された不図示の機能回路等に接続されている。
【０１７４】
チューナモジュール２０のモジュール基板３０は、たとえば、図６に示すように、表面導体層３２、および底面導体層（シールド層とも言う）３３を有する。
【０１７５】
図７は、図６のモジュール基板の表面導体層に形成されている配線パターンの一具体例を示す図である。
【０１７６】
表面導体層３２には、たとえば、図７に示すように、モジュール基板の表面上に、上述のチューナに係る配線パターン３２ｐが形成されている。
配線パターン３２ｐは、たとえば、導電性材料からなり、エッチング等により形成される。
また、表面導体層３２には、たとえば、回路の信号ラインＬＳ、電源ラインＬＶ、およびグラウンドラインＬＧが形成されている。
【０１７７】
図８は、図６のモジュール基板の底面導体層に形成されている導体パターンの一具体例を示す図である。
【０１７８】
底面導体層３３には、たとえば図８に示すように、モジュール基板３０の裏面上に導電性材料で形成されたグラウンドパターンＧＰが形成されている。
また、底面導体層３３には、表面導体層３２にどうしてもレイアウトすることができなかった、最小限の電源ラインＬＶが形成されている。
【０１７９】
また、表面導体層３２および底面導体層３３のグラウンドラインＬＧおよび電源ラインＬＶは、たとえば、モジュール基板３０を貫通するように導電性材料で形成されたスルーホール３４で電気的に接続されている。
【０１８０】
また、底面導体層３３には、図６，８に示すように、複数の接続端子３１が形成されている。
接続端子３１は、スルーホール３４を介して、表面導体層３２に形成された信号ラインＬＳに接続されている。
【０１８１】
また、接続端子３１は、電源ラインＬＶ、およびグラウンドラインＬＧに接続されていてもよい。
こうすることにより、たとえば、不図示の主基板の電源ラインおよびグランドラインに接続された接続端子にそれぞれが、電気的に接続されることで電源が供給される。
【０１８２】
図９は、図６のモジュール基板の断面の一実施の形態を模式的に示す図である。
【０１８３】
たとえば、モジュール基板３０には、図９に示すように、バイパスコンデンサ３５が形成されている。
【０１８４】
バイパスコンデンサ３５は、たとえば、底面導体層３３にレイアウトした電源ラインＬＶにスルーホール３４を介して接続された表面導体層３２の電源ラインＬＶと接続し、モジュール基板３０の表面に形成されている。
【０１８５】
また、バイパスコンデンサ３５は、上述したように電源ラインＬＶと、グラウンドパターンＧＰとスルーホール３４を介して接続されたグラウンドラインＬＧと接続されることにより、信号ラインＬＳのインピーダンスを下げ、ノイズの影響や不要電波の輻射が起こらないようにする。
【０１８６】
上述したように、モジュール基板３０の表面に信号ラインＬＳ、および前記信号ラインＬＳを除く領域に電源ラインＬＶおよびグラウンドラインＬＧを設け、モジュール基板３０の裏面にグラウンドラインＬＧとスルーホール３４を介して接続されたグラウンドパターンＧＰ、および表面の電源ラインＬＶとスルーホール３４を介して接続された最小限の電源ラインＬＶを設け、モジュール基板３０の表面に、電源ラインＬＶおよびグラウンドラインＬＧと接続されたバイパスコンデンサ３５を設けたので、信号ラインＬＳのインピーダンスを減少することができ、ノイズの影響や不要電波の輻射が起こらないようにすることができ、一般的なチューナモジュールのモジュール基板において必要であった底面側の導体層で形成されていたシールド層がなくても、同等のシールド効果を得ることができる。
【０１８７】
また、たとえば、一般的なチューナモジュールの３層構造のモジュール基板に比べて、本実施の形態に係るモジュール基板３０では、両面基板を用いても同等の上述した効果を得ることができる。
このため、大幅なコストダウン、設計効率のアップ、検討効率のアップ、基板の薄型化、基板の生産日程の短縮等が可能となる。
【０１８８】
また、モジュール基板３０の裏面には、チップ部品等が形成されていないので裏面が平坦に形成することができる。また、このモジュール基板を用いたチューナモジュール２０は裏面が平坦でありセット側基板１０に実装する際に有用である。
【０１８９】
また、モジュール基板３０の裏面に接続端子３１、セット側基板１０に接続端子１２を設けたので、たとえば、チューナモジュール２０を実装する場合には、チューナモジュール２０と主基板１０に形成された所望の回路等を電気的に簡単に接続することができる。
【０１９０】
また、たとえば、図１０に示すような電子機器の一具体例であるＰＤＡ（Personal digital assistant）１ｐ、ノートパソコン、携帯端末、デジタルカメラ等に必要とされる薄型化や小型化のチューナモジュールの開発に有利であり、セット側のスペースの制約が少なくなるため、セットのより一層の小型化や特徴あるデザインが可能となる。
【０１９１】
さらに、作業性の改善はもとよりチューナ専用の工場でなくてもチップマウント設備がある工場であれば生産可能であるため、コスト的に有利な消費地生産も行いやすく、デリバリー面でも有利な供給体制が可能となる。
【０１９２】
また、軽量小型薄型化することができるために、表面実装形状とすることが可能となり、従来のように手作業で実装する必要が無くなり、たとえばマウント機械でマウント実装することができるのでセットの生産性が向上するという利点がある。
【０１９３】
また、軽量小型薄型に形成することができるので、採用する部品も小さく作り出せ、出来あがったチューナモジュールも流通するに当り、効率がよく環境に有利であるという利点がある。
【０１９４】
なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変が可能である。たとえば、本実施の形態では、ＱＦＰ（Quad flat package ）型ＩＣチップを用いた図を示したが、この形態に限られるものではない。
たとえば、よりＩＣチップの背の低いＣＳＰ（Chip size package ）を用いてもよい。そうすることで、より薄型かつ小型の電子機器およびチューナモジュールを形成することができる。
【０１９５】
また、セット側基板に形成された位置決め用穴、およびシールドカバーに形成された位置決め用金属片は、本実施の形態に限られるものではない。
たとえば、受信回路やその他の機能回路等の都合により、セット側基板とモジュール基板の位置決め用の穴や金属片を所望の形、数、位置等にしてよい。
【０１９６】
また、チューナモジュールの形状は、本実施の形態に限られるものではない。所望の形状であってよい。
【０１９７】
また、モジュール基板に形成された配線パターンは、本実施の形態に限られるものではない。所望の形状であってよい。
【０１９８】
【発明の効果】
以上説明したように、本発明によれば、小型かつ薄型の電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０１９９】
また、余計な工程を増やすことなく、簡単な構造で所定の位置に確実に実装可能な電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０２００】
また、簡単な構造のシールドカバーが設けられた電子機器、チューナモジュール、およびモジュール基板を提供することができる。
【０２０１】
【図面の簡単な説明】
【図１】本発明に係る電子機器の一実施の形態を模式的に示す斜視図である。
【図２】図１の電子機器のＡ−Ａ線の断面の一例を模式的を示す図である。
【図３】図１の電子機器に内蔵される受信回路の機能ブロックの一例を示す図である。
【図４】図３の受信回路のチューナの一例を示す図である。
【図５】図１のＢ−Ｂ線での断面の一例を模式的に示す図である。
【図６】図５のチューナモジュールのモジュール基板、およびセット側基板の断面の一実施の形態を模式的に示す図である。
【図７】図６のモジュール基板の表面導体層に形成されている配線パターンの一具体例を示す図である。
【図８】図６のモジュール基板の底面導体層に形成されている導体パターンの一具体例を示す図である。
【図９】図６のモジュール基板の断面の一実施の形態を模式的に示す図である。
【図１０】本発明に係る電子機器の一具体例を示す図である。
【図１１】従来のダブルコンバージョン方式のチューナの機能ブロックの一例を示す図である。
【図１２】従来の空芯コイルを用いたチューナを内蔵しているチューナモジュールの一例を示す図である。
【図１３】従来のモジュール基板の断面の一例を示す模式的に示す図である。
【図１４】従来のチューナモジュールおよびセット側基板の一具体例を模式的に示す斜視図である。
【図１５】図１４のＣ−Ｃ線での断面の一例を模式的に示す図である。
【符号の説明】
１…電子機器、１０…セット側基板、１１…位置決め用挿入穴（被係止部）、１２…接続端子、２０…チューナモジュール、３０…モジュール基板、３０ｋ…被係止部（第２の被係止部）、３１…接続電極、３１ａ…接続端子、３２…表面導体層、３２ｐ…配線パターン、３３…底面導体層、３４…スルーホール、３５…バイパスコンデンサ、４０…シールドカバー、４１…金属片（係止部）、５０…ＩＣチップ、６０…チップ部品、７０ａ…空芯コイル、１００…受信回路、１１０…残留側波帯（ＶＳＢ）ビデオ検波器、１２０…ビデオプロセッサおよびドライバ、１３０…ＦＭオーディオ検波器、１４０…オーディオプロセッサおよびドライバ、１５０…シリアルディジタルインターフェース、１６０…バイアスおよび制御ロジック回路、１７０…周波数基準、２００…チューナ、２１０…ＲＦアンプ、２２０…第１のミキサー、２２１…第１のオシレータ、２３０…第１のＩＦアンプ、２４０…バンドバスフィルタ、２５０…第２のミキサー、２５１…第２のオシレータ、２６０…第２のＩＦアンプ、２７０…バンドパスフィルタ、３００…チューナ、３１０…バンドパスフィルタ、３２０…ＲＦアンプ、３３０…バンドパスフィルタ、３４０…第１のミキサー、３４１…第１のオシレータ、３５０…第１のＩＦアンプ、３６０…バンドパスフィルタ、３７０…第２のミキサー、３７１…第２のオシレータ、３８０…第２のＩＦアンプ、３９０…バンドパスフィルタ。
Claims (28)
- 主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、
前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、
前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、
前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む
電子機器。 - 前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、
前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する
請求項１に記載の電子機器。 - 前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、
前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている
請求項１に記載の電子機器。 - 前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、
前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを含む
請求項３に記載の電子機器。 - 前記主基板は、第１の接続端子を有し、
前記モジュール基板は、前記第２の面に、前記第１の接続端子と電気的に接続する第２の接続端子を含む
請求項１に記載の電子機器。 - 前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている
請求項５に記載の電子機器。 - 前記モジュール基板は、少なくとも、チューナの主要部が一つの集積回路に集積され、
前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、
第１の周波数の第１の発振信号を出力する第１の発振部と、
前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、
第２の周波数の第２の発振信号を出力する第２の発振部と、
前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、
少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている
請求項１に記載の電子機器。 - 第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、
前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する
請求項７に記載の電子機器。 - 前記第１のフィルタ部は、前記集積回路の外部に形成されている
請求項８に記載の電子機器。 - 前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する
請求項７に記載の電子機器。 - 前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する
請求項７に記載の電子機器。 - 前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する
請求項１１に記載の電子機器。 - 主基板と、前記主基板に実装されるチューナモジュールとを有する電子機器であって、
前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、
前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記主基板は、前記チューナモジュールをあらかじめ決められた位置に保持するための被係止部を含み、
前記チューナモジュールは、前記モジュール基板の一方の面側に配置されているシールドカバーを含み、
前記シールドカバーは、前記主基板の被係止部と係止する係止部を含む、
電子機器。 - 前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、
前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する
請求項１３に記載の電子機器。 - 主基板に実装されるチューナモジュールであって、
前記チューナモジュールは、モジュール基板と、前記モジュール基板の一方の面側に配置されているシールドカバーとを含み、
前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む
チューナモジュール。 - 前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、
前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する
請求項１５に記載のチューナモジュール。 - 前記モジュール基板は、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成され、
前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されている
請求項１５に記載のチューナモジュール。 - 前記モジュール基板は、前記第１の面に、前記第２の面のグラウンドパターンとスルーホールを介して接続されたグラウンドラインを有し、
前記第１の面に形成され、前記第２の面の電源ラインパターンとスルーホールを介して接続された前記第１の面の電源ライン、および前記グラウンドラインと接続されたバイパスコンデンサを有する
請求項１７に記載のチューナモジュール。 - 前記主基板は、第１の接続端子を有し、
前記モジュール基板は、前記第２の面に前記第１の接続端子と電気的に接続する第２の接続端子を含む
請求項１５に記載のチューナモジュール。 - 前記第２の接続端子は、前記第１の面に形成された信号ラインと、スルーホールを介して接続されている
請求項１９に記載のチューナモジュール。 - 前記モジュール基板は、チューナの主要部が一つの集積回路に集積され、
前記チューナの主要部は、入力端子から入力された信号を増幅する第１の増幅部と、
第１の周波数の第１の発振信号を出力する第１の発振部と、
前記第１の発振部から出力された第１の発振信号および前記第１の増幅部から出力された信号に応じた前記第１の中間周波信号を出力する第１のミキサーと、
第２の周波数の第２の発振信号を出力する第２の発振部と、
前記第２の発振部から出力された第２の発振信号および前記第１のミキサーから出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する第２のミキサーとを含み、
少なくとも、前記第１の発振部から発振される第１の発振信号、または第２の発振部から発振される第２の発振信号が、イメージ除去するように設定されている
請求項１５に記載のチューナモジュール。 - 第１のミキサーから出力された第１の中間周波信号から所望の周波数成分のみを前記第２のミキサーに出力する第１のフィルタ部を有し、
前記第２のミキサーは、前記第２の発振部から出力された第２の発振信号および前記第１のフィルタ部から出力された第１の中間周波信号に応じて、第２の中間周波信号を出力する
請求項２１に記載のチューナモジュール。 - 前記第１のフィルタ部は、前記集積回路の外部に形成されている
請求項２２に記載のチューナモジュール。 - 前記第１のミキサーから出力された第１の中間周波信号を増幅する第２の増幅部を有する
請求項２１に記載のチューナモジュール。 - 前記第２のミキサーから出力された第２の中間周波信号を増幅する第２の増幅部を有する
請求項２１に記載のチューナモジュール。 - 前記第２の増幅部から出力された第２の中間周波信号から所望の周波数成分のみを出力する第２のフィルタ部を有する
請求項２５に記載のチューナモジュール。 - 主基板に実装されるチューナモジュールであって、
前記チューナモジュールは、第１の面に信号ライン、および前記信号ラインを除く領域に少なくとも電源ラインが形成され、前記第１の面に対向する第２の面にグラウンドパターン、および前記グラウンドパターンを除く領域に最小限の電源ラインパターンが形成されたモジュール基板を含み、
前記第１の面の電源ラインと、前記第２の面の電源ラインパターンとがスルーホールを介して接続されており、
前記モジュール基板の一方の面側に形成されているシールドカバーを含み、
前記シールドカバーは、前記主基板に形成された被係止部と係止する係止部を含む
チューナモジュール。 - 前記モジュール基板は、前記シールドカバーをあらかじめ決められた位置に保持するための第２の被係止部を含み、
前記シールドカバーの係止部は、前記モジュール基板に形成された第２の被係止部に係止し、かつ前記主基板に形成された係止部に係止する
請求項２７に記載のチューナモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001341726A JP3963094B2 (ja) | 2001-11-07 | 2001-11-07 | 電子機器、および、チューナモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001341726A JP3963094B2 (ja) | 2001-11-07 | 2001-11-07 | 電子機器、および、チューナモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003143024A JP2003143024A (ja) | 2003-05-16 |
| JP3963094B2 true JP3963094B2 (ja) | 2007-08-22 |
Family
ID=19155705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001341726A Expired - Fee Related JP3963094B2 (ja) | 2001-11-07 | 2001-11-07 | 電子機器、および、チューナモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963094B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573812B2 (ja) * | 2006-07-31 | 2010-11-04 | シャープ株式会社 | 小型モジュールおよびそれを搭載したモバイル用途機器 |
| JP2008211416A (ja) * | 2007-02-26 | 2008-09-11 | Sharp Corp | 放送受信モジュール |
| JP2009017112A (ja) * | 2007-07-03 | 2009-01-22 | Sharp Corp | 遮蔽構造、遮蔽構造を備える衛星放送受信用コンバータ、および遮蔽構造を備える衛星放送受信用アンテナ装置 |
| JP2011139321A (ja) * | 2009-12-28 | 2011-07-14 | Sony Corp | チューナモジュールおよび受信装置 |
| JP5630118B2 (ja) * | 2010-07-22 | 2014-11-26 | ソニー株式会社 | チューナモジュールおよび受信装置 |
| KR101693864B1 (ko) * | 2010-09-14 | 2017-01-06 | 엘지이노텍 주식회사 | 튜너 |
| JP2012147321A (ja) * | 2011-01-13 | 2012-08-02 | Murata Mfg Co Ltd | コネクタ付モジュール |
| EP4244983A1 (en) * | 2020-11-10 | 2023-09-20 | The Government of the United States of America, as represented by the Secretary of the Navy | Reconfigurable power amplifier |
-
2001
- 2001-11-07 JP JP2001341726A patent/JP3963094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003143024A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100313590B1 (ko) | 튜너의구조체및이를사용한케이블모뎀튜너 | |
| GB2274949A (en) | Modular tuner and demodulator | |
| JP3963094B2 (ja) | 電子機器、および、チューナモジュール | |
| US7030940B2 (en) | Tuner that suppresses outside radiation of inside oscillated signal | |
| US10609323B2 (en) | Universal tuning module | |
| JP3601497B2 (ja) | 高周波装置 | |
| JP3633278B2 (ja) | 複数放送波の受信装置 | |
| WO2015083353A1 (ja) | チューナ装置 | |
| US20060174283A1 (en) | Integrated tuner for satellite and terrestrial broadcast reception | |
| JP2000286022A (ja) | 電子機器用端子コネクタ及び電子機器 | |
| JPH11317687A (ja) | 電子チューナ | |
| JP2762178B2 (ja) | Ｔｖ受信用カード型電子チューナ | |
| US7194245B2 (en) | High-frequency signal receiving apparatus | |
| US20120314385A1 (en) | Circuit board and electronic apparatus | |
| TW519829B (en) | Integrated circuit for wireless terminal and television using the integrated circuit | |
| TW566038B (en) | Signal processing unit and electronic apparatus using the same | |
| JP2003143029A (ja) | チューナモジュール、電子機器 | |
| TW526661B (en) | Tuner device | |
| JP3094608B2 (ja) | カード型電子チューナ | |
| JP2005167314A (ja) | チューナーを備えた電子機器 | |
| JPH0287833A (ja) | テレビジョンチューナ | |
| JP4856258B2 (ja) | チューナモジュール及び受信装置 | |
| JPH05110459A (ja) | カード型電子チユーナ | |
| JP2005354147A (ja) | テレビジョンチューナ | |
| JP2005277912A (ja) | チューナモジュール、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| LAPS | Cancellation because of no payment of annual fees |