JP4856258B2 - チューナモジュール及び受信装置 - Google Patents

チューナモジュール及び受信装置 Download PDF

Info

Publication number
JP4856258B2
JP4856258B2 JP2010084355A JP2010084355A JP4856258B2 JP 4856258 B2 JP4856258 B2 JP 4856258B2 JP 2010084355 A JP2010084355 A JP 2010084355A JP 2010084355 A JP2010084355 A JP 2010084355A JP 4856258 B2 JP4856258 B2 JP 4856258B2
Authority
JP
Japan
Prior art keywords
tuner
distributor
block
wiring
barrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010084355A
Other languages
English (en)
Other versions
JP2011217187A (ja
Inventor
海燕 趙
昌裕 小林
憲昭 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010084355A priority Critical patent/JP4856258B2/ja
Priority to US12/987,731 priority patent/US20110241808A1/en
Publication of JP2011217187A publication Critical patent/JP2011217187A/ja
Application granted granted Critical
Publication of JP4856258B2 publication Critical patent/JP4856258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/006Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Receivers (AREA)

Description

本発明の実施形態は、放送波を受信するチューナモジュールに関する。
地上アナログ放送、地上デジタル放送、衛星デジタル放送など複数の放送信号を受信可能な受信装置においては、チューナを複数搭載する必要がある。また、デジタル放送においては、チャンネル数の増加に伴い、視聴者が視聴したい番組の放送時間が増大し、また放送時間が重複したりすることが起きるため、番組を録画して視聴者の都合に合わせて番組を視聴する機会が増えてきた。このため、デジタル放送用のチューナを複数搭載する必要がある。
従来、デジタル放送とアナログ放送を、或いは2つのデジタル放送を同時に受信可能なチューナモジュールでは、別筐体に納められた2個のチューナモジュールがケーブルで接続されていた。または、単純に2個のチューナの筐体を合体していた。
従って、従来の構成においては、受信装置内の回路基板上におけるチューナモジュールが占有する面積が増大するという問題がある。この問題を解決する方法として従来の1個の筐体の中に2個のチューナを実装することが考えられる。
しかし、2個のチューナが近くにあるとチューナ内の局部発振器同士が干渉する問題が起き易い。この干渉に対処する方法が提案されている(例えば特許文献1参照。)。
特開2005−318053号公報
受信装置の小型化、薄型化のため、デジタル放送とアナログ放送を受信するチューナや或いはデジタル放送を複数同時に受信するチューナを内蔵するチューナモジュールにおいても、小型化が求められている。小型化のためにチューナモジュール内の回路部品は高密度に実装され、チューナ同士の距離が小さくなる傾向にある。このためにチューナ同士の相互干渉が起き易い状態となる。
本発明は上記したような事情に鑑み成されたものであって、1個の筐体内に複数のチューナを内蔵するチューナモジュールにおいて、チューナ同士の干渉の少ないチューナモジュールを提供することを目的とする。
上記目的を達成するために、実施形態のチューナモジュールは、略直方体形状の筐体と、前記筐体の長手方向の一端部に取り付けられた入力端子と、前記筐体の中の前記入力端子の近傍に配置された分配器と、前記入力端子と反対側の前記分配器の隣りに配置された第1のチューナと、前記分配器と反対側の前記第1のチューナの隣りに配置され、前記第1のチューナよりも高周波特性の高い第2のチューナと、前記分配器と前記第1のチューナとの間に配置された第1の障壁板と、前記第1のチューナと前記第2のチューナとの間に配置された第2の障壁板と、回路基板上において前記分配器から前記第1のチューナに至る第1の配線と、前記回路基板上において前記分配器から前記第2のチューナに至る、前記第1の配線よりも配線長が長い第2の配線と、前記長手方向に沿って配列された前記第1及び第2の各チューナの一つの側面から、前記長手方向と略直交する方向へ突出する出力端子と、を有することを特徴とする。
実施の形態1における横型のチューナモジュールの概観を示した斜視図。 実施の形態1におけるチューナモジュールの構造を示した図。 実施の形態1におけるチューナモジュールの構成を示したブロック図。 実施の形態1におけるチューナモジュールの構造を示した斜視図。 実施の形態2におけるチューナモジュールの構造を示した図。 実施の形態3におけるチューナモジュールの構造を示した図。 実施の形態4におけるチューナモジュールの構造を示した図。 実施の形態4におけるチューナモジュールの構造を示した斜視図。
以下実施の形態について図面を参照しながら説明する。
(実施の形態1)
図1は、実施の形態1における横型のチューナモジュール1の概観を示した斜視図である。チューナモジュール1は略直方体形状の金属製の筐体2によって覆われている。筐体2は側板3a、3b、3c、3dの側板に隣接する天板4a、4bにより構成されている。側板3aには、アンテナからの信号が入力される入力端子5が配置されている。
側板3dには複数の出力端子6とチューナモジュール1を図示しない受信装置内の回路基板に固定するための複数の足7が設置されている。出力端子6と足7は、側板3bに配置されることもあれば、また、天板4aまたは4bに配置される場合もある。
図2は、実施の形態1におけるチューナモジュールの構造を示した図である。天板4bを外した状態で、チューナモジュール1を天板4b側から見た図である。分配器を含む破線で示した分配器内蔵入力ブロック8は、筐体2の中で入力端子5の近傍に配置されている。第1のチューナである破線で示したシリコンチューナブロック9は、入力端子5と反対側の分配器内蔵入力ブロック8の隣であって略直方体形状の筐体2の長手方向の奥側に配置されている。第2のチューナである破線で示したディスクリートチューナブロック10は、分配器内蔵入力ブロック8と反対側のシリコンチューナブロック9の隣であって略直方体形状の筐体2の長手方向の更に奥側に配置されている。従って、入力端子5、分配器内蔵入力ブロック8、シリコンチューナブロック9、ディスクリートチューナブロック10が、この順序で直線状に配置されている。
分配器内蔵入力ブロック8、シリコンチューナブロック9、ディスクリートチューナブロック10は、回路基板11に実装されている。回路基板11は一体の部品であり、回路基板11の外形は筐体2の内側形状に略沿った形状である。
分配器内蔵入力ブロック8とシリコンチューナブロック9の間に第1の障壁板14が配置されている。また、シリコンチューナブロック9とディスクリートチューナブロック10のとの間に第2の障壁板15が配置されている。
回路基板11上において、分配器内蔵入力ブロック8からシリコンチューナブロック9へ信号を入力する配線16(一点差線で示されている)が配置されている。また、分配器内蔵入力ブロック8からディスクリートチューナブロック10へ至る信号を入力する配線17(一点差線で示されている)が配置されている。配線17は、回路基板11上のシリコンチューナブロック9の筐体近傍(側板3b近傍)に配置されている。
シリコンチューナブロック9のシリコンチューナとは、シリコンチューナIC(Integrated Circuit)12を用いたチューナである。シリコンチューナIC12は、従来ディスクリートチューナで用いられているミキサやPLL(Phase Locked Loop)などのIC、フィルタなどのアナログ部を構成する直径数ミリメートルの空芯コイル,バラクタダイオードといった機能部品を半導体チップで構成したチューナ回路部品である。受信に必要な回路を、一部を除き、ほぼ全て半導体内に収めているため、小型化が可能である。
ディスクリートチューナブロック10のディスクリートチューナとは、ミキサやPLLなどの周波数変換IC13、フィルタなどのアナログ部を構成する直径数ミリメートルの空芯コイル,バラクタダイオードといった機能部品を個別部品で構成したチューナである。実装面積が大きくなるが、高周波特性が一般的にシリコンチューナより高く、アナログ放送とデジタル放送兼用のチューナではディスクリートチューナが用いられることが多い。
図3は、実施の形態1におけるチューナモジュールの構成を示したブロック図である。放送波の高周波信号は、入力端子5から分配器内蔵入力ブロック8に入力される。分配器内蔵入力ブロック8内では、高周波信号はフィルタ20を通過し分配器21に入力される。分配器21から出力された高周波信号の一方は、配線16を経由してシリコンチューナブロック9へ入力される。もう一方の信号は、配線17を経由してディスクリートチューナブロック10へ入力される。
シリコンチューナブロック9においては、フィルタ22を通過した後にシリコンチューナIC12へ入力される。シリコンチューナIC12の内部の詳細な動作は省略するが、周波数変換部23の内部に局部発振器24とミキサ25が設けられており、復調しやすいIF(Intermediate Frequency、中間周波数)信号に変換され、デジタルIF−Out部26へ出力される。
一方、ディスクリートチューナブロック10においては、バンドパスフィルタ27によって希望のチャンネル周波数が抽出される。次にRFアンプ28によって増幅され、周波数変換IC13に入力される。周波数変換IC13では、局部発振器30がPLLに基づいた周波数を発生させ、ミキサ31によって復調しやすいIF信号に変換される。変換された出力信号は、バンドパスフィルタ32を通過した後でIF(Intermediate Frequency、中間周波数)増幅アンプ33で増幅された後、アナログ用SAW(Surface Acoustic Wave、表面弾性波)フィルタ34とデジタル用SAWフィルタ37に入力される。
アナログ用SAWフィルタ34から出力された信号は、アナログ復調IC35にて復調され、アナログIF−Out部36に出力される。デジタル用SAWフィルタ37から出力された信号は、デジタルIFアンプで増幅され、デジタルIF−Out部39に出力される。
シリコンチューナブロック9のシリコンチューナIC12やディスクリートチューナブロック10の周波数変換IC13には、局部発振器24、局部発振器30が含まれており、局部発振器による相互の干渉を抑制することが必要となる。入力端子5、分配器内蔵入力ブロック8、シリコンチューナブロック9、ディスクリートチューナブロック10をこの順序で一直線状に配置し、シリコンチューナブロック9とディスクリートチューナブロック10の間に第2の障壁版15を配置し、シリコンチューナIC12と周波数変換IC13の距離を大きくとることによって、局部発振器同士の干渉の影響を抑制することが可能となる。
シリコンチューナIC12は、局部発振器24の輻射の大きさがディスクリートチューナブロック10の周波数変換IC13の局部発振器30に比べて小さい。このため、分配器内蔵入力ブロック8、ディスクリートチューナブロック10の間にシリコンチューナブロック9を配することにより、分配器内蔵入力ブロック8からディスクリートチューナブロック10への配線17への局部発振信号の飛び込みの影響は低い。更にディスクリートチューナブロック10のような空芯コイルも無いため、コイルと信号ラインとの結合もない。
図4は、実施の形態1におけるチューナモジュールの構造を示した斜視図である。図4に示したように、第1の障壁板14は、側板3bから側板3dに渡って分配器内蔵入力ブロック8とシリコンチューナブロック9を仕切るように配置されている。第2の障壁板15は、側板3bから側板3dに渡ってシリコンチューナブロック9とディスクリートチューナブロック10を仕切るように配置されている。第1の障壁板14、第2の障壁板15は、金属であり、筐体2と同じ材質が好適である。第1の障壁板14、第2の障壁板15は、側板3b、側板3dとそれぞれ電気的に接続されており、局部発振器による相互干渉の影響を抑制することができる。1個の筐体内に複数のチューナを内蔵するチューナモジュールにおいて、チューナ同士の干渉の少ない安定した受信が可能となる。
(実施の形態2)
図5は、実施の形態2におけるチューナモジュールの構造を示した図である。この実施の形態2の各部について、図2に示す実施の形態1のチューナモジュールの各部と同一部分は同一符号である。この実施の形態2が実施の形態1と異なる点は、第2のチューナであるディスクリートチューナブロック10をシリコンチューナブロック40に代えた構成としたことである。
シリコンチューナIC12、シリコンチューナIC41は、局部発振器の輻射の程度が小さいため、配線17、局部発振信号の飛び込みの影響は小さく、更にディスクリートチューナブロックのような空芯コイルも無いため、コイルと信号ラインとの結合も少ない。また、入力端子5、分配器内蔵入力ブロック8、シリコンチューナブロック9、シリコンチューナブロック40を直線状に配置し、シリコンチューナブロック9とシリコンチューナブロック40の間に第2の障壁版15を配置し、シリコンチューナIC12とシリコンチューナIC41の距離を大きくとることによって、局部発振器同士の干渉の影響を抑制することが可能となる。
(実施の形態3)
図6は、実施の形態3におけるチューナモジュールの構造を示した図である。この実施の形態3の各部について、図2に示す実施の形態1のチューナモジュールの各部と同一部分は同一符号である。この実施の形態3が実施の形態1と異なる点は、第1のチューナであるシリコンチューナブロック9と第2のチューナであるディスクリートチューナブロック10との間にさらに第3の障壁板42を設けたことである。
第3の障壁板42は、第2の障壁板15の近傍に第2の障壁板15と略平行に配置されている。第3の障壁板42は、第2の障壁板15と同材質であり、側板3b、側板3dと電気的に接続されている。第1のチューナと第2のチューナの間の障壁板15と障壁板42の二重構造とすることにより、第1のチューナと第2のチューナの局部発振器の干渉を減少させ、更にチューナ回路間のその他の干渉も抑えることができる。
(実施の形態4)
図7は、実施の形態4におけるチューナモジュールの構造を示した図である。この実施の形態4の各部について、図6に示す実施の形態3のチューナモジュールの各部と同一部分は同一符号である。この実施の形態4が実施の形態3と異なる点は、第1のチューナと配線17との間に第4の障壁板43を設けたことである。
図8は、実施の形態4におけるチューナモジュールの構造を示した斜視図である。第4の障壁板43は、第1の障壁板14から第2の障壁板15に渡って、側板3bと略平行に配置されている。第4の障壁板43は金属であり、第1の障壁板14、第2の障壁板15と同じ材質が好適である。第4の障壁板43は、第1の障壁板14、第2の障壁板15とそれぞれ電気的に接続されており、配線17への第1のチューナであるシリコンチューナブロック9からの局部発振器の輻射の影響が少なくなり、またディスクリートチューナブロック10の空芯コイルと信号ラインとの結合も避けることが可能となる。更に、配線17へのその他のノイズの混入や不要輻射の影響を防ぐことができる。従って、チューナ同士の干渉の少ない安定した受信が可能となる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1 チューナモジュール
2 筐体
3a、3b、3c、3d 側板
4a、4b 天板
5 入力端子
6 出力端子
7 足
8 分配器内蔵入力ブロック
9 シリコンチューナブロック
10 ディスクリートチューナブロック
11 回路基板
12 シリコンチューナIC
13 周波数変換IC
14 第1の障壁板
15 第2の障壁板
16 配線
17 配線
40 シリコンチューナブロック
41 シリコンチューナIC
42 第3の障壁板
43 第4の障壁板

Claims (5)

  1. 略直方体形状の筐体と、
    前記筐体の長手方向の一端部に取り付けられた入力端子と、
    前記筐体の中の前記入力端子の近傍に配置された分配器と、
    前記入力端子と反対側の前記分配器の隣りに配置された第1のチューナと、
    前記分配器と反対側の前記第1のチューナの隣りに配置され、前記第1のチューナよりも高周波特性の高い第2のチューナと、
    前記分配器と前記第1のチューナとの間に配置された第1の障壁板と、
    前記第1のチューナと前記第2のチューナとの間に配置された第2の障壁板と、
    回路基板上において前記分配器から前記第1のチューナに至る第1の配線と、
    前記回路基板上において前記分配器から前記第2のチューナに至る、前記第1の配線よりも配線長が長い第2の配線と、
    前記長手方向に沿って配列された前記第1及び第2の各チューナの一つの側面から、前記長手方向と略直交する方向へ突出する出力端子と、
    を有することを特徴とするチューナモジュール。
  2. 前記第1のチューナと前記第2のチューナとの間にさらに第3の障壁板を有することを特徴とする請求項1記載のチューナモジュール。
  3. 前記第2の配線は、前記回路基板上において前記分配器から前記第1のチューナの筐体近傍を通って前記第2のチューナに至り、
    前記第1のチューナと前記第2の配線との間に第4の障壁板をさらに有することを特徴とする請求項1又は2記載のチューナモジュール。
  4. 前記第1のチューナはシリコンチューナであり、前記第2のチューナはディスクリートチューナであることを特徴とする請求項1ないし3のいずれか1項に記載のチューナモジュール。
  5. 請求項1ないし4のいずれか1項に記載のチューナモジュールを備えた受信装置。
JP2010084355A 2010-03-31 2010-03-31 チューナモジュール及び受信装置 Expired - Fee Related JP4856258B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010084355A JP4856258B2 (ja) 2010-03-31 2010-03-31 チューナモジュール及び受信装置
US12/987,731 US20110241808A1 (en) 2010-03-31 2011-01-10 Tuner Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084355A JP4856258B2 (ja) 2010-03-31 2010-03-31 チューナモジュール及び受信装置

Publications (2)

Publication Number Publication Date
JP2011217187A JP2011217187A (ja) 2011-10-27
JP4856258B2 true JP4856258B2 (ja) 2012-01-18

Family

ID=44708946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084355A Expired - Fee Related JP4856258B2 (ja) 2010-03-31 2010-03-31 チューナモジュール及び受信装置

Country Status (2)

Country Link
US (1) US20110241808A1 (ja)
JP (1) JP4856258B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887896A (ja) * 1981-11-20 1983-05-25 アルプス電気株式会社 高周波回路機器の組立構造
JP4747409B2 (ja) * 2000-11-09 2011-08-17 ソニー株式会社 受信装置
JP2003174278A (ja) * 2001-12-06 2003-06-20 Alps Electric Co Ltd チューナユニット
JP4009941B2 (ja) * 2002-04-16 2007-11-21 ソニー株式会社 衛星放送受信用フロントエンド
JP3100213U (ja) * 2003-09-03 2004-05-13 アルプス電気株式会社 テレビジョンチューナ
JP4375099B2 (ja) * 2004-04-27 2009-12-02 パナソニック株式会社 高周波信号受信装置
JP2005322976A (ja) * 2004-05-06 2005-11-17 Alps Electric Co Ltd デュアルチューナ
JP2007251702A (ja) * 2006-03-17 2007-09-27 Sharp Corp 受信装置、受信システム
JP2009302796A (ja) * 2008-06-12 2009-12-24 Sharp Corp 受信装置および受信システム
JP2010040682A (ja) * 2008-08-04 2010-02-18 Alps Electric Co Ltd チューナユニット

Also Published As

Publication number Publication date
JP2011217187A (ja) 2011-10-27
US20110241808A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
US8254144B2 (en) Circuit board laminated module and electronic equipment
KR102157918B1 (ko) 수신 장치
US7627297B2 (en) Multi-tuner system, single package dual tuning system and receiver and digital television using the same
JP2008061112A (ja) 放送受信装置
JP5045727B2 (ja) 高周波モジュールおよび受信装置
JP2015115742A (ja) 複合アンテナ装置
JP4856258B2 (ja) チューナモジュール及び受信装置
JP5278579B2 (ja) 高周波モジュールおよび受信装置
JP2005130279A (ja) ダイバーシティ受信用チューナ
JP3963094B2 (ja) 電子機器、および、チューナモジュール
JP2008278099A (ja) テレビジョンチューナ装置
KR101331659B1 (ko) 쿼드 모듈 튜너
JP2006211530A (ja) 衛星放送・地上波放送受信用一体型チューナ
JP2013141097A (ja) 高周波モジュール、及び該高周波モジュールを備えた電子機器
JP2005167314A (ja) チューナーを備えた電子機器
JP2007103610A (ja) 電子装置
JP2019047415A (ja) アンテナ装置
JP3972663B2 (ja) 高周波信号受信装置
JP2010200129A (ja) チューナ
JP2007189136A (ja) フィルタカバー実装方法及びアンテナ装置
JP2005322976A (ja) デュアルチューナ
WO2012008315A1 (ja) フロントエンドモジュールおよび受信装置
JP2007104224A (ja) チューナユニット
JP4611902B2 (ja) ダイバーシティ受信用チューナ
JP2011239162A (ja) 受信装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees