CN114449751B - 电路板组件及电子设备 - Google Patents
电路板组件及电子设备 Download PDFInfo
- Publication number
- CN114449751B CN114449751B CN202110796376.8A CN202110796376A CN114449751B CN 114449751 B CN114449751 B CN 114449751B CN 202110796376 A CN202110796376 A CN 202110796376A CN 114449751 B CN114449751 B CN 114449751B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- groove
- bonding pad
- component
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请实施例提供一种电路板组件及电子设备,该电路板组件通过在电路板的第一焊盘的外周设置有至少一个凹槽,或者在元器件的第二焊盘的外周设置有至少一个凹槽,或者在电路板的第一焊盘的外周以及元器件的第二焊盘的外周均设置有至少一个凹槽,在电路板本体或元器件本体发生变形时,能够降低电路板与元器件之间的连接处发生疲劳失效的风险。
Description
技术领域
本申请实施例涉及终端技术领域,特别涉及一种电路板组件及电子设备。
背景技术
芯片与印制电路板(Printed Circuit Board,PCB)之间的电连接是一种常见的芯片封装技术。
现有技术中,一般是将PCB的焊盘与芯片的焊盘通过焊料(例如高温锡膏等)焊接,以实现芯片与PCB之间的电连接。但是,在工作过程中,由于芯片的温度会发生周期性变化,会导致芯片和PCB产生变形,且不同材料的热膨胀系数不同,芯片和PCB的相对不均匀变形会使得位于芯片与PCB之间的焊点很容易出现热疲劳失效的风险。现有技术中为了避免出现焊点失效的问题,一般会采用耐温性能更好的焊料来焊接芯片和PCB,但同时会在一定程度上增加材料成本。
发明内容
本申请实施例提供一种电路板组件及电子设备,能够在不增加材料成本的同时,降低芯片与电路板之间的焊点容易发生热疲劳开裂或失效的风险。
本申请实施例第一方面提供一种电路板组件,至少包括:电路板以及与所述电路板电连接的元器件;所述电路板包括:电路板本体以及至少一个第一焊盘,所述至少一个第一焊盘设置在所述电路板本体的第一表面上;所述元器件包括:元器件本体以及至少一个第二焊盘;所述至少一个第二焊盘设置在所述元器件本体的第一表面上;所述电路板本体的第一表面和所述元器件本体的第一表面中的至少一者上还设置有至少一个凹槽,所述至少一个凹槽位于所述至少一个第一焊盘或所述至少一个第二焊盘的外周。
本申请实施例提供的电路板组件,通过在电路板的第一焊盘的外周设置有至少一个凹槽,或者在元器件的第二焊盘的外周设置有至少一个凹槽,或者在电路板的第一焊盘的外周以及元器件的第二焊盘的外周均设置有至少一个凹槽,在电路板本体或元器件本体发生变形时,能够减小电路板本体或元器件本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,从而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述至少一个第一焊盘的部分外周具有所述至少一个凹槽;或者,所述至少一个第二焊盘的部分外周具有所述至少一个凹槽。
在一种可能的实现方式中,所述电路板本体的第一表面上设置有所述至少一个凹槽,所述至少一个凹槽位于所述至少一个第一焊盘的外周。
通过在电路板的第一焊盘的外周设置有至少一个凹槽,在电路板本体发生变形时,能够减小电路板本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,从而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第一焊盘的外周的所述凹槽的至少部分与所述第一焊盘的中心和所述元器件的中心之间的连线相交。
电路板本体发生变形时,电路板与元器件之间的连接处的约束力沿着第一焊盘的中心和元器件的中心之间的连线方向,通过在第一焊盘的外周设置至少一个凹槽,且凹槽的至少部分与第一焊盘的中心和元器件的中心之间的连线相交,即能够保证凹槽的至少部分与电路板与元器件之间的连接处的约束力方向相交,这样,凹槽能够起到抵消约束力的作用,与电路板与元器件之间的连接处协调变形,从而能够减小电路板本体变形对电路板与元器件之间的连接处的约束力,减小电路板与元器件之间的连接处的蠕变变形量,进而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第一焊盘的外周的所述凹槽与所述第一焊盘的中心与所述元器件的中心之间的连线相互垂直。
第一焊盘的外周的凹槽与第一焊盘的中心与元器件的中心之间的连线相互垂直,即第一焊盘的外周的凹槽与电路板与元器件之间的连接处的约束力方向相互垂直,这样,凹槽能够在更大程度上能够起到抵消约束力的作用,与电路板与元器件之间的连接处更大程度上协调变形。
在一种可能的实现方式中,所述至少一个第一焊盘中靠近所述电路板本体的外边缘的所述第一焊盘的外周均具有至少一个凹槽。
电路板本体发生变形时,靠近电路板本体的外边缘的第一焊盘相较于其它位置的第一焊盘更容易产生内应力和蠕变变形,因此,通过在靠近电路板本体的外边缘的第一焊盘的外周均设置有至少一个凹槽,能够保证电路板本体发生变形时,对内应力和蠕变变形量较大的第一焊盘与元器件之间的连接处协调变形,减小对内应力和蠕变变形量较大的第一焊盘与元器件之间的连接处的约束力和蠕变变形量,进而更好的降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述凹槽与所述第一焊盘之间的最大距离小于0.2mm。通过限定凹槽与第一焊盘之间的最大距离,能够保证凹槽对第一焊盘的有效协调,在电路板本体发生变形时,相对有效的起到抵消电路板本体变形对元器件与电路板之间的连接处的约束力的作用。
在一种可能的实现方式中,所述凹槽在沿着所述电路板本体的厚度方向上的尺寸为0.04-0.3mm。通过限定电路板本体上的凹槽的深度范围,在电路板本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证电路板本体的使用性能以及可靠性。
在一种可能的实现方式中,所述凹槽具有第一侧壁以及与所述第一侧壁相对的第二侧壁;其中,所述第一侧壁为所述凹槽靠近所述第一焊盘的一侧,所述第二侧壁为所述凹槽背离所述第一焊盘的一侧;所述第一侧壁与所述第二侧壁之间的距离为0.05mm-0.2mm。
通过限定电路板本体上的凹槽的设置宽度,在电路板本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证电路板本体的使用性能以及可靠性。
在一种可能的实现方式中,所述元器件本体的第一表面上设置有所述至少一个凹槽,所述至少一个凹槽位于所述至少一个第二焊盘的外周。
通过在元器件的第二焊盘的外周设置有至少一个凹槽,在元器件本体发生变形时,能够减小元器件本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,从而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第二焊盘的外周的所述凹槽的至少部分与所述第二焊盘的中心和所述电路板的中心之间的连线相交。
元器件本体发生变形时,电路板与元器件之间的连接处的约束力沿着第二焊盘的中心和电路板的中心之间的连线方向,通过在第二焊盘的外周设置至少一个凹槽,且凹槽的至少部分与第二焊盘的中心和电路板的中心之间的连线相交,即能够保证凹槽的至少部分与电路板与元器件之间的连接处的约束力方向相交,这样,凹槽能够起到抵消约束力的作用,与电路板与元器件之间的连接处协调变形,从而能够减小元器件本体变形对电路板与元器件之间的连接处的约束力,减小电路板与元器件之间的连接处的蠕变变形量,进而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第二焊盘的外周的所述凹槽与所述第二焊盘的中心与所述电路板的中心之间的连线相互垂直。
第二焊盘的外周的凹槽与第二焊盘的中心与电路板的中心之间的连线相互垂直,即第二焊盘的外周的凹槽与电路板与元器件之间的连接处的约束力方向相互垂直,这样,凹槽能够在更大程度上能够起到抵消约束力的作用,与电路板与元器件之间的连接处更大程度上协调变形。
在一种可能的实现方式中,所述至少一个第二焊盘中靠近所述元器件本体的外边缘的所述第二焊盘的外周均具有至少一个凹槽。
元器件本体发生变形时,靠近元器件本体的外边缘的第二焊盘相较于其它位置的第二焊盘更容易产生内应力和蠕变变形,因此,通过在靠近元器件本体的外边缘的第二焊盘的外周均设置有至少一个凹槽,能够保证元器件本体发生变形时,对内应力和蠕变变形量较大的第二焊盘与电路板之间的连接处协调变形,减小对内应力和蠕变变形量较大的第二焊盘与电路板之间的连接处的约束力和蠕变变形量,进而更好的降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述凹槽与所述第二焊盘之间的最大距离小于0.2mm。通过限定凹槽与第二焊盘之间的最大距离,能够保证凹槽对第二焊盘的有效协调,在元器件本体发生变形时,相对有效的起到抵消元器件本体变形对元器件与电路板之间的连接处的约束力的作用。
在一种可能的实现方式中,所述凹槽在沿着所述元器件本体的厚度方向上的尺寸为0.04-0.3mm。通过限定元器件本体上的凹槽的深度范围,在元器件本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证元器件本体的使用性能以及可靠性。
在一种可能的实现方式中,所述凹槽具有第三侧壁以及与所述第三侧壁相对的第四侧壁;其中,所述第三侧壁为所述凹槽靠近所述第二焊盘的一侧,所述第四侧壁为所述凹槽背离所述第二焊盘的一侧;所述第三侧壁与所述第四侧壁之间的距离为0.05mm-0.2mm。
通过限定元器件本体上的凹槽的设置宽度,在元器件本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证元器件本体的使用性能以及可靠性。
在一种可能的实现方式中,所述电路板本体的第一表面和所述元器件本体的第一表面上均设置有所述凹槽,所述至少一个凹槽的一部分位于所述至少一个第一焊盘的外周,所述至少一个凹槽的另一部分位于所述至少一个第二焊盘的外周。
通过在电路板的第一焊盘的外周设置有至少一个凹槽,或者在元器件的第二焊盘的外周设置有至少一个凹槽,或者在电路板的第一焊盘的外周以及元器件的第二焊盘的外周均设置有至少一个凹槽,在电路板本体或元器件本体发生变形时,能够减小电路板本体或元器件本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,从而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第一焊盘的外周的所述凹槽的至少部分与所述第一焊盘的中心和所述元器件的中心之间的连线相交;所述第二焊盘的外周的所述凹槽的至少部分与所述第二焊盘的中心和所述电路板的中心之间的连线相交。
电路板本体发生变形时,电路板与元器件之间的连接处的约束力沿着第二焊盘的中心和电路板的中心之间的连线方向,通过在第二焊盘的外周设置至少一个凹槽,且凹槽的至少部分与第二焊盘的中心和电路板的中心之间的连线相交,即能够保证凹槽的至少部分与电路板与元器件之间的连接处的约束力方向相交。
元器件本体发生变形时,电路板与元器件之间的连接处的约束力沿着第二焊盘的中心和电路板的中心之间的连线方向,通过在第二焊盘的外周设置至少一个凹槽,且凹槽的至少部分与第二焊盘的中心和电路板的中心之间的连线相交,即能够保证凹槽的至少部分与电路板与元器件之间的连接处的约束力方向相交。
这样,凹槽能够起到抵消约束力的作用,与电路板与元器件之间的连接处协调变形,从而能够减小元器件本体变形对电路板与元器件之间的连接处的约束力,减小电路板与元器件之间的连接处的蠕变变形量,进而降低电路板与元器件之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,所述第一焊盘的外周的所述凹槽与所述第一焊盘的中心与所述元器件的中心之间的连线相互垂直;所述第二焊盘的外周的所述凹槽与所述第二焊盘的中心与所述电路板的中心之间的连线相互垂直。
在一种可能的实现方式中,所述至少一个第一焊盘中靠近所述电路板本体的外边缘的所述第一焊盘的外周均具有至少一个凹槽;所述至少一个第二焊盘中靠近所述元器件本体的外边缘的所述第二焊盘的外周均具有至少一个凹槽。
电路板本体发生变形时,靠近电路板本体的外边缘的第一焊盘相较于其它位置的第一焊盘更容易产生内应力和蠕变变形,因此,通过在靠近电路板本体的外边缘的第一焊盘的外周均设置有至少一个凹槽,能够保证电路板本体发生变形时,对内应力和蠕变变形量较大的第一焊盘与元器件之间的连接处协调变形,减小对内应力和蠕变变形量较大的第一焊盘与元器件之间的连接处的约束力和蠕变变形量。元器件本体发生变形时,靠近元器件本体的外边缘的第二焊盘相较于其它位置的第二焊盘更容易产生内应力和蠕变变形,因此,通过在靠近元器件本体的外边缘的第二焊盘的外周均设置有至少一个凹槽,能够保证元器件本体发生变形时,对内应力和蠕变变形量较大的第二焊盘与电路板之间的连接处协调变形,减小对内应力和蠕变变形量较大的第二焊盘与电路板之间的连接处的约束力和蠕变变形量。
在一种可能的实现方式中,位于所述电路板本体上的所述凹槽与所述第一焊盘之间的最大距离小于0.2mm;位于所述元器件本体上的所述凹槽与所述第二焊盘之间的最大距离小于0.2mm。
通过限定凹槽与第一焊盘之间的最大距离,能够保证凹槽对第一焊盘的有效协调,在电路板本体发生变形时,相对有效的起到抵消电路板本体变形对元器件与电路板之间的连接处的约束力的作用。通过限定凹槽与第二焊盘之间的最大距离,能够保证凹槽对第二焊盘的有效协调,在元器件本体发生变形时,相对有效的起到抵消元器件本体变形对元器件与电路板之间的连接处的约束力的作用。
在一种可能的实现方式中,位于所述电路板本体上的所述凹槽在沿着所述电路板本体的厚度方向上的尺寸为0.04-0.3mm;位于所述元器件本体上的所述凹槽在沿着所述元器件本体的厚度方向上的尺寸为0.04-0.3mm。
通过限定电路板本体上的凹槽的深度范围,在电路板本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证电路板本体的使用性能以及可靠性。通过限定元器件本体上的凹槽的深度范围,在元器件本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证元器件本体的使用性能以及可靠性。
在一种可能的实现方式中,位于所述电路板本体上的所述凹槽具有第一侧壁以及与所述第一侧壁相对的第二侧壁;其中,所述第一侧壁为所述凹槽靠近所述第一焊盘的一侧,所述第二侧壁为所述凹槽背离所述第一焊盘的一侧;其中,所述第一侧壁与所述第二侧壁之间的距离为0.05mm-0.2mm;位于所述元器件本体上的所述凹槽具有第三侧壁以及与所述第三侧壁相对的第四侧壁;其中,所述第三侧壁为所述凹槽靠近所述第二焊盘的一侧,所述第四侧壁为所述凹槽背离所述第二焊盘的一侧;其中,所述第三侧壁与所述第四侧壁之间的距离为0.05mm-0.2mm。
通过限定电路板本体上的凹槽的设置宽度,在电路板本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证电路板本体的使用性能以及可靠性。通过限定元器件本体上的凹槽的设置宽度,在元器件本体发生变形时,能够在确保凹槽对元器件与电路板之间的连接处的约束力的有效抵消的同时,保证元器件本体的使用性能以及可靠性。
在一种可能的实现方式中,所述至少一个凹槽为圆环形凹槽、弧形凹槽、多段式凹槽中的任意一种或多种。
在一种可能的实现方式中,所述元器件为芯片或方形扁平无引脚封装(Quad FlatNo-leads Package,QFN)器件中的任意一者。
本申请实施例第二方面提供一种电子设备,至少包括:上述任一所述的电路板组件。
本申请实施例提供的电子设备,该电子设备至少包括电路板组件,该电路板组件通过在电路板的第一焊盘的外周设置有至少一个凹槽,或者在元器件的第二焊盘的外周设置有至少一个凹槽,或者在电路板的第一焊盘的外周以及元器件的第二焊盘的外周均设置有至少一个凹槽,在电路板本体或元器件本体发生变形时,能够减小电路板本体或元器件本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,降低电路板与元器件之间的连接处发生疲劳失效的风险。
附图说明
图1为现有技术中元器件与电路板的结构示意图;
图2为本申请一实施例提供的电路板组件中元器件与电路板的结构示意图;
图3为本申请一实施例提供的电路板组件中元器件与电路板的结构示意图;
图4为本申请一实施例提供的电路板组件中元器件与电路板的结构示意图;
图5为本申请一实施例提供的电路板组件中电路板的俯视图;
图6为本申请一实施例提供的电路板组件中电路板的俯视图;
图7为图6中的A处局部放大图;
图8为本申请一实施例提供的电路板组件中电路板的结构示意图;
图9为本申请一实施例提供的电路板组件中电路板的结构示意图;
图10为本申请一实施例提供的电路板组件中元器件与电路板的结构示意图。
附图标记说明:
100-电路板组件; 10-电路板;
10a-变形的电路板; 101-电路板本体;
1011-电路板本体的第一表面; 1012-电路板本体的外边缘;
102-第一焊盘; 1021-第一焊盘的中心;
20-元器件; 20a-芯片;
20b-变形的芯片; 21-元器件的中心;
201-元器件本体; 2011-元器件本体的第一表面;
202-第二焊盘; 30-凹槽;
31-第一凹槽; 32-第二凹槽;
33-第三凹槽; 34-第四凹槽;
301-第一侧壁; 302-第二侧壁;
303-第三侧壁; 304-第四侧壁;
40-连接件; 40a-焊点;
40b-变形的焊点; L1-第一距离;
L2-第二距离; L3-第三距离;
L4-第四距离; L5-第五距离;
L6-第六距离; 11-导电层;
111-导电孔; 12-绝缘层;
13-覆盖层。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释,而非旨在限定本申请,下面将结合附图对本申请实施例的实施方式进行详细描述。
目前,印制电路板(Printed Circuit Board,PCB)的焊盘与芯片的焊盘一般是通过焊料(例如高温锡膏等)焊接,但是,芯片在工作过程中会发生发热产生热量,且由于电路板与芯片的热膨胀系数不同,电路板与芯片受热后不均匀变形会使得焊点(即用于连接PCB的焊盘与芯片的焊盘的焊料)剪切变形,产生内应力和蠕变变形,周期性的应力作用会导致焊点内产生热疲劳,从而裂纹萌生,扩展失效。
例如,图1中,芯片20a与电路板10通过焊点40a电连接,受热后,芯片20a与电路板10均发生变形,由于电路板10与芯片20a的热膨胀系数不同,变形的芯片20b与变形的电路板10a的变形量不同(例如图1中,变形的芯片20b的变形量小于变形的电路板10a的变形量),这样,焊点40a会相应的产生内应力和蠕变变形,以形成变形的焊点40b,变形的焊点40b的内部很容易产生贯穿裂纹,使得变形的焊点40b开路失效。
为了避免出现上述问题,现有技术一般会采用热膨胀系数更低的焊料来焊接芯片和PCB,但这样不仅会增加材料成本,还容易出现枝晶腐蚀以及材料开裂风险加剧的问题,且部分芯片不适应热膨胀系数低的焊料。或者是采用热膨胀系数更低的PCB,但这样会在一定程度上增加材料成本。或者是采用耐温性能更好的PCB,通过减薄设计PCB以达到提高散热性能的效果,但这样技术难度高,成本高且增加了机械可靠性风险。甚至有时候采取不点胶的措施,但这样会在更大程度上增加机械可靠性风险,可取性低。
基于此,本申请实施例提供一种电路板组件,通过在电路板的第一焊盘的外周设置有至少一个凹槽,或者在元器件的第二焊盘的外周设置有至少一个凹槽,或者在电路板的第一焊盘的外周以及元器件的第二焊盘的外周均设置有至少一个凹槽,在电路板本体或元器件本体发生变形时,能够减小电路板本体或元器件本体变形对电路板与元器件之间的连接处的约束力,凹槽能够与电路板与元器件之间的连接处协调变形,减小电路板与元器件之间的连接处的蠕变变形量,从而降低电路板与元器件之间的连接处发生疲劳失效的风险。而且,由于本申请实施例不采用热膨胀系数低的焊料,也不会存在腐蚀、热应力与机械应力风险,且技术难度和成本低于采用新的电路板材料的成本。
下面结合附图,以不同的实施例为例,对该电路板组件的具体结构进行详细介绍。
实施例一
如图2或图3所示,本申请实施例提供的电路板组件100至少可以包括:电路板10以及与电路板10电连接的元器件20,其中,电路板10和元器件20可以是通过连接件40电连接,连接件40例如可以为焊点。
具体地,电路板10可以包括:电路板本体101以及至少一个第一焊盘102,至少一个第一焊盘102设置在电路板本体的第一表面1011上。元器件20可以包括:元器件本体201以及至少一个第二焊盘202,至少一个第二焊盘202设置在元器件本体201的第一表面2011上。示例性地,图2中,电路板本体101的第一表面1011上设置有一个第一焊盘102,元器件本体201的第一表面2011上设置有一个第二焊盘202。图3中,电路板本体101的第一表面1011上设置有一个第一焊盘102,元器件本体201的第一表面2011上设置有两个第二焊盘202。
在本申请实施例中,电路板本体的第一表面1011上可以设置有至少一个凹槽30,至少一个凹槽30可以位于至少一个第一焊盘102的外周。通过在电路板10的第一焊盘102的外周设置有至少一个凹槽30,在电路板本体101发生变形时,能够减小电路板本体101变形对电路板10与元器件20之间的连接处的约束力,凹槽30能够与电路板10与元器件20之间的连接处协调变形,减小电路板10与元器件20之间的连接处的蠕变变形量,从而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例中,第一焊盘102的外周的凹槽30的至少部分可以与第一焊盘的中心1021和元器件的中心21之间的连线相交。例如,图4中,位于电路板10的左下角的第一焊盘102的外周的凹槽30的部分与第一焊盘的中心1021和元器件的中心21之间的连线(即连线D1)相交,靠近电路板10的中心的第一焊盘102的外周的凹槽30的部分也与第一焊盘的中心1021和元器件的中心21之间的连线(即连线D1)相交。
这样,电路板本体101发生变形时,电路板10与元器件20之间的连接处的约束力沿着第一焊盘的中心1021和元器件的中心21之间的连线方向,通过在第一焊盘102的外周设置至少一个凹槽30,且凹槽30的至少部分与第一焊盘的中心1021和元器件20中心21之间的连线相交,即能够保证凹槽30的至少部分与电路板10与元器件20之间的连接处的约束力方向相交,这样,凹槽30能够起到抵消约束力的作用,与电路板10与元器件20之间的连接处协调变形,从而能够减小电路板本体101变形对电路板10与元器件20之间的连接处的约束力,减小电路板10与元器件20之间的连接处的蠕变变形量,进而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
可以理解的是,在其它的一些实施例中,第一焊盘102的外周的凹槽30也可以不与第一焊盘的中心1021和元器件的中心21之间的连线相交,例如,图4中,位于电路板10的右上角的第一焊盘102的外周的凹槽30并没有与第一焊盘的中心1021和元器件的中心21之间的连线(即连线D1)相交。但是,这样仍然能够在一定程度上降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在一种可能的实现方式中,第一焊盘102的外周的凹槽30可以与第一焊盘的中心1021与元器件的中心21之间的连线相互垂直。例如,图4中,位于电路板10的左下角的第一焊盘102的外周的凹槽30与第一焊盘的中心1021和元器件的中心21之间的连线(即连线D1)相互垂直。
第一焊盘102的外周的凹槽30与第一焊盘的中心1021与元器件的中心21之间的连线相互垂直,即第一焊盘102的外周的凹槽30与电路板10与元器件20之间的连接处的约束力方向相互垂直,这样,凹槽30能够在更大程度上能够起到抵消约束力的作用,与电路板10与元器件20之间的连接处更大程度上协调变形。
另外,参见图5所示,至少一个第一焊盘102中靠近电路板本体的外边缘1012的第一焊盘102的外周均具有至少一个凹槽30。换句话说,可以是在连接件40易受热疲劳应力开裂的位置设置凹槽30,即高应力位置处。例如,可以是在电路板10上的四角位置处。
电路板本体101发生变形时,靠近电路板本体的外边缘1012的第一焊盘102相较于其它位置的第一焊盘102更容易产生内应力和蠕变变形,因此,通过在靠近电路板本体的外边缘1012的第一焊盘102的外周均设置有至少一个凹槽30,能够保证电路板本体101发生变形时,对内应力和蠕变变形量较大的第一焊盘102与元器件20之间的连接处协调变形,减小对内应力和蠕变变形量较大的第一焊盘102与元器件20之间的连接处的约束力和蠕变变形量,进而更好的降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
示例性地,图5中,在靠近电路板本体的外边缘1012的四个第一焊盘102的外周设置有凹槽30(即第一凹槽31、第二凹槽32、第三凹槽33以及第四凹槽34),该四个凹槽位于电路板本体101的四个角上。
可以理解的是,在本申请实施例中,至少一个第一焊盘102的部分外周具有至少一个凹槽30,具体地,参见图5所示,右上角的第一焊盘102、右下角的第一焊盘102以及左下角的第一焊盘102均是在第一焊盘102的局部外周开设凹槽30。当然,在其它的一些实施例中,也可以是至少一个第一焊盘102的整个外周具有至少一个凹槽30,继续参见图5所示,左上角的第一焊盘102即是在第一焊盘102的整个外周开设凹槽30。在本申请实施例中,凹槽30与第一焊盘102之间的最大距离(即第一距离L1)可以小于0.2mm。例如,第一距离L1可以为0.05mm,0.1mm或0.15mm等。通过限定凹槽30与第一焊盘102之间的最大距离,能够保证凹槽30对第一焊盘102的有效协调,在电路板本体101发生变形时,相对有效的起到抵消电路板本体101变形对元器件20与电路板10之间的连接处的约束力的作用。
这里需要说明的是,本申请涉及的数值和数值范围为近似值,受制造工艺的影响,可能会存在一定范围的误差,这部分误差本领域技术人员可以认为忽略不计。
凹槽30在沿着电路板本体101的厚度方向上的尺寸(即第二距离L2)为0.04-0.3mm。例如,第二距离L2可以为0.05mm,0.1mm或0.2mm等。通过限定电路板本体101上的凹槽30的深度范围,在电路板本体101发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证电路板本体101的使用性能以及可靠性。
可以理解的是,凹槽30具有第一侧壁301以及与第一侧壁301相对的第二侧壁302,其中,第一侧壁301为凹槽30靠近第一焊盘102的一侧,第二侧壁302为凹槽30背离第一焊盘102的一侧,第一侧壁301与第二侧壁302之间的距离(即第三距离L3)为0.05mm-0.2mm。例如,第三距离L3可以为0.08mm,0.13mm或0.18mm等。通过限定电路板本体101上的凹槽30的设置宽度,在电路板本体101发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证电路板本体101的使用性能以及可靠性。
通过上述优化设计,本申请实施例可以实现连接件40的热疲劳应力降低10%以上。
在本申请实施例中,至少一个凹槽30可以为圆环形凹槽、弧形凹槽、多段式凹槽中的任意一种或多种。例如,图5中,第一凹槽31为圆环形凹槽,第二凹槽32为弧形凹槽,第三凹槽33和第四凹槽34为多段式凹槽(即多条相连的线段组成的凹槽)。需要说明的是,本申请实施例对凹槽30的具体形状并不加以限定,也不限于上述示例。
另外,在一些实施例中,参照图6和图7所示,电路板10上具有多个第一焊盘102,位于四角位置的第一焊盘102的外周形成如图7所示的凹槽30,其中,凹槽30的宽度(即第三距离L3)可以为0.1mm,凹槽30的深度(即第二距离L2)可以为0.15mm,这样,设有凹槽30后的电路板10相比于不开设凹槽30的电路板10,在-40-100℃温冲条件下,其对应的连接件40(即焊点)处的相关性能对比参数如下:
表1:温冲焊点塑性变形仿真结果对比
方案 | 焊点等效塑性变形 | 变化 |
不开设凹槽 | 1.48E-2 | 0 |
边角位置处开设凹槽 | 1.31E-2 | -11.4% |
根据表1可知,设有凹槽30后的电路板10相比于不开设凹槽30的电路板10,焊点等效塑性变形量较小,即电路板10变形对焊点的影响会相对较小,在很大程度上降低了焊点热疲劳应力。
表2:1m跌落焊点应力仿真结果对比
根据表2可知,设有凹槽30后的电路板10的正面跌落焊点最大应力和背面跌落焊点最大应力均小于不开设凹槽30的电路板10的正面跌落焊点最大应力和背面跌落焊点最大应力,即电路板10变形对焊点的影响会相对较小,焊点抗跌落应力也同时得到了提升。
在本申请实施例中,元器件20可以为芯片(参见图2所示)、电容或方形扁平无引脚封装(Quad Flat No-leads Package,QFN)器件(参见图3所示)中的任意一者。
此外,容易理解的是,在电路板10上开设凹槽30时,可以是先形成如图8所示的电路板10的结构,如图8所示,电路板10包括层叠设置的导电层11(例如Cu层)和绝缘层12(例如树脂层),且第一焊盘102与导电层11通过导电孔111导通。另外,绝缘层12的上方还设置有覆盖层13(例如绿油层)。
具体地,电路板10的第一焊盘102的周围留有一定余量的绝缘层12,即需要开设凹槽30的第一焊盘102周围的位置仅保留绝缘层12,导电层11被去除掉。然后,将第一焊盘102周围的绝缘层12部分去除,以形成凹槽30(参见图9所示)。
其中,作为一种可选的实施方式,可以是通过激光打孔的方式将第一焊盘102周围的绝缘层12去除。需要说明的是,在实际应用场景中,可以是通过控制绝缘层12贯穿的电路板10的层数及激光作用的能量和时间,来获得不同深度的凹槽30。
实施例二
如图10所示,本申请实施例提供的电路板10组件100至少可以包括:电路板10以及与电路板10电连接的元器件20,电路板10可以包括:电路板本体101以及至少一个第一焊盘102,至少一个第一焊盘102设置在电路板本体的第一表面1011上,元器件20可以包括:元器件本体201以及至少一个第二焊盘202,至少一个第二焊盘202设置在元器件本体的第一表面2011上。其中,元器件本体的第一表面2011上设置有至少一个凹槽30,至少一个凹槽30位于至少一个第二焊盘202的外周。
通过在元器件20的第二焊盘202的外周设置有至少一个凹槽30,在元器件本体201发生变形时,能够减小元器件本体201变形对电路板10与元器件20之间的连接处的约束力,凹槽30能够与电路板10与元器件20之间的连接处协调变形,减小电路板10与元器件20之间的连接处的蠕变变形量,从而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例中,第二焊盘202的外周的凹槽30的至少部分与第二焊盘202的中心和电路板10的中心之间的连线相交。元器件本体201发生变形时,电路板10与元器件20之间的连接处的约束力沿着第二焊盘202的中心和电路板10的中心之间的连线方向,通过在第二焊盘202的外周设置至少一个凹槽30,且凹槽30的至少部分与第二焊盘202的中心和电路板10的中心之间的连线相交,即能够保证凹槽30的至少部分与电路板10与元器件20之间的连接处的约束力方向相交,这样,凹槽30能够起到抵消约束力的作用,与电路板10与元器件20之间的连接处协调变形,从而能够减小元器件本体201变形对电路板10与元器件20之间的连接处的约束力,减小电路板10与元器件20之间的连接处的蠕变变形量,进而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例中,第二焊盘202的外周的凹槽30与第二焊盘202的中心与电路板10的中心之间的连线相互垂直。第二焊盘202的外周的凹槽30与第二焊盘202的中心与电路板10的中心之间的连线相互垂直,即第二焊盘202的外周的凹槽30与电路板10与元器件20之间的连接处的约束力方向相互垂直,这样,凹槽30能够在更大程度上能够起到抵消约束力的作用,与电路板10与元器件20之间的连接处更大程度上协调变形。
在本申请实施例中,至少一个第二焊盘202中靠近元器件本体的外边缘的第二焊盘202的外周均具有至少一个凹槽30。元器件本体201发生变形时,靠近元器件本体的外边缘的第二焊盘202相较于其它位置的第二焊盘202更容易产生内应力和蠕变变形,因此,通过在靠近元器件本体的外边缘的第二焊盘202的外周均设置有至少一个凹槽30,能够保证元器件本体201发生变形时,对内应力和蠕变变形量较大的第二焊盘202与电路板10之间的连接处协调变形,减小对内应力和蠕变变形量较大的第二焊盘202与电路板10之间的连接处的约束力和蠕变变形量,进而更好的降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
可以理解的是,在本申请实施例中,至少一个第二焊盘202的部分外周具有至少一个凹槽30,当然,在其它的一些实施例中,也可以是至少一个第二焊盘202的整个外周具有至少一个凹槽30,本申请实施例对此并不加以限定。
在本申请实施例中,凹槽30与第二焊盘202之间的最大距离(即第四距离L4)小于0.2mm。例如,第四距离L4可以为0.05mm,0.1mm或0.15mm等。通过限定凹槽30与第二焊盘202之间的最大距离,能够保证凹槽30对第二焊盘202的有效协调,在元器件本体201发生变形时,相对有效的起到抵消元器件本体201变形对元器件20与电路板10之间的连接处的约束力的作用。
在本申请实施例中,凹槽30在沿着元器件本体201的厚度方向上的尺寸(即第五距离L5)为0.04-0.3mm。例如,第五距离L5可以为0.05mm,0.1mm或0.2mm等。通过限定元器件本体201上的凹槽30的深度范围,在元器件本体201发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证元器件本体201的使用性能以及可靠性。
在本申请实施例中,凹槽30具有第三侧壁303以及与第三侧壁303相对的第四侧壁304,其中,第三侧壁303为凹槽30靠近第二焊盘202的一侧,第四侧壁304为凹槽30背离第二焊盘202的一侧,第三侧壁303与第四侧壁304之间的距离(即第六距离L6)为0.05mm-0.2mm。例如,第六距离L6可以为0.08mm,0.13mm或0.18mm等。通过限定元器件本体201上的凹槽30的设置宽度,在元器件本体201发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证元器件本体201的使用性能以及可靠性。
在本申请实施例中,至少一个凹槽30为圆环形凹槽、弧形凹槽、多段式凹槽中的任意一种或多种。
在本申请实施例中,元器件20为芯片或方形扁平无引脚封装(Quad Flat No-leads Package,QFN)器件中的任意一者。
实施例三
在上述实施一和实施例二的基础上,本申请实施例提供的电路板10组件100至少可以包括:电路板10以及与电路板10电连接的元器件20,电路板10可以包括:电路板本体101以及至少一个第一焊盘102,至少一个第一焊盘102设置在电路板本体的第一表面1011上,元器件20可以包括:元器件本体201以及至少一个第二焊盘202,至少一个第二焊盘202设置在元器件本体的第一表面2011上。其中,电路板本体的第一表面1011和元器件本体的第一表面2011上均设置有凹槽30,至少一个凹槽30的一部分位于至少一个第一焊盘102的外周,至少一个凹槽30的另一部分位于至少一个第二焊盘202的外周。
通过在电路板10的第一焊盘102的外周设置有至少一个凹槽30,或者在元器件20的第二焊盘202的外周设置有至少一个凹槽30,或者在电路板10的第一焊盘102的外周以及元器件20的第二焊盘202的外周均设置有至少一个凹槽30,在电路板本体101或元器件本体201发生变形时,能够减小电路板本体101或元器件本体201变形对电路板10与元器件20之间的连接处的约束力,凹槽30能够与电路板10与元器件20之间的连接处协调变形,减小电路板10与元器件20之间的连接处的蠕变变形量,从而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例中,第一焊盘102的外周的凹槽30的至少部分与第一焊盘的中心1021和元器件的中心21之间的连线相交,第二焊盘202的外周的凹槽30的至少部分与第二焊盘202的中心和电路板10的中心之间的连线相交。
电路板本体101发生变形时,电路板10与元器件20之间的连接处的约束力沿着第二焊盘202的中心和电路板10的中心之间的连线方向,通过在第二焊盘202的外周设置至少一个凹槽30,且凹槽30的至少部分与第二焊盘202的中心和电路板10的中心之间的连线相交,即能够保证凹槽30的至少部分与电路板10与元器件20之间的连接处的约束力方向相交。
元器件本体201发生变形时,电路板10与元器件20之间的连接处的约束力沿着第二焊盘202的中心和电路板10的中心之间的连线方向,通过在第二焊盘202的外周设置至少一个凹槽30,且凹槽30的至少部分与第二焊盘202的中心和电路板10的中心之间的连线相交,即能够保证凹槽30的至少部分与电路板10与元器件20之间的连接处的约束力方向相交。
这样,凹槽30能够起到抵消约束力的作用,与电路板10与元器件20之间的连接处协调变形,从而能够减小元器件本体201变形对电路板10与元器件20之间的连接处的约束力,减小电路板10与元器件20之间的连接处的蠕变变形量,进而降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例中,第一焊盘102的外周的凹槽30与第一焊盘的中心1021与元器件的中心21之间的连线相互垂直,第二焊盘202的外周的凹槽30与第二焊盘202的中心与电路板10的中心之间的连线相互垂直。
在本申请实施例中,至少一个第一焊盘102中靠近电路板本体的外边缘1012的第一焊盘102的外周均具有至少一个凹槽30,至少一个第二焊盘202中靠近元器件本体的外边缘的第二焊盘202的外周均具有至少一个凹槽30。
电路板本体101发生变形时,靠近电路板本体的外边缘1012的第一焊盘102相较于其它位置的第一焊盘102更容易产生内应力和蠕变变形,因此,通过在靠近电路板本体的外边缘1012的第一焊盘102的外周均设置有至少一个凹槽30,能够保证电路板本体101发生变形时,对内应力和蠕变变形量较大的第一焊盘102与元器件20之间的连接处协调变形,减小对内应力和蠕变变形量较大的第一焊盘102与元器件20之间的连接处的约束力和蠕变变形量。元器件本体201发生变形时,靠近元器件本体的外边缘的第二焊盘202相较于其它位置的第二焊盘202更容易产生内应力和蠕变变形,因此,通过在靠近元器件本体的外边缘的第二焊盘202的外周均设置有至少一个凹槽30,能够保证元器件本体201发生变形时,对内应力和蠕变变形量较大的第二焊盘202与电路板10之间的连接处协调变形,减小对内应力和蠕变变形量较大的第二焊盘202与电路板10之间的连接处的约束力和蠕变变形量。
可以理解的是,在本申请实施例中,至少一个第一焊盘102的部分外周具有至少一个凹槽30,至少一个第二焊盘202的部分外周具有至少一个凹槽30。当然,在其它的一些实施例中,也可以是至少一个第一焊盘102的整个外周具有至少一个凹槽30,同样也可以是至少一个第二焊盘202的整个外周具有至少一个凹槽30,本申请实施例对此并不加以限定。
在本申请实施例中,位于电路板本体101上的凹槽30与第一焊盘102之间的最大距离(即第一距离L1)小于0.2mm,位于元器件本体201上的凹槽30与第二焊盘202之间的最大距离(即第四距离L4)小于0.2mm。
通过限定凹槽30与第一焊盘102之间的最大距离,能够保证凹槽30对第一焊盘102的有效协调,在电路板本体101发生变形时,相对有效的起到抵消电路板本体101变形对元器件20与电路板10之间的连接处的约束力的作用。通过限定凹槽30与第二焊盘202之间的最大距离,能够保证凹槽30对第二焊盘202的有效协调,在元器件本体201发生变形时,相对有效的起到抵消元器件本体201变形对元器件20与电路板10之间的连接处的约束力的作用。
在本申请实施例中,位于电路板本体101上的凹槽30在沿着电路板本体101的厚度方向上的尺寸(即第二距离L2)为0.04-0.3mm,位于元器件本体201上的凹槽30在沿着元器件本体201的厚度方向上的尺寸(即第五距离L5)为0.04-0.3mm。
通过限定电路板本体101上的凹槽30的深度范围,在电路板本体101发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证电路板本体101的使用性能以及可靠性。通过限定元器件本体201上的凹槽30的深度范围,在元器件本体201发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证元器件本体201的使用性能以及可靠性。
在本申请实施例中,位于电路板本体101上的凹槽30具有第一侧壁301以及与第一侧壁301相对的第二侧壁302,其中,第一侧壁301为凹槽30靠近第一焊盘102的一侧,第二侧壁302为凹槽30背离第一焊盘102的一侧,其中,第一侧壁301与第二侧壁302之间的距离(即第三距离L3)为0.05mm-0.2mm,位于元器件本体201上的凹槽30具有第三侧壁303以及与第三侧壁303相对的第四侧壁304,其中,第三侧壁303为凹槽30靠近第二焊盘202的一侧,第四侧壁304为凹槽30背离第二焊盘202的一侧,其中,第三侧壁303与第四侧壁304之间的距离(即第六距离L6)为0.05mm-0.2mm。
通过限定电路板本体101上的凹槽30的设置宽度,在电路板本体101发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证电路板本体101的使用性能以及可靠性。通过限定元器件本体201上的凹槽30的设置宽度,在元器件本体201发生变形时,能够在确保凹槽30对元器件20与电路板10之间的连接处的约束力的有效抵消的同时,保证元器件本体201的使用性能以及可靠性。
在本申请实施例中,至少一个凹槽30为圆环形凹槽、弧形凹槽、多段式凹槽中的任意一种或多种。
在本申请实施例中,元器件20为芯片或方形扁平无引脚封装(Quad Flat No-leads Package,QFN)器件中的任意一者。
实施例四
在上述实施例一、实施例二、以及实施例三的基础上,本申请实施例提供一种电子设备,该电子设备至少可以包括:上述任一实施例中的电路板10组件100。
本申请实施例提供的电子设备,该电子设备至少可以包括电路板10组件100,该电路板10组件100通过在电路板10的第一焊盘102的外周设置有至少一个凹槽30,或者在元器件20的第二焊盘202的外周设置有至少一个凹槽30,或者在电路板10的第一焊盘102的外周以及元器件20的第二焊盘202的外周均设置有至少一个凹槽30,在电路板本体101或元器件本体201发生变形时,能够减小电路板本体101或元器件本体201变形对电路板10与元器件20之间的连接处的约束力,凹槽30能够与电路板10与元器件20之间的连接处协调变形,减小电路板10与元器件20之间的连接处的蠕变变形量,降低电路板10与元器件20之间的连接处发生疲劳失效的风险。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应作广义理解,例如,可以是固定连接,也可以是通过中间媒介间接相连,可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
在本申请实施例或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请实施例的限制。在本申请实施例的描述中,“多个”的含义是两个或两个以上,除非是另有精确具体地规定。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请实施例的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“可以包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可以包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是:以上各实施例仅用以说明本申请实施例的技术方案,而非对其限制,尽管参照前述各实施例对本申请实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换,而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。
Claims (16)
1.一种电路板组件,其特征在于,至少包括:
电路板以及与所述电路板电连接的元器件;
所述电路板包括:电路板本体以及至少一个第一焊盘,所述至少一个第一焊盘设置在所述电路板本体的第一表面上;
所述元器件包括:元器件本体以及至少一个第二焊盘;所述至少一个第二焊盘设置在所述元器件本体的第一表面上;
所述电路板本体的第一表面和所述元器件本体的第一表面中的至少一者上还设置有至少一个凹槽,所述至少一个凹槽位于所述至少一个第一焊盘或所述至少一个第二焊盘的外周;
所述凹槽为弧形凹槽;
所述电路板本体的第一表面上设置有所述至少一个所述弧形凹槽,所述至少一个所述弧形凹槽位于所述至少一个第一焊盘的外周,所述第一焊盘的外周的所述弧形凹槽的至少部分与所述第一焊盘的中心和所述元器件的中心之间的连线相交;和/或,所述元器件本体的第一表面上设置有所述至少一个所述弧形凹槽,所述至少一个所述弧形凹槽位于所述至少一个第二焊盘的外周,所述第二焊盘的外周的所述弧形凹槽的至少部分与所述第二焊盘的中心和所述电路板的中心之间的连线相交。
2.根据权利要求1所述的电路板组件,其特征在于,所述至少一个第一焊盘的部分外周具有所述至少一个凹槽;
或者,所述至少一个第二焊盘的部分外周具有所述至少一个凹槽。
3.根据权利要求2所述的电路板组件,其特征在于,所述至少一个第一焊盘中靠近所述电路板本体的外边缘的所述第一焊盘的外周均具有至少一个凹槽。
4.根据权利要求3所述的电路板组件,其特征在于,所述凹槽与所述第一焊盘之间的最大距离小于0.2mm。
5.根据权利要求4所述的电路板组件,其特征在于,所述凹槽在沿着所述电路板本体的厚度方向上的尺寸为0.04-0.3mm。
6.根据权利要求2-5任一所述的电路板组件,其特征在于,所述凹槽具有第一侧壁以及与所述第一侧壁相对的第二侧壁;其中,所述第一侧壁为所述凹槽靠近所述第一焊盘的一侧,所述第二侧壁为所述凹槽背离所述第一焊盘的一侧;
所述第一侧壁与所述第二侧壁之间的距离为0.05 mm-0.2 mm。
7.根据权利要求1所述的电路板组件,其特征在于,所述至少一个第二焊盘中靠近所述元器件本体的外边缘的所述第二焊盘的外周均具有至少一个凹槽。
8.根据权利要求7所述的电路板组件,其特征在于,所述凹槽与所述第二焊盘之间的最大距离小于0.2mm。
9.根据权利要求8所述的电路板组件,其特征在于,所述凹槽在沿着所述元器件本体的厚度方向上的尺寸为0.04-0.3mm。
10.根据权利要求9所述的电路板组件,其特征在于,所述凹槽具有第三侧壁以及与所述第三侧壁相对的第四侧壁;其中,所述第三侧壁为所述凹槽靠近所述第二焊盘的一侧,所述第四侧壁为所述凹槽背离所述第二焊盘的一侧;
所述第三侧壁与所述第四侧壁之间的距离为0.05 mm-0.2 mm。
11.根据权利要求1所述的电路板组件,其特征在于,所述至少一个第一焊盘中靠近所述电路板本体的外边缘的所述第一焊盘的外周均具有至少一个凹槽;
所述至少一个第二焊盘中靠近所述元器件本体的外边缘的所述第二焊盘的外周均具有至少一个凹槽。
12.根据权利要求11所述的电路板组件,其特征在于,位于所述电路板本体上的所述凹槽与所述第一焊盘之间的最大距离小于0.2mm;位于所述元器件本体上的所述凹槽与所述第二焊盘之间的最大距离小于0.2mm。
13.根据权利要求12所述的电路板组件,其特征在于,位于所述电路板本体上的所述凹槽在沿着所述电路板本体的厚度方向上的尺寸为0.04-0.3mm;
位于所述元器件本体上的所述凹槽在沿着所述元器件本体的厚度方向上的尺寸为0.04-0.3mm。
14.根据权利要求10-13任一所述的电路板组件,其特征在于,位于所述电路板本体上的所述凹槽具有第一侧壁以及与所述第一侧壁相对的第二侧壁;其中,所述第一侧壁为所述凹槽靠近所述第一焊盘的一侧,所述第二侧壁为所述凹槽背离所述第一焊盘的一侧;
其中,所述第一侧壁与所述第二侧壁之间的距离为0.05 mm-0.2 mm;
位于所述元器件本体上的所述凹槽具有第三侧壁以及与所述第三侧壁相对的第四侧壁;其中,所述第三侧壁为所述凹槽靠近所述第二焊盘的一侧,所述第四侧壁为所述凹槽背离所述第二焊盘的一侧;
其中,所述第三侧壁与所述第四侧壁之间的距离为0.05 mm-0.2 mm。
15.根据权利要求1-5、7-13任一所述的电路板组件,其特征在于,所述元器件为芯片或QFN器件中的任意一者。
16.一种电子设备,其特征在于,至少包括:上述权利要求1-15任一所述的电路板组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110796376.8A CN114449751B (zh) | 2021-07-14 | 2021-07-14 | 电路板组件及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110796376.8A CN114449751B (zh) | 2021-07-14 | 2021-07-14 | 电路板组件及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114449751A CN114449751A (zh) | 2022-05-06 |
CN114449751B true CN114449751B (zh) | 2023-07-18 |
Family
ID=81362309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110796376.8A Active CN114449751B (zh) | 2021-07-14 | 2021-07-14 | 电路板组件及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114449751B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418300A (en) * | 1987-07-14 | 1989-01-23 | Matsushita Electric Ind Co Ltd | Printed board |
JP2008278566A (ja) * | 2007-04-25 | 2008-11-13 | Densei Lambda Kk | 電源用基板および電源ユニット |
CN104782236A (zh) * | 2012-11-13 | 2015-07-15 | 三菱电机株式会社 | 印刷线路板以及电源装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136334A (ja) * | 1989-10-23 | 1991-06-11 | Nec Corp | 半導体集積回路上の外部電極構造 |
JP2004047528A (ja) * | 2002-07-09 | 2004-02-12 | Nec Electronics Corp | 半導体基板及びその製造方法 |
KR100555706B1 (ko) * | 2003-12-18 | 2006-03-03 | 삼성전자주식회사 | 미세 솔더볼 구현을 위한 ubm 및 이를 이용한 플립칩패키지 방법 |
US7709968B2 (en) * | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
JP2012004166A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | 配線基板、配線基板組立体及び半導体装置 |
CN204069487U (zh) * | 2014-08-19 | 2014-12-31 | 中兴通讯股份有限公司 | 一种印刷电路板 |
-
2021
- 2021-07-14 CN CN202110796376.8A patent/CN114449751B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418300A (en) * | 1987-07-14 | 1989-01-23 | Matsushita Electric Ind Co Ltd | Printed board |
JP2008278566A (ja) * | 2007-04-25 | 2008-11-13 | Densei Lambda Kk | 電源用基板および電源ユニット |
CN104782236A (zh) * | 2012-11-13 | 2015-07-15 | 三菱电机株式会社 | 印刷线路板以及电源装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114449751A (zh) | 2022-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101506256B1 (ko) | 칩 부품 구조체 및 제조방법 | |
EP2533617B1 (en) | Printed circuit board with chip package component | |
US9806010B2 (en) | Package module and method of fabricating the same | |
CN204560015U (zh) | 新型高稳定厚铜箔印制电路板 | |
JP2003526221A (ja) | Bgaパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ | |
CN114449751B (zh) | 电路板组件及电子设备 | |
CN108899283B (zh) | 球栅阵列的封装结构及其封装方法 | |
KR102488402B1 (ko) | 인쇄 회로 기판, 인쇄 회로 기판의 제작 방법 및 이동 단말 | |
US11398432B2 (en) | Wiring substrate and electronic device | |
JP3776907B2 (ja) | 回路基板 | |
CN108878302B (zh) | 球栅阵列的封装结构及其封装方法 | |
CN114783883B (zh) | 一种功率封装结构及其制造方法 | |
EP2278864A1 (en) | Substrate, structure for mounting surface mounting component, and electronic device | |
CN112510005A (zh) | 智能功率模块和智能功率模块的封装方法 | |
CN211184421U (zh) | 一种印刷电路板及一种半导体装置 | |
CN104183508A (zh) | 半导体器件的制作方法 | |
CN210866147U (zh) | 一种加热块单元及加热装置 | |
CN104254190A (zh) | 电路板及其制作方法 | |
CN212907718U (zh) | 智能功率模块 | |
CN101179144A (zh) | 一种介质滤波器及其实现方法 | |
KR102620302B1 (ko) | 연성 인쇄 회로 기판 및 그의 제조 방법 | |
CN220509869U (zh) | 一种贴片式陶瓷电容器 | |
CN219893504U (zh) | 一种提高焊接可靠性的电路板 | |
CN216146519U (zh) | 表贴元件的连接结构 | |
CN113748510B (zh) | 电子模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |