JP4523252B2 - 半導体ウエーハの加工方法および加工装置 - Google Patents

半導体ウエーハの加工方法および加工装置 Download PDF

Info

Publication number
JP4523252B2
JP4523252B2 JP2003315164A JP2003315164A JP4523252B2 JP 4523252 B2 JP4523252 B2 JP 4523252B2 JP 2003315164 A JP2003315164 A JP 2003315164A JP 2003315164 A JP2003315164 A JP 2003315164A JP 4523252 B2 JP4523252 B2 JP 4523252B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
grinding
back surface
oxide film
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003315164A
Other languages
English (en)
Other versions
JP2005085925A (ja
Inventor
啓一 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2003315164A priority Critical patent/JP4523252B2/ja
Priority to KR1020040069982A priority patent/KR101146663B1/ko
Priority to US10/934,553 priority patent/US20050054274A1/en
Publication of JP2005085925A publication Critical patent/JP2005085925A/ja
Priority to US11/300,507 priority patent/US20060094210A1/en
Application granted granted Critical
Publication of JP4523252B2 publication Critical patent/JP4523252B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、半導体ウエーハを所定の厚さに加工する加工方法および加工装置に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる切断予定ラインによって多数の矩形領域を区画し、該矩形領域の各々にＩＣ、ＬＳＩ等の回路を形成する。このように多数の回路が形成された半導体ウエーハをストリートに沿って分離することにより、個々の半導体チップを形成する。この半導体チップは、携帯電話やパソコン等の電気機器に広く利用されている。半導体チップの小型化および軽量化を図るために、通常、半導体ウエーハをストリートに沿って切断して個々の矩形領域を分離するのに先立って、半導体ウエーハの裏面を研削して所定の厚さ（例えば、３０〜１００μｍ）に形成している。
また、薄い半導体チップを形成する加工技術として所謂先ダイシングと称する分割方法も実用化されている。このダイシングは、半導体ウエーハの表面に形成されたストリートに沿ってチップの仕上がり厚さに相当する所定の深さの切削溝を形成し、その後ウエーハの裏面を切削溝が表出するまで研磨することにより個々の半導体チップに分割する技術である。
上述したように半導体ウエーハの裏面を研削すると、研削面に複数のマイクロクラックが発生し、半導体チップの抗折強度が低下することから、半導体ウエーハの裏面を研削した後に研削面をポリッシングしたりエッチング処理してマイクロクラックを除去している。
而して、半導体ウエーハ、特にシリコンウエーハの裏面を研削またはポリッシング若しくはエッチング処理してシリコンの素材面即ち無垢面を露出させると、表面にＩＣ、ＬＳＩ等の回路を形成する際にシリコン基板内に入り込んだ金属イオン等が自由に移動して回路に作用し、回路の機能を損ねるという問題がある。また、シリコンの素材面即ち無垢面が露出すると、露出した無垢面から大気中の不純物がシリコン基板内に入り込み半導体ウエーハ即ち半導体チップの品質を低下させるという問題もある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体ウエーハの裏面を研削等によって所定の厚さに加工しても、基板内に入り込んだ金属イオン等の移動を拘束することができるとともに、大気中の不純物が基板内に入ることをブロックすることができる半導体ウエーハの加工方法および加工装置を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に配列されたストリートによって多数の矩形領域が区画され、この区画された矩形領域に回路が形成されたシリコン基板からなる半導体ウエーハの加工方法であって、該半導体ウエーハの裏面を研削して所定の厚さに形成する研削工程と、所定の厚さに形成された該半導体ウエーハの裏面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成工程と、を含む、ことを特徴とするシリコン基板からなる半導体ウエーハの加工方法が提供される。
また、本発明によれば、表面に格子状に配列されたストリートによって多数の矩形領域が区画され、この区画された矩形領域に回路が形成されたシリコン基板からなる半導体ウエーハの加工方法であって、該半導体ウエーハの裏面を研削して所定の厚さに形成する研削工程と、該研削工程で所定の厚さに形成された該半導体ウエーハの裏面をポリッシングしてマイクロクラックを除去するポリッシング工程と、該ポリッシング工程を実施した該半導体ウエーハを洗浄する洗浄工程と、該洗浄工程で洗浄された該半導体ウエーハを乾燥する乾燥工程と、該乾燥工程を実施した後に所定の厚さに形成された該半導体ウエーハの裏面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成工程と、を含む、ことを特徴とするシリコン基板からなる半導体ウエーハの加工方法が提供される。
該研削工程の前に、該半導体ウエーハの表面に形成されたストリートに沿って仕上がり厚さに相当する所定の深さの分割溝を形成する分割溝形成工程を実施する、ことが好ましい。
また、本発明によれば、表面に回路が形成されたシリコン基板からなる半導体ウエーハを裏面を上にして保持するチャックテーブルと、該チャックテーブルに裏面を上にして保持された該半導体ウエーハの裏面を研削する研削手段と、該研削手段によって研削された該半導体ウエーハの研削面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成手段と、を具備している、ことを特徴とする加工装置が提供される。
また、本発明によれば、表面に回路が形成されたシリコン基板からなる半導体ウエーハを裏面を上にして保持するチャックテーブルと、該チャックテーブルに裏面を上にして保持された該半導体ウエーハの裏面を研削する研削手段と、該研削手段によって研削された該半導体ウエーハの研削面をポリッシングしてマイクロクラックを除去するポリッシング手段と、マイクロクラックが除去された該半導体ウエーハを洗浄する洗浄手段と、該洗浄手段によって洗浄された該半導体ウエーハを乾燥する乾燥手段と、乾燥手段によって乾燥された該半導体ウエーハの研削面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成手段と、を具備している、ことを特徴とする加工装置が提供される。
本発明による半導体ウエーハの加工方法においては、半導体ウエーハの裏面を研削して所定の厚さに形成し、その裏面に酸化被膜を形成するので、この酸化被膜によって半導体ウエーハの表面に回路を形成する際に半導体ウエーハを構成するシリコン基板内に入り込んだ金属イオン等の移動を拘束することができるとともに、大気中の不純物がシリコン基板内に入り込むことをブロックすることができる。
本発明に従って構成された加工装置においては、研削工程を実施して無垢面が露出された直後に酸化被膜形成手段によって酸化被膜形成工程が実施されるので、上記金属イオンや不純物の影響を極力抑えることができる。
以下、本発明による半導体ウエーハの加工方法および加工装置の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って構成された半導体ウエーハの加工装置の第１の実施形態の斜視図が示されている。
図示の実施形態における加工装置は、略直方体状の装置ハウジング２を具備している。装置ハウジング２の図１において右上端には、静止支持板４が立設されている。この静止支持板４の内側面には、上下方向に延びる２対の案内レール６、６および８、８が設けられている。一方の案内レール６、６には研削手段としての研削ユニット１０が上下方向に移動可能に装着されており、他方の案内レール８、８にはポリッシング手段としてのポリッシングユニット１２が上下方向に移動可能に装着されている。
研削ユニット１０は、ユニットハウジング１０１と、該ユニットハウジング１０１の下端に回転自在に装着された研削ホイール１０２と、該ユニットハウジング１０１の上端に装着され研削ホイール１０２を矢印で示す方向に回転せしめる回転駆動機構１０３と、ユニットハウジング１０１を装着した移動基台１０４とを具備している。移動基台１０４には被案内レール１０５、１０５が設けられており、この被案内レール１０５、１０５を上記静止支持板４に設けられた案内レール６、６に移動可能に嵌合することにより、研削ユニット１０が上下方向に移動可能に支持される。図示の形態における研削ユニット１０は、上記移動基台１０４を案内レール６、６に沿って移動させ研削ホイール１０２の切り込み深さを調整する送り機構１１を具備している。送り機構１１は、上記静止支持板４に案内レール６、６と平行に上下方向に配設され回転可能に支持された雄ねじロッド１１１と、該雄ねじロッド１１１を回転駆動するためのパルスモータ１１２と、上記移動基台１０４に装着され雄ねじロッド１１１と螺合する図示しない雌ねじブロックを具備しており、パルスモータ１１２によって雄ねじロッド１１１を正転および逆転駆動することにより、研削ユニット１０を上下方向に移動せしめる。
上記ポリッシングユニット１２は、上述した研削ユニット１０と上記研削ホイール１０２以外は同様の構成をなしている。即ち、ポリッシングユニット１２は、ユニットハウジング１２１と、該ユニットハウジング１２１の下端に回転自在に装着された研磨工具１２２と、該ユニットハウジング１２１の上端に装着され研磨工具１２２を矢印で示す方向に回転せしめる回転駆動機構１２３と、ユニットハウジング１２１を装着した移動基台１２４とを具備している。移動基台１２４には被案内レール１２５、１２５が設けられており、この被案内レール１２５、１２５を上記静止支持板４に設けられた案内レール８、８に移動可能に嵌合することにより、ポリッシングユニット１２が上下方向に移動可能に支持される。図示の形態におけるポリッシングユニット１２は、上記移動基台１２４を案内レール８、８に沿って移動させ研磨工具１２２の被加工物への押圧力を調整する送り機構１３を具備している。この送り機構１３は、上記送り手段１１と実質的に同じ構成である。即ち、送り機構１３は、上記静止支持板４に案内レール８、８と平行に上下方向に配設され回転可能に支持された雄ねじロッド１３１と、該雄ねじロッド１３１を回転駆動するためのパルスモータ１３２と、上記移動基台１２４に装着され雄ねじロッド１３１と螺合する図示しない雌ねじブロックを具備しており、パルスモータ１３２によって雄ねじロッド１３１を正転および逆転駆動することにより、ポリッシングユニット１２を上下方向に移動せしめる。なお、上記研磨工具１２２は、図示の実施形態においてはフエルトに砥粒を分散させ適宜のボンド剤で固定したフエルト砥石が用いられている。このフエルト砥石からなる研磨工具１２２自体の構成についての詳細な説明は、本出願人が既に提案した特開２００２−２８３２４３号公報に記載されているので、本明細書においては説明を省略する。
図示の実施形態における加工装置は、上記静止支持板４の前側において装置ハウジング２の上面と略面一となるように配設されたターンテーブル１５を具備している。このターンテーブル１５は、比較的大径の円盤状に形成されており、図示しない回転駆動機構によって矢印１５ａで示す方向に適宜回転せしめられる。ターンテーブル１５には、図示の実施形態の場合それぞれ１２０度の位相角をもって半導体ウエーハ載置部材としての３個のチャックテーブル２０が水平面内で回転可能に配置されている。このチャックテーブル２０は、上方が開放された円形状の凹部を備えた円盤状の基台２１と、該基台２１に形成された凹部に嵌合されるポーラスセラミック盤によって形成された吸着保持チャック２２とからなっており、図示しない回転駆動機構によって矢印で示す方向に回転せしめられるように構成されている。なお、チャックテーブル２０は図示しない吸引手段に接続されている。以上のように構成されたターンテーブル１５に配設された３個のチャックテーブル２０は、ターンテーブル１５が適宜回転することにより被加工物搬入・搬出域Ａ、研削加工域Ｂ、およびポリッシング加工域Ｃおよび被加工物搬入・搬出域Ａに順次移動せしめられる。
図示の研削装置における被加工物搬入・搬出域Ａに対して一方側には、加工前の半導体ウエーハを収容する加工前ウエーハ用カセット３１と、該加工前ウエーハ用カセット３１と被加工物搬入・搬出域Ａとの間に設けられた半導体ウエーハ載置部材としての仮り置きテーブル３２が配設されている。加工前ウエーハ用カセット３１には、半導体ウエーハＷが収納される。なお、半導体ウエーハＷは、その表面に格子状に配列されたストリートＳによって多数の矩形領域が区画され、この区画された矩形領域に回路Ｄが形成されている。この半導体ウエーハＷは、その表面に保護テープＴを貼着し、裏面を上側にして収納される。なお、半導体ウエーハＷには、保護テープＴを貼着する前に、表面にストリートＳに沿って仕上がり厚さに相当する所定の深さの分割溝を形成する分割溝形成工程を実施しておいてもよい。このとき、保護テープＴは環状のフレームに装着された所謂ダイシングテープを使用すると良い。
一方、加工装置における被加工物搬入・搬出域Ａに対して他方側には、研削およびポリッシング加工後の半導体ウエーハを洗浄するとともに半導体ウエーハの裏面に酸化被膜を形成する洗浄兼酸化被膜形成手段４０が配設されている。なお、洗浄兼酸化被膜形成手段４０については、後で詳細に説明する。また、被加工物搬入・搬出域Ａに対して他方側には、上記洗浄兼酸化被膜形成手段４０によって洗浄されるとともに裏面に酸化被膜が形成された加工後の半導体ウエーハＷを収容する加工後ウエーハ用カセット３４が配設されている。
図示の実施形態における加工装置は、加工前ウエーハ用カセット３１内に収納された半導体ウエーハＷを仮り置きテーブル３２に搬出するとともに洗浄兼酸化被膜形成手段４０で洗浄されるとともに裏面に酸化被膜が形成された半導体ウエーハＷを加工後ウエーハ用カセット３４に搬送する被加工物搬送機構３５を備えている。また、図示の実施形態における加工装置は、上記仮り置きテーブル３２上に載置された加工前半導体ウエーハＷを被加工物搬入・搬出域Ａに位置付けられたチャックテーブル２０上に搬送する被加工物搬入機構３６と、被加工物搬入・搬出域Ａに位置付けられたチャックテーブル２０上に載置されている加工後の半導体ウエーハＷを洗浄兼酸化被膜形成手段４０に搬送する被加工物搬出機構３７を具備している。
次に、上記洗浄兼酸化被膜形成手段４０について、図２を参照して説明する。
図示の実施形態における洗浄兼酸化被膜形成手段４０は、研削または研削およびポリッシング加工後の半導体ウエーハＷを吸引保持するスピンナーテーブル４１と、該スピンナーテーブル４１を回転駆動する電動モータ４２と、スピンナーテーブル４１に保持された半導体ウエーハＷに洗浄水を供給する洗浄水ノズル４３と、スピンナーテーブル４１に保持された半導体ウエーハＷに乾燥用エアーを供給するエアーノズル４４と、スピンナーテーブル４１に保持された半導体ウエーハＷに酸化液を供給する酸化液ノズル４５とを具備している。なお、洗浄水ノズル４３は図示しない洗浄水供給手段に接続され、エアーノズル４４は図示しないエアー供給手段に接続されており、酸化液ノズル４５は図示しない例えば過酸化水素水（Ｈ２ Ｏ２ ）供給手段に接続されている。図示の実施形態における洗浄兼酸化被膜形成手段４０は、上記スピンナーテーブル４１と洗浄水ノズル４３、エアーノズル４４および酸化液ノズル４５の上方を覆う天井壁４６と一方（図２において左方）の側部を覆う側壁４７を備えており、また、一方（図２において左方）の側部以外の側部を必要に応じて覆うシャッター４８を備えている。

図示の実施形態における加工装置は以上のように構成されており、以下その作動について説明する。
表面にテープＴを貼着した加工前の半導体ウエーハＷは、保護テープＴを下側に即ち裏面を上側にして加工前ウエーハ用カセット３１に収容される。加工前ウエーハ用カセット３１に収容された加工前の半導体ウエーハＷは被加工物搬送手段３５の上下動作および旋回動作により搬送され、仮り置きテーブル３２に載置される。仮り置きテーブル３２に載置された加工前の半導体ウエーハＷは、例えば６本のピンの中心に向かう径方向運動により中心合わせされる。仮り置きテーブル３２に載置され中心合わせされた半導体ウエーハＷは、被加工物搬入手段３６の上下動作および旋回動作によって被加工物搬入・搬出域Ａに位置付けられたチャックテーブル２０上に保護テープＴを下側即ち裏面を上側にして載置される。チャックテーブル２０上に加工前の半導体ウエーハＷが載置されたならば、図示しない吸引手段を作動することにより、加工前の半導体ウエーハＷを吸着保持チャック２２上に吸引保持することができる。そして、ターンテーブル１５を図示しない回転駆動機構によって矢印１５ａで示す方向に１２０度回動せしめて、研削前の半導体ウエーハＷを載置したチャックテーブル２０を研削加工域Ｂに位置付ける。
加工前の半導体ウエーハＷを載置したチャックテーブル２０は研削加工域Ｂに位置付けられると図示しない回転駆動機構によって矢印で示す方向に回転せしめられ、一方、研削ユニット１０の研削ホイール１０２が矢印で示す方向に回転せしめられつつ送り機構１１によって所定量下降することにより、チャックテーブル２０上の加工前の半導体ウエーハＷの裏面に研削加工が施され、半導体ウエーハＷは所定の厚さに形成される（研削工程）。なお、半導体ウエーハＷに上述した分割溝形成工程が実施され、半導体ウエーハＷの表面にストリートＳに沿って仕上がり厚さに相当する所定の深さの分割溝を形成されている場合には、上記研削工程を実施することにより分割溝が表出され、個々のチップに分割される。ただし、個々のチップは保護テープＴが貼着されているのでバラバラにはならず、半導体ウエーハＷの形態が維持されている。なお、この間に被加工物搬入・搬出域Ａに位置付けられた次のチャックテーブル２０上には、上述したように加工前の半導体ウエーハＷが載置される。次に、ターンテーブル１５を矢印１５ａで示す方向に１２０度回動せしめて、研削加工した半導体ウエーハＷを載置したチャックテーブル２０をポリッシング加工域Ｃに位置付ける。なお、このとき被加工物搬入・搬出域Ａにおいて加工前の半導体ウエーハＷが載置された次のチャックテーブル２０は研削加工域Ｂに位置付けられ、次の次のチャックテーブル２０が被加工物搬入・搬出域Ａに位置付けられる。
このようにして、研削加工域Ｂに位置付けられたチャックテーブル２０上に載置された加工前の半導体ウエーハＷには研削ユニット１０によって研削加工が施され、ポリッシング加工域Ｃに位置付けられたチャックテーブル２０上に載置され研削加工された半導体ウエーハＷにはポリッシングユニット１２によってポリッシング加工が施される。このように研削加工された半導体ウエーハＷにポリッシング加工を施すことにより、研削加工によって発生したマイクロクラックが除去される（ポリッシング工程）。なお、ポリッシング工程は、図示の実施形態のようにドライポリッシングに限らずウエットポリッシング（ＣＰＭ）を実施してもよい。
次に、ターンテーブル１５を矢印１５ａで示す方向に１２０度回動せしめて、ポリッシング加工後の半導体ウエーハＷを載置したチャックテーブル２０を被加工物搬入・搬出域Ａに位置付ける。なお、研削加工域Ｂにおいて研削加工された半導体ウエーハＷを載置したチャックテーブル２０はポリッシング加工域Ｃに、被加工物搬入・搬出域Ａにおいて加工前の半導体ウエーハＷが載置されたチャックテーブル２０は研削加工域Ｂにそれぞれ移動せしめられる。
なお、研削加工域Ｂおよびポリッシング加工域Ｃを経由して被加工物搬入・搬出域Ａに戻ったチャックテーブル２０は、ここでポリッシング加工後の半導体ウエーハＷの吸着保持を解除する。次に、被加工物搬出手段３７の上下動作および旋回動作によって被加工物搬入・搬出域Ａに戻ったチャックテーブル２０上で吸着保持が解除されたポリッシング加工後の半導体ウエーハＷをチャックテーブル２０から搬出し、洗浄兼酸化被膜形成手段４０のスピンナーテーブル４１に裏面を上にして載置する。スピンナーテーブル４１上に載置されたポリッシング加工後の半導体ウエーハＷは、スピンナーテーブル４１上に吸引保持される。
スピンナーテーブル４１上にポリッシング加工後の半導体ウエーハＷを吸引保持したならば、図２において２点鎖線で示すようにシャッター４８を上昇せしめてスピンナーテーブル４１と洗浄水ノズル４３、エアーノズル４４および酸化液ノズル４５の周囲を覆い、電動モータ４２を駆動してスピンナーテーブル４１を回転するとともに、図示しない洗浄水供給手段を作動して洗浄水ノズル４３から純水でよい洗浄水をスピンナーテーブル４１に保持された半導体ウエーハＷの上面（裏面：研削およびポリッシング面）に供給し、研削およびポリッシング工程で付着したコンタミを洗浄する（洗浄工程）。なお、洗浄工程は、スピンナーテーブル４１を例えば３００ｒｐｍで回転し、洗浄水を例えば２リットル／分で供給して例えば１分間実施する。
上述したように洗浄工程を実施したならば、電動モータ４２を駆動してスピンナーテーブル４１を回転するとともに、図示しないエアー供給手段を作動してエアーノズル４４からスピンナーテーブル４１に保持された半導体ウエーハＷの上面（裏面）にエアーを供給してスピン乾燥を実施する（乾燥工程）。なお、乾燥工程は、スピンナーテーブル４１を例えば１０００ｒｐｍで回転し、エアーを例えば１０リットル／分で供給して例えば２０秒間実施する。
上述したように洗浄工程および乾燥工程を実施したならば、半導体ウエーハＷの裏面に酸化被膜を形成する酸化被膜形成工程を実施する。即ち、電動モータ４２を駆動してスピンナーテーブル４１を回転するとともに、図示しない過酸化水素水供給手段を作動して酸化液ノズル４５からスピンナーテーブル４１に保持された半導体ウエーハＷの上面（裏面）に過酸化水素水（Ｈ２ Ｏ２ ）を供給する。なお、酸化被膜形成工程は、スピンナーテーブル４１を例えば３００ｒｐｍで回転し、過酸化水素水（Ｈ２ Ｏ２ ）を例えば２リットル／分で供給して例えば１分間実施する。このように酸化被膜形成工程を実施することにより、シリコン基板からなる半導体ウエーハＷの裏面には、厚さが１０〜５０オングストロームの酸化被膜（ＳｉＯ２ ）が形成される。
このように半導体ウエーハＷの裏面に酸化被膜（ＳｉＯ２ ）が形成されると、半導体ウエーハＷの表面に回路Ｄを形成する際に半導体ウエーハを構成するシリコン基板内に入り込んだ金属イオン等の移動を拘束することができるとともに、大気中の不純物がシリコン基板内に入り込むことをブロックすることができる。従って、シリコン基板内に入り込んだ金属イオン等が移動することによる回路の機能低下を防止することができるとともに、大気中の不純物がシリコン基板内に入り込むことによる半導体ウエーハ即ち半導体チップの品質低下を防止することができる。特に、図示の実施形態における加工装置においては、研削およびポリッシング工程を実施して無垢面が露出され洗浄工程および乾燥工程が実施された直後に酸化被膜形成工程が実施されるので、上記金属イオンや不純物の影響を極力抑えることができる。なお、半導体ウエーハＷに上述した分割溝形成工程が実施され、上記研削工程を実施することにより個々のチップに分割されている場合には、酸化被膜形成工程を実施することにより個々のチップの裏面および側面に酸化被膜（ＳｉＯ２ ）が形成される。従って、上記金属イオン等の移動を拘束する効果および大気中の不純物をブロックする効果がより増大する。
酸化被膜形成工程を実施することにより半導体ウエーハＷの裏面に酸化被膜が形成されたならば、スピンナーテーブル４１に保持された半導体ウエーハＷの吸引保持を解除する。なお、酸化被膜を形成した後、半導体ウエーハＷの裏面から過酸化水素水（Ｈ２ Ｏ２ ）を洗浄除去することが望ましい。次に、スピンナーテーブル４１上で吸着保持が解除された半導体ウエーハＷは、被加工物搬送手段３５の上下動作および旋回動作により加工後ウエーハ用カセット３４に搬送され収納される。
次に、本発明に従って構成された半導体ウエーハの加工装置の第２の実施形態について、図３および図４を参照して説明する。なお、図３および図４に示す第２の実施形態における加工装置は、上述した第１の実施形態における研削ユニット１０を荒研削ユニット１０ａとし、ポリッシングユニット１２を仕上げ研削ユニット１２ａとするとともに、洗浄兼酸化被膜形成手段４０に代えて酸化被膜形成機能を有しない従来の洗浄手段４０ａとしたものである。従って、第２の実施形態は第１の実施形態におけるポリッシングユニット１２の研磨工具１２２が研削ホイール１２２ａに変更する以外は実質的に同一の構成であるため、同一部材には同一符号を付して、その説明は省略する。そして、第２の実施形態における加工装置は、エッチング兼酸化被膜形成手段５０を付設するとともに、洗浄手段４０ａとエッチング兼酸化被膜形成手段５０との間に被加工物搬送手段７０を配設したものである。従って、洗浄手段４０ａの側壁４７には、被加工物搬送手段７０は挿通可能な開口４７１ａが形成されている。
上記エッチング兼酸化被膜形成手段５０について、図４を参照して説明する。
図４に示すエッチング兼酸化被膜形成手段５０は、密閉空間５１０を形成するハウジング５１を具備している。このハウジング５１は、底壁５１１と上壁５１２と左右側壁５１３、５１４と後側が側壁５１５および前側側壁（図示せず）とからなっており、右側側壁５１４には被加工物搬出入用の開口５１４ａが設けられている。開口５１４ａの外側には、開口５１４ａを開閉するためのゲート５２が上下方向に移動可能に配設されている。このゲート５２は、ゲート作動手段５３によって作動せしめられる。ゲート作動手段５３は、エアシリンダ５３１と該エアシリンダ５３１内に配設された図示しないピストンに連結されたピストンロッド５３２とからなっており、エアシリンダ５３１がブラケット５３３を介して上記ハウジング５１の底壁５１１に取り付けられており、ピストンロッド５３２の先端（図において上端）が上記ゲート５２に連結されている。このゲート作動手段５３によってゲート５２が開けることにより、被加工物としての半導体ウエーハＷを開口５１４ａを通して搬出入することができる。また、ハウジング５１を構成する底壁５１１には排気口５１１ａが設けられており、この排気口５１１ａがガス排出手段５４に接続されている。
上記ハウジング５１によって形成される密閉空間５１０には、下部電極５５と上部電極５６が対向けて配設されている。
下部電極５５は、導電性の材料によって形成されており、円盤状の被加工物保持部５５１と、該被被加工物保持部５５１の下面中央部から突出して形成された円柱状の支持部５５２とからなっている。このように被加工物保持部５５１と円柱状の支持部５５２とから構成された下部電極５５は、支持部５５２がハウジング５１の底壁５１１に形成された穴５１１ｂを挿通して配設された絶縁体５７を介して底壁５１１にシールされた状態で支持されている。このようにハウジング５１の底壁５１１に支持された下部電極５５は、支持部５５２を介して高周波電源５８に電気的に接続されている。
下部電極５５を構成する被加工物保持部５５１の上部には、上方が開放された円形状の嵌合凹部５５１ａが設けられており、該嵌合凹部５５１ａにポーラス金属材によって形成された円盤状の吸着保持部材５５３が嵌合される。嵌合凹部５５１ａにおける吸着保持部材５５３の下側に形成される室５５４は、被加工物保持部５５１および支持部５５２に形成された連通路５５５によって吸引手段５９に連通されている。従って、吸着保持部材５５３上に被加工物を載置して吸引手段５９を作動して連通路５５５を負圧源に連通することにより室５５４に負圧が作用し、吸着保持部材５５３上に載置された被加工物が吸引保持される。また、吸引手段５９を作動して連通路５５５を大気に開放することにより、吸着保持部材５５３上に吸引保持された被加工物の吸引保持が解除される。
下部電極５５を構成する被加工物保持部５５１の下部には、冷却通路５５６が形成されている。この冷却通路５５６の一端は支持部５５２に形成された冷媒導入通路５５７に連通され、冷却通路５５６の他端は支持部５５２に形成された冷媒排出通路５５８に連通されている。冷媒導入通路５５７および冷媒排出通路５５８は、冷媒供給手段６０に連通されている。従って、冷媒供給手段６０が作動すると、冷媒が冷媒導入通路５５７、冷却通路５５６および冷媒排出通路５５８を通して循環せしめられる。この結果、後述するプラズマ処理時に発生する熱は下部電極５５から冷媒に伝達されるので、下部電極５５の異常昇温が防止される。
上記上部電極５６は、導電性の材料によって形成されており、円盤状のガス噴出部５６１と、該ガス噴出部５６１の上面中央部から突出して形成された円柱状の支持部５６２とからなっている。このようにガス噴出部５６１と円柱状の支持部５６２とからなる上部電極５６は、ガス噴出部５６１が下部電極５５を構成する被加工物保持部５５１と対向して配設され、支持部５６２がハウジング５１の上壁５１２に形成された穴５１２ａを挿通し、該穴５１２ａに装着されたシール部材６１によって上下方向に移動可能に支持されている。支持部５６２の上端部には作動部材５６３が取り付けられており、この作動部材５６３が昇降駆動手段６２に連結されている。なお、上部電極５６は、支持部５６２を介して接地されている。
上部電極５６を構成する円盤状のガス噴出部５６１には、下面に開口する複数の噴出口５６４が設けられている。この複数の噴出口５６４は、ガス噴出部５６１に形成された連通路５６５および支持部５６２に形成された連通路５６１を介してガス供給手段６３およびオゾン供給手段６４に連通されている。ガス供給手段６３は、ＣＦ４ 等のフッ素系ガスと酸素を主体とするプラズマ発生用の混合ガスを供給する。また、オゾン供給手段６４は、オゾン（Ｏ２ またはＯ３ ）を供給する。
図示の実施形態におけるエッチング兼酸化被膜形成手段５０は、上記ゲート作動手段５３、ガス排出手段５４、高周波電源５８、吸引手段５９、冷媒供給手段６０、昇降駆動手段６２、ガス供給手段６３、オゾン供給手段６４等を制御する制御手段６５を具備している。この制御手段６５にはガス排出手段５４からハウジング５１によって形成される密閉空間５１０内の圧力に関するデータが、冷媒供給手段６０から冷媒温度（即ち電極温度）に関するデータが、ガス供給手段１４からガス流量に関するデータが、オゾン供給手段６４からオゾン流量に関するデータが入力され、これらのデータ等に基づいて制御手段６５は上記各手段に制御信号を出力する。
図３および図４に示す第２の実施形態における半導体ウエーハの加工装置は以上のように構成されており、以下その作動について説明する。
表面に保護テープＴが貼着された加工前の半導体ウエーハＷの裏面を荒研削ユニット１０ａによって研削する工程は、上述した第１の実施形態と同様である。荒研削ユニット１０ａによって荒研削された半導体ウエーハＷを第２の実施形態においては、仕上げ研削ユニット１２ａによって仕上げ研削する仕上げ研削工程を実施する。従って、第２の実施形態においては、荒研削と仕上げ研削とからなる研削工程によって半導体ウエーハＷを所定の厚さに研削する。
上述した荒研削と仕上げ研削とからなる研削工程によって所定の厚さ形成された半導体ウエーハＷは、洗浄手段４０ａのスピンナーテーブル４１上に搬送される。そして、スピンナーテーブル４１上に保持された半導体ウエーハＷには、上述した第１の実施形態と同様の洗浄工程および乾燥工程が実施される。
洗浄手段４０ａにおいて洗浄および乾燥された半導体ウエーハＷは、被加工物搬送手段７０によってエッチング兼酸化被膜形成手段５０に搬送される。このとき、エッチング兼酸化被膜形成手段５０は、ゲート作動手段５３を作動してゲート５２を図４において下方に移動し、ハウジング５１の右側側壁５１４に設けられた開口５１４ａを開けている。次に、被加工物搬送手段７０によって搬送された半導体ウエーハＷは、裏面を上側にして開口５１４ａからハウジング５１によって形成される密閉空間５１０に搬送され、下部電極５５を構成する被加工物保持部５５１の吸着保持部材５５３上に載置される。このとき、昇降駆動手段６２を作動して上部電極５６を上昇せしめておく。そして、吸引手段５９を作動して上述したように室５５４に負圧を作用することにより、吸着保持部材５５３上に載置された半導体ウエーハＷは吸引保持される。
半導体ウエーハＷが吸着保持部材５５３上に吸引保持されたならば、ゲート作動手段５３を作動してゲート５２を図４において上方に移動せしめ、ハウジング５１の右側側壁５１４に設けられた開口５１４ａを閉じる。そして、昇降駆動手段６２を作動して上部電極５６を下降させ、上部電極５６を構成するガス噴射部５６１の下面と下部電極５５を構成する被加工物保持部５５１に保持された半導体ウエーハＷの上面（エッチングすべき裏面）との間の距離をプラズマエッチング処理に適した所定の電極間距離（例えば１０ｍｍ）に位置付ける。
次に、ガス排出手段５４を作動してハウジング５１によって形成される密閉空間５１０内を真空排気する。密閉空間５１０内を真空排気したならば、ガス供給手段６３を作動してフッ素系ガスと酸素ガスの混合ガスをプラズマ発生用ガスとして上部電極５６に供給する。ガス供給手段６３から供給された混合ガスは、支持部５６２に形成された連通路５６６およびガス噴出部５６１に形成された連通路５６５を通して複数の噴出口５６４から下部電極５５の吸着保持部材５５３上に保持された半導体ウエーハＷの上面（裏面）に向けて噴出される。そして、密閉空間５１０内を所定のガス圧力に維持する。このように、プラズマ発生用の混合ガスを供給した状態で、高周波電源５８から下部電極５５と上部電極５６との間に高周波電圧を印加する。これにより、下部電極５５と上部電極５６との間の空間にプラズマ放電が発生し、このプラズマ放電により生じる活性物質の作用により、半導体ウエーハＷの裏面がエッチングされる（エッチング処理工程）。このプラズマエッチング処理は、半導体ウエーハＷの厚さが目標厚さになるまで継続して行われる。これにより、研磨加工によって半導体ウエーハＷの裏面に生じたマイクロクラックが除去される。
上述したエッチング処理工程を実施したならば、半導体ウエーハＷの裏面に酸化被膜を形成する酸化被膜形成工程を実施する。この酸化被膜形成工程は、ガス排出手段５４によりＣＦ４ 等のフッ素系ガスと酸素を主体とするプラズマ発生用の混合ガスを排出するとともに、上述したように下部電極５５と上部電極５６との間に高周波電圧を印加した状態で、オゾン供給手段６４からオゾン（Ｏ２ またはＯ３ ）を供給する。オゾン供給手段６４から供給されたオゾンは、支持部５６２に形成された連通路５６６およびガス噴出部５６１に形成された連通路５６５を通して複数の噴出口５６４からプラズマ化されて下部電極５５の吸着保持部材５５３上に保持された半導体ウエーハＷの上面（裏面）に向けて噴出される。この結果、半導体ウエーハＷの裏面には、酸化被膜（ＳｉＯ２ ）が形成される。このように半導体ウエーハＷの裏面に形成された酸化被膜（ＳｉＯ２ ）は、上述したようにシリコン基板内に入り込んだ金属イオン等が移動することによる回路の機能低下を防止するとともに、大気中の不純物がシリコン基板内に入り込むことをブロックする。
上述した酸化被膜形成工程を実施したならば、オゾン（Ｏ２ またはＯ３ ）を排出した後、ゲート５２が開かれ、被加工物搬送手段７０が作動して裏面に酸化被膜が形成された半導体ウエーハＷを洗浄手段４０ａのスピンナーテーブル４１上に搬送する。スピンナーテーブル４１上に搬送された半導体ウエーハＷは、被加工物搬送手段３５の上下動作および旋回動作により加工後ウエーハ用カセット３４に搬送され収納される。
上述した第２の実施形態においては、エッチング手段としてドライエッチングとしてのプラズマエッチング手段を示したが、ウエットエッチング手段を用いてもよい。この場合、上記洗浄手段４０ａに例えばフッ化水素酸水溶液を供給する手段を装備し、洗浄手段４０ａのスピンナーテーブル４１上に保持された半導体ウエーハＷの上面（裏面）にフッ化水素酸水溶液を供給する。
本発明に従って構成された加工装置の第１の実施形態を示す斜視図。 図１に示す加工装置に装備される洗浄兼酸化被膜形成手段の正面図。 本発明に従って構成された加工装置の第２の実施形態を示す斜視図。 図２に示す加工装置に装備されるエッチング兼酸化被膜形成手段の断面図。
符号の説明
２：装置ハウジング
４：静止支持板
１０：研削ユニット
１０ａ：荒研削ユニット
１２：ポリッシングユニット
１２ａ：仕上げ研削ユニット
１５：ターンテーブル
２０：チャックテーブル
３１：加工前ウエーハ用カセット
３２：仮り置きテーブル
３４：加工後ウエーハ用カセット
３５：被加工物搬送機構
３６：被加工物搬入機構
３７：被加工物搬出機構
４０：洗浄兼酸化被膜形成手段
４０ａ：洗浄手段
４１：スピンナーテーブル
４２：電動モータ
４３：洗浄水ノズル
４４：エアーノズル
４５：酸化液ノズル
４８：シャッター
５０：エッチング兼酸化被膜形成手段
５２：ゲート
５３：ゲート作動手段
５４：ガス排出手段
５５：下部電極
５６：上部電極
５８：高周波電源
５９：吸引手段
６０：冷媒供給手段
６２：昇降駆動手段
６３：ガス供給手段
６４：オゾン供給手段
６５：制御手段

Claims (5)

  1. 表面に格子状に配列されたストリートによって多数の矩形領域が区画され、この区画された矩形領域に回路が形成されたシリコン基板からなる半導体ウエーハの加工方法であって、
    該半導体ウエーハの裏面を研削して所定の厚さに形成する研削工程と、
    所定の厚さに形成された該半導体ウエーハの裏面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成工程と、を含む、
    ことを特徴とするシリコン基板からなる半導体ウエーハの加工方法。
  2. 表面に格子状に配列されたストリートによって多数の矩形領域が区画され、この区画された矩形領域に回路が形成されたシリコン基板からなる半導体ウエーハの加工方法であって、
    該半導体ウエーハの裏面を研削して所定の厚さに形成する研削工程と、
    該研削工程で所定の厚さに形成された該半導体ウエーハの裏面をポリッシングしてマイクロクラックを除去するポリッシング工程と、該ポリッシング工程を実施した該半導体ウエーハを洗浄する洗浄工程と、該洗浄工程で洗浄された該半導体ウエーハを乾燥する乾燥工程と、該乾燥工程を実施した後に所定の厚さに形成された該半導体ウエーハの裏面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成工程と、を含む、
    ことを特徴とするシリコン基板からなる半導体ウエーハの加工方法。
  3. 該研削工程の前に、該半導体ウエーハの表面に形成されたストリートに沿って仕上がり厚さに相当する所定の深さの分割溝を形成する分割溝形成工程を実施する、請求項１又は請求項２に記載のシリコン基板からなる半導体ウエーハの加工方法。
  4. 表面に回路が形成されたシリコン基板からなる半導体ウエーハを裏面を上にして保持するチャックテーブルと、該チャックテーブルに裏面を上にして保持された該半導体ウエーハの裏面を研削する研削手段と、該研削手段によって研削された該半導体ウエーハの研削面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成手段と、を具備している、
    ことを特徴とする加工装置。
  5. 表面に回路が形成されたシリコン基板からなる半導体ウエーハを裏面を上にして保持するチャックテーブルと、該チャックテーブルに裏面を上にして保持された該半導体ウエーハの裏面を研削する研削手段と、該研削手段によって研削された該半導体ウエーハの研削面をポリッシングしてマイクロクラックを除去するポリッシング手段と、マイクロクラックが除去された該半導体ウエーハを洗浄する洗浄手段と、該洗浄手段によって洗浄された該半導体ウエーハを乾燥する乾燥手段と、乾燥手段によって乾燥された該半導体ウエーハの研削面に厚さが１０〜５０オングストロームの酸化被膜を形成する酸化被膜形成手段と、
    を具備している、ことを特徴とする加工装置。
JP2003315164A 2003-09-08 2003-09-08 半導体ウエーハの加工方法および加工装置 Expired - Lifetime JP4523252B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003315164A JP4523252B2 (ja) 2003-09-08 2003-09-08 半導体ウエーハの加工方法および加工装置
KR1020040069982A KR101146663B1 (ko) 2003-09-08 2004-09-02 반도체 웨이퍼의 가공방법 및 가공장치
US10/934,553 US20050054274A1 (en) 2003-09-08 2004-09-07 Semiconductor wafer processing method and processing apparatus
US11/300,507 US20060094210A1 (en) 2003-09-08 2005-12-15 Semiconductor wafer processing method and processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003315164A JP4523252B2 (ja) 2003-09-08 2003-09-08 半導体ウエーハの加工方法および加工装置

Publications (2)

Publication Number Publication Date
JP2005085925A JP2005085925A (ja) 2005-03-31
JP4523252B2 true JP4523252B2 (ja) 2010-08-11

Family

ID=34225197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003315164A Expired - Lifetime JP4523252B2 (ja) 2003-09-08 2003-09-08 半導体ウエーハの加工方法および加工装置

Country Status (3)

Country Link
US (2) US20050054274A1 (ja)
JP (1) JP4523252B2 (ja)
KR (1) KR101146663B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290907B (zh) * 2003-12-26 2010-12-08 瑞萨电子株式会社 半导体集成电路器件的制造方法
JP4851132B2 (ja) 2005-07-20 2012-01-11 株式会社ディスコ 加工装置及び加工方法
JP4749849B2 (ja) * 2005-11-28 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2007165802A (ja) * 2005-12-16 2007-06-28 Disco Abrasive Syst Ltd 基板の研削装置および研削方法
JP2008130818A (ja) * 2006-11-21 2008-06-05 Disco Abrasive Syst Ltd レーザー加工装置
JP2009252822A (ja) * 2008-04-02 2009-10-29 Sumco Corp シリコンウェーハ及びその製造方法
JP5356776B2 (ja) * 2008-10-31 2013-12-04 株式会社ディスコ 研削装置
US9153462B2 (en) 2010-12-09 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spin chuck for thin wafer cleaning
JP6044976B2 (ja) * 2012-06-11 2016-12-14 株式会社ディスコ ウェーハの加工方法
JP2014008482A (ja) * 2012-07-02 2014-01-20 Disco Abrasive Syst Ltd 加工装置
JP6300763B2 (ja) * 2015-08-03 2018-03-28 株式会社ディスコ 被加工物の加工方法
JP2017038030A (ja) * 2015-08-14 2017-02-16 株式会社ディスコ ウエーハの加工方法及び電子デバイス
JP2017092379A (ja) * 2015-11-16 2017-05-25 株式会社ディスコ 保護膜被覆方法
JP7115850B2 (ja) * 2017-12-28 2022-08-09 株式会社ディスコ 被加工物の加工方法および加工装置
JP7173787B2 (ja) * 2018-08-14 2022-11-16 株式会社ディスコ ウエーハの加工方法
JP7189026B2 (ja) * 2019-01-07 2022-12-13 株式会社ディスコ 被加工物の加工方法
JP7412142B2 (ja) * 2019-11-13 2024-01-12 株式会社ディスコ ウェーハの加工方法
KR102477434B1 (ko) 2022-07-08 2022-12-15 (주)에스티글로벌 고정형 파티클 감지유닛을 포함하는 웨이퍼 가공장치의 파티클 검출시스템
KR102658759B1 (ko) * 2023-01-31 2024-04-17 울산과학대학교 산학협력단 웨이퍼 플라즈마공정 교육용 교부재

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139067A (ja) * 1994-11-07 1996-05-31 Nitto Denko Corp 半導体ウエハに付着した異物の除去用粘着テ―プと除去方法
JP2000353676A (ja) * 1999-06-14 2000-12-19 Disco Abrasive Syst Ltd 研削システム
JP2001118821A (ja) * 1991-12-11 2001-04-27 Sony Corp 洗浄方法
JP2003093984A (ja) * 2001-06-26 2003-04-02 Alps Electric Co Ltd ウエット処理ノズルおよびウエット処理装置
JP2003243348A (ja) * 2002-02-20 2003-08-29 Nippei Toyama Corp 研削方法および研削装置
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004356384A (ja) * 2003-05-29 2004-12-16 Nitto Denko Corp ウエハ裏面の処理方法およびダイシング用シート貼付け装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576937B1 (en) * 1992-06-19 1996-11-20 Rikagaku Kenkyusho Apparatus for mirror surface grinding
US20020052169A1 (en) * 2000-03-17 2002-05-02 Krishna Vepa Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
US6921719B2 (en) * 2002-10-31 2005-07-26 Strasbaugh, A California Corporation Method of preparing whole semiconductor wafer for analysis

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118821A (ja) * 1991-12-11 2001-04-27 Sony Corp 洗浄方法
JPH08139067A (ja) * 1994-11-07 1996-05-31 Nitto Denko Corp 半導体ウエハに付着した異物の除去用粘着テ―プと除去方法
JP2000353676A (ja) * 1999-06-14 2000-12-19 Disco Abrasive Syst Ltd 研削システム
JP2003093984A (ja) * 2001-06-26 2003-04-02 Alps Electric Co Ltd ウエット処理ノズルおよびウエット処理装置
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003243348A (ja) * 2002-02-20 2003-08-29 Nippei Toyama Corp 研削方法および研削装置
JP2004356384A (ja) * 2003-05-29 2004-12-16 Nitto Denko Corp ウエハ裏面の処理方法およびダイシング用シート貼付け装置

Also Published As

Publication number Publication date
JP2005085925A (ja) 2005-03-31
US20050054274A1 (en) 2005-03-10
KR101146663B1 (ko) 2012-05-22
KR20050025901A (ko) 2005-03-14
US20060094210A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP4523252B2 (ja) 半導体ウエーハの加工方法および加工装置
JP5331500B2 (ja) ウエーハの処理方法
JP5153296B2 (ja) 基板処理装置および基板処理方法
JP2009043992A (ja) ウエーハの加工方法
JP4851132B2 (ja) 加工装置及び加工方法
KR100443879B1 (ko) 반도체 웨이퍼 가공장치
JP2008060220A (ja) ゲッタリング層形成装置
CN110364481B (zh) 晶片的加工方法
CN110364482B (zh) 晶片的加工方法
JP4153325B2 (ja) 半導体ウエーハの加工方法
JP5345457B2 (ja) 研削装置
JP4298523B2 (ja) エッチング装置
JP7154697B2 (ja) 被加工物の加工方法
JP4227865B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2005175136A (ja) 半導体ウェーハの分割方法
JP4235458B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4533242B2 (ja) ウェーハ搬送装置及びウェーハの研削−エッチングシステム
JP6509636B2 (ja) ゲッタリング層形成方法
JP4933373B2 (ja) プラズマエッチング装置
JP2018098286A (ja) ウェーハの製造方法
JP2006128544A (ja) ウェーハの加工方法
JP2024077823A (ja) ウエーハの加工装置
TW202410169A (zh) 晶圓之加工方法
JP2003282492A (ja) 半導体ウエーハのための加工機及び複数台の加工機を備えた加工システム
KR20210031604A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4523252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term