JP2006128544A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2006128544A
JP2006128544A JP2004317751A JP2004317751A JP2006128544A JP 2006128544 A JP2006128544 A JP 2006128544A JP 2004317751 A JP2004317751 A JP 2004317751A JP 2004317751 A JP2004317751 A JP 2004317751A JP 2006128544 A JP2006128544 A JP 2006128544A
Authority
JP
Japan
Prior art keywords
wafer
resist film
street
etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004317751A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Takashi Ono
貴司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2004317751A priority Critical patent/JP2006128544A/ja
Priority to US11/262,770 priority patent/US7288467B2/en
Publication of JP2006128544A publication Critical patent/JP2006128544A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ウェーハをダイシングする場合において、デバイスの品質を低下させることなく、効率的に個々のデバイスに分割できるようにする。
【解決手段】ウェーハの裏面にレジスト膜Ｒを被覆した後にレジスト膜Ｒのうちストリートに対応する領域以外の部分を露光して感光させ、レジスト膜Ｒの上面にシリル化剤を供給して感光した領域のレジスト膜をシリル化し、エッチング装置において、シリル化されたレジスト膜２が被覆されたウェーハＷの裏面Ｗ２側に酸素または塩素を含むガスをプラズマ化して供給し、シリル化されていないストリートに対応する領域のレジスト膜Ｒを灰化して除去し、フッ素系安定ガスをプラズマ化してウェーハＷの裏面Ｗ２に供給し、ストリートに対応する領域をエッチング除去してウェーハＷを個々のデバイスＤに分割する。すべてのストリートをエッチングによって一度に分離させることができ、切削も行わないため、デバイスの抗折強度が向上する。
【選択図】図５

Description

本発明は、ウェーハを加工して個々のデバイスに分割する方法に関するものである。
複数のデバイスがストリートによって区画されて表面側に形成されたウェーハは、裏面の研削により所定の厚さに形成された後に、ストリートに沿って切削してダイシングすることにより個々のデバイスに分割され、各種電子機器に利用されている（例えば特許文献１参照）。
特開２００４−２２８１３３号公報
しかしながら、ダイシング時には高速回転する切削ブレードがウェーハのストリートに切り込むため、切削ブレードの破砕力に起因してデバイスに欠けが生じ、ウェーハを構成するデバイスの抗折強度が低下して品質が低下するという問題がある。特に、ウェーハの厚さを１００μｍ以下、５０μｍ以下と極めて薄くすることが求められている近年においては、このことは重要な問題となっている。
また、ダイシング時には、切削ブレードを各ストリートに精密に位置合わせした上で、各ストリートを一本一本切削していく必要があり、非効率的である。特に、デバイスのサイズが小さく切削するストリートの数が多い場合は、すべてのストリートを切削するのに相当の時間を要し、生産性が著しく低下するという問題がある。
そこで、本発明が解決しようとする課題は、ウェーハをダイシングする場合において、デバイスの品質を低下させることなく、効率的に個々のデバイスに分割できるようにすることである。
本発明は、ストリートによって区画されて複数のデバイスが表面に形成されたウェーハを個々のデバイスに分割するウェーハの加工方法に関するもので、ウェーハの裏面にレジスト膜を被覆し、レジスト膜のうちストリートに対応する領域以外の部分を露光して感光させるレジスト膜被覆工程と、レジスト膜の上面にシリル化剤を供給して感光した領域のレジスト膜をシリル化するシリル化工程と、所定のガスをプラズマ化してエッチング処理を施すエッチング装置において、シリル化工程によってシリル化されたレジスト膜が被覆されたウェーハの裏面側に酸素または塩素を含むガスをプラズマ化して供給し、シリル化されていないストリートに対応する領域のレジスト膜を灰化して除去するストリート対応レジスト膜除去工程と、フッ素系安定ガスをプラズマ化してウェーハの裏面に供給し、ストリートに対応する領域をエッチング除去してウェーハを個々のデバイスに分割するストリートエッチング工程とから構成されることを特徴とするものである。ここで、ストリートに対応する領域は、ストリートの幅と一致していてもよいし、ストリートの幅より狭くてもよい。
レジスト膜被覆工程の前には、ウェーハの表面に保護部材を貼着し、ウェーハの裏面を研削して所定の厚さに形成する研削工程が遂行されることがある。また、ストリートエッチング工程の後には、酸素または塩素を含むガスをプラズマ化して前記デバイスの裏面側に供給し、デバイスの裏面に残存しているレジスト膜を灰化して除去するレジスト膜除去工程が遂行されることが望ましい。ウェーハがシリコンウェーハである場合に用いるフッ素系安定ガスとしては、例えばＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等がある。
本発明では、ウェーハの裏面に被覆したレジスト膜のうち、ストリートに対応する領域
以外の部分を露光して感光し、感光した領域にシリル化剤を供給してシリル化させた後に、エッチング装置を用いてシリル化していないストリートに対応する領域のレジスト膜を灰化して除去し、次にストリートをエッチングしてウェーハを個々のデバイスに分割することとしたため、１つのエッチング装置において、ストリートに対応する領域のレジスト膜の除去及びストリートのエッチングを行うことができるため、ウェーハを効率良く個々のデバイスに分割することができる。また、切削ブレードによる切削は不要であるため、デバイスに欠けが生じることがなく、デバイスの抗折強度が低下せず、品質が低下することがない。そして、プラズマエッチングによりすべてのストリートを同時に分離させることができるため、極めて効率的であり、生産性を向上させることができる。
また、レジスト膜被覆工程の前に研削工程を遂行する場合は、ウェーハを所定の厚さに形成することができるため、デバイスを所定の厚さに形成することができる。
更に、ストリートエッチング工程の後にレジスト膜除去工程を遂行すると、裏面にレジスト膜が残存しないデバイスを形成することができる。
図１に示すウェーハＷの表面Ｗ１には、ストリートＳによって区画されて複数のデバイスＤが形成されている。ウェーハＷ１は、例えばシリコンウェーハである。最初にこのウェーハＷの表面Ｗ１に、図１に示すように、デバイスＤを保護するための保護部材Ｐを貼着する。保護部材Ｐとしては、ガラス、ポリエチレンテレフタレート、セラミックス等のハードプレートのほか、粘着テープ等も使用することができる。
次に、図２に示すように、表面Ｗ１に保護部材Ｐが貼着されたウェーハＷの裏面Ｗ２が上を向くようにし、その裏面Ｗ２を研削して所定の厚さにする（研削工程）。研削工程には、例えば図３に示すような研削装置１を用いることができる。この研削装置１は、ウェーハを保持するチャックテーブル１０と、チャックテーブル１０に保持されたウェーハを研削する研削手段１１と、研削手段１１をチャックテーブル１０に対して接近または離反させる研削送り手段１２とを備えている。
研削手段１１は、垂直方向の軸心を有するスピンドル１１０と、スピンドル１１０を回転駆動する駆動源１１１と、スピンドル１１０の下端においてホイールマウント１１２を介して固定された研削ホイール１１３と、研削ホイール１１３の下面に固着された研削砥石１１４とから構成され、駆動源１１１によって駆動されてスピンドル１１０が回転するのに伴い、研削砥石１１４が回転する構成となっている。
研削送り手段１２は、壁部１２０に垂直方向に配設された一対のガイドレール１２１と、ガイドレール１２１と平行に配設されたボールネジ１２２と、ボールネジ１２２の一端に連結されたパルスモータ１２３と、ガイドレール１２１に摺動可能に係合すると共に内部のナットがボールネジ１２２に螺合した支持部１２４とから構成されており、パルスモータ１２３に駆動されてボールネジ１２２が回動するのに伴い、支持部１２４がガイドレール１２１にガイドされて昇降し、支持部１２４に支持された研削手段１１も昇降する構成となっている。
チャックテーブル１０においては、保護部材Ｐが保持され、ウェーハＷの裏面Ｗ２が露出した状態となる。そして、チャックテーブル１０が水平方向に移動することにより、ウェーハＷが研削手段１１の直下に位置付けられる。ウェーハＷが研削手段１１の直下に位置付けられると、チャックテーブル１０の回転によりウェーハＷが回転すると共に、研削砥石１１４が回転しながら研削手段１１が下降し、ウェーハＷの裏面Ｗ２に接触して研削され、所定の厚さに研削される（研削工程）。
研削工程を遂行すると、ウェーハＷの裏面Ｗ２に研削歪み等からなるダメージ層が形成されてウェーハＷにストレスが生じ、抗折強度が低下する要因となる。そこで、ダメージ層を除去するために、研削工程の次にストレスリリーフ工程を遂行することが望ましい。ストレスリリーフ工程は、例えば図４に示すように、図３に示した研削装置１において研削砥石１１４の代わりにポリッシングパッド１１５を装着し、研削の場合と同様の動作によって裏面をポリッシングすることにより行われる。また、ドライエッチング、ウェットエッチング等によってもダメージ層を除去することができる。なお、図４においては、研磨砥石１１５以外の部位については、図３の研削装置１と同様の符号を付している。
ストレスリリーフ工程によってウェーハＷのストレスを除去した後は、図５（Ａ）に示すように、裏面Ｗ２の全面にスピンコータ等を用いてレジスト膜Ｒを被覆する。レジスト膜Ｒとしては、例えばノボラック樹脂を使用することができる。
次に、赤外線カメラ等で表面Ｗ１に形成されているストリートＳを検出し、レジスト膜Ｒのうち、ストリートＳに対応する裏側の領域であるストリート対応部Ｗ２Ｓ以外の部分を露光させて感光させると、図６に示すように、ストリート対応部Ｗ２Ｓの上方の変質していないレジスト膜Ｒと、それ以外の部分の変質層Ｒ１とに分かれる（レジスト膜被覆工程）。
そして、図５（Ｂ）に示すように、レジスト膜Ｒ、変質層Ｒ１の上面に、ヘキサメチルジシラザン、ヘキサメチルシクロトリシラゲン等のシリル化剤を供給する。変質層Ｒ１はＯＨ基を有しているため、シリル化剤の供給によりＯＨ基がシリル化剤と反応して少なくとも変質層Ｒ１の上面側がシリル化し、図５（Ｃ）に示すように、シリル化層２が形成される（シリル化工程）。一方、レジスト膜Ｒのうち感光していない部分、すなわちストリート対応部Ｗ２Ｓの上方については、ＯＨ基と感光剤との架橋反応によりＯＨ基とシリル化剤との反応が進まないため、シリル化が行われない。
次いで、例えば図７に示すエッチング装置５を用いて、レジスト膜Ｒが被覆されたウェーハＷの裏面Ｗ２側に酸素または塩素を含むガスをプラズマ化させて供給することにより、図５（Ｄ）に示すように、レジスト膜Ｒのうちシリル化されていない部分、すなわちストリート対応部Ｗ２Ｓの上方に被覆されたレジスト膜を除去する。
図７に示すプラズマエッチング装置５は、ガス供給部５１とエッチング処理部５２とを備えている。ガス供給部５１には、ＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等のフッ素を含む安定ガスであるフッ素系安定ガスや、酸素または塩素を含む灰化用のガスが蓄えられる。一方、エッチング処理部５２においては研削後の被加工物Ｗを収容し、ガス供給部５１から供給されるフッ素系安定ガスをプラズマ化してウェーハＷをエッチングしたり、灰化用ガスをプラズマ化してレジスト膜を灰化させたりする。
エッチング処理部５２は、プラズマエッチングが行われるチャンバ５３の上部側からガス供給手段５４を収容すると共に、エッチングしようとする板状物を保持するチャックテーブル５５を下部側から収容した構成となっている。
ガス供給手段５４は、チャックテーブル５５に保持されたウェーハＷの露出面にエッチングガスを供給する機能を有し、軸部５４ａがチャンバ５３に対して軸受け５６を介して昇降自在に挿通しており、内部にはガス供給部５１に連通すると共にポーラス部材で形成された噴出部５７ａに連通するガス流通孔５７が形成されている。ガス供給手段５４は、モータ５８に駆動されてボールネジ５９が回動し、ボールネジ５９に螺合したナットを有する昇降部６０が昇降するのに伴い昇降する構成となっている。
一方、チャックテーブル５５は、軸部５５ａが軸受け６１を介して回動可能に挿通しており、内部には吸引源６２に連通する吸引路６３及び冷却部６４に連通する冷却路６５が形成されており、吸引路６３は上面の吸引部６３ａに連通している。
チャンバ５３の側部にはエッチングする板状物の搬出入口となる開口部６６が形成されており、開口部６６の外側には昇降により開口部６６を開閉するシャッター６７が配設されている。このシャッター６７は、シリンダ６８に駆動されて昇降するピストン６９によって昇降する。
チャンバ５３の下部にはガス排出部７０に連通する排気口７１が形成されており、排気口７１から使用済みのガスを排出することができる。また、ガス供給手段５４及びチャックテーブル５５には高周波電源７２が接続され、高周波電圧を供給し、エッチングガスをプラズマ化することができる。
次に、図７に示したプラズマエッチング装置５を用いて、ストリート対応部Ｗ２Ｓの上方のレジスト膜Ｒを除去する際の動作について説明する。図５（Ｃ）に示したように、ストリート対応部Ｗ２Ｓ以外の部分のレジスト膜Ｒがシリル化されてシリル化層２が形成されたウェーハＷは、シャッター６７を下降させて開口部６６を開口させた状態で、開口部６６からチャンバ５３の内部に進入し、レジスト膜Ｒが被覆された裏面Ｗ２が上に向いて露出した状態で吸引部６３ａに保持される。そして、シャッター６７を元の位置に戻して開口部６６を閉め、内部を減圧排気する。
次に、ガス供給手段５４を下降させ、その状態でガス供給部５１からガス流通孔５７に酸素または塩素を含むガス、例えばＯ２ガスを供給し、ガス供給手段５４の下面の噴出部５７ａからそのガスを噴出させると共に、高周波電源７２からガス供給手段５４とチャックテーブル５５との間に高周波電圧を印加してガスをプラズマ化させる。そうすると、シリル化していないレジスト膜Ｒ、すなわち、ストリート対応部Ｗ２Ｓの上方のレジスト膜のみが灰化して除去され、図５（Ｄ）に示すように、ウェーハＷの裏面Ｗ２からストリート対応部Ｗ２Ｓが露出する（ストリート対応レジスト膜除去工程）。
更に、上記灰化用のガスを排出した後に、ガス供給部５１からガス流通孔５７にＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等のフッ素系安定ガスを流通させ、噴出部５７ａから噴出させると共にプラズマ化してストリート対応部Ｗ２Ｓの部分を裏面Ｗ２から表面Ｗ１にかけてエッチングすると、図５（Ｅ）に示すように、ストリートが分離されて個々のデバイスＤに分割される（ストリートエッチング工程）。このとき、シリコンの組成物からなるシリル化層２もプラズマによりエッチングされて除去され、変質層Ｒ１の一部もエッチングされる。
最後に、上記エッチング用ガスを排出した後に、Ｏ２ガス等の酸素または塩素を含むガスをプラズマ化してデバイスＤの裏面側に供給し、デバイスＤの裏面に残存している変質層Ｒ１を灰化して除去すると、図８に示すデバイスＤとなる（レジスト膜除去工程）。
このように、エッチング装置５を用いることにより、プラズマ化するガスの種類を変えるだけで、チャンバ５３においてストリート対応部Ｗ２Ｓの上方に被覆されたレジスト膜を除去することができると共に、ストリートＳをエッチングして分離させて個々のデバイスに分割することができ、更にはデバイスＤの上方のレジスト膜も除去することができる。したがって、ウェーハＷの搬送等が不要であり、また、より小さなスペースで必要な工程を遂行することができる。また、切削ブレードによる切削は不要であるため、デバイスに欠けが生じることがなく、デバイスの抗折強度が低下せず、品質が低下することがない。そして、プラズマエッチングによりすべてのストリートを同時に分離させることができるため、極めて効率的であり、生産性を向上させることができる。
ウェーハ及び保護部材を示す斜視図である。 ウェーハが保護部材に貼着された状態を示す斜視図である。 研削装置の一例を示す斜視図である。 ストレスリリーフ工程の一例を示す断面図である。 本発明の一連の工程を示す断面図であり、（Ａ）はウェーハの裏面にレジスト膜が被覆された状態を示し、（Ｂ）は感光したレジスト膜にシリル化剤を供給する様子を示し、（Ｃ）はレジスト膜の上面がシリル化された状態を示し、（Ｄ）はストリート対応領域上方のレジスト膜が除去された状態を示し、（Ｅ）はストリートがエッチングされた状態を示す。 レジスト膜の一部が感光して変質した状態を示す斜視図である。 エッチング装置の一例を示す断面図である。 デバイスの一例を示す斜視図である。
符号の説明
Ｗ：ウェーハ
Ｗ１：表面
Ｄ：デバイス Ｓ：ストリート
Ｗ２：裏面
Ｗ２Ｓ：ストリート対応部
Ｐ：保護部材
Ｒ：レジスト膜
変質層
１：研削装置
１０：チャックテーブル
１１：研削手段
１１０：スピンドル １１１：駆動源 １１２：ホイールマウント
１１３：研削ホイール １１４：研削砥石 １１５：ポリッシングパッド
１２：研削送り手段
１２０：壁部 １２１：ガイドレール １２２：ボールネジ
１２３：パルスモータ １２４：支持部
２：シリル化層
５：プラズマエッチング装置
５１：ガス供給部 ５２：エッチング処理部 ５３…チャンバ
５４：ガス供給手段 ５５：チャックテーブル ５６：軸受け
５７：ガス流通孔 ５７ａ：噴出部 ５８：モータ ５９：ボールネジ
６０：昇降部 ６１：軸受け ６２：吸引源 ６３：吸引路 ６４：冷却部
６５：冷却路 ６６：開口部 ６７：シャッター ６８：シリンダ ６９：ピストン
７０：ガス排出部 ７１：排気口 ７２：高周波電源

Claims (4)

  1. ストリートによって区画されて複数のデバイスが表面に形成されたウェーハを個々のデバイスに分割するウェーハの加工方法であって、
    ウェーハの裏面にレジスト膜を被覆し、該レジスト膜のうち、ストリートに対応する領域以外の部分を露光して感光させるレジスト膜被覆工程と、
    該レジスト膜の上面にシリル化剤を供給して感光した領域のレジスト膜をシリル化するシリル化工程と、
    所定のガスをプラズマ化してエッチング処理を施すエッチング装置において、該シリル化工程によってシリル化されたレジスト膜が被覆されたウェーハの裏面側に酸素または塩素を含むガスをプラズマ化して供給し、シリル化されていない該ストリートに対応する領域のレジスト膜を灰化して除去するストリート対応レジスト膜除去工程と、
    フッ素系安定ガスをプラズマ化して該ウェーハの裏面に供給し、該ストリートに対応する領域をエッチング除去して該ウェーハを個々のデバイスに分割するストリートエッチング工程と
    から構成されるウェーハの加工方法。
  2. 前記レジスト膜被覆工程の前に、前記ウェーハの表面に保護部材を貼着し、該ウェーハの裏面を研削して所定の厚さに形成する研削工程が遂行される請求項１に記載のウェーハの加工方法。
  3. 前記ストリートエッチング工程の後に、酸素または塩素を含むガスをプラズマ化して前記デバイスの裏面側に供給し、該デバイスの裏面に残存しているレジスト膜を灰化して除去するレジスト膜除去工程が遂行される請求項１または２に記載のウェーハの加工方法。
  4. 前記ウェーハはシリコンウェーハであり、前記フッ素系安定ガスはＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３のいずれかである請求項１、２または３に記載のウェーハの加工方法。
JP2004317751A 2004-11-01 2004-11-01 ウェーハの加工方法 Pending JP2006128544A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004317751A JP2006128544A (ja) 2004-11-01 2004-11-01 ウェーハの加工方法
US11/262,770 US7288467B2 (en) 2004-11-01 2005-11-01 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317751A JP2006128544A (ja) 2004-11-01 2004-11-01 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2006128544A true JP2006128544A (ja) 2006-05-18

Family

ID=36262575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317751A Pending JP2006128544A (ja) 2004-11-01 2004-11-01 ウェーハの加工方法

Country Status (2)

Country Link
US (1) US7288467B2 (ja)
JP (1) JP2006128544A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
KR101343502B1 (ko) * 2009-07-24 2013-12-19 엘지디스플레이 주식회사 코팅장비의 코터 척
JP5781803B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 温度制御方法及びプラズマ処理システム
CN103646869B (zh) * 2013-11-29 2016-08-17 上海华力微电子有限公司 晶圆的清洗方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871651A (en) * 1988-06-27 1989-10-03 Ford Motor Copmpany Cryogenic process for metal lift-off
JP2566098B2 (ja) * 1992-05-01 1996-12-25 東京応化工業株式会社 ネガ型放射線感応性レジスト組成物
JP3690619B2 (ja) * 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
US7642145B2 (en) * 2002-07-30 2010-01-05 Hitachi, Ltd. Method for producing electronic device
JP2004228133A (ja) 2003-01-20 2004-08-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法

Also Published As

Publication number Publication date
US7288467B2 (en) 2007-10-30
US20060094209A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP2006120834A (ja) ウェーハの分割方法
US6528864B1 (en) Semiconductor wafer having regular or irregular chip pattern and dicing method for the same
KR102044042B1 (ko) 웨이퍼의 가공 방법
JP4554384B2 (ja) ウェーハの分割方法
JP2006114825A (ja) ウェーハの分割方法
JP2006210401A (ja) ウェーハの分割方法
US20060094210A1 (en) Semiconductor wafer processing method and processing apparatus
JP2016207737A (ja) 分割方法
US20060130967A1 (en) Wafer machining apparatus
JP2009043992A (ja) ウエーハの加工方法
KR20170057139A (ko) 웨이퍼의 분할 방법
KR20180067423A (ko) 웨이퍼의 가공 방법
JP2006108428A (ja) ウェーハの分割方法
CN110364482B (zh) 晶片的加工方法
CN110364481B (zh) 晶片的加工方法
US7288467B2 (en) Wafer processing method
JP2006198450A (ja) 保護被膜の被覆方法
JP4533242B2 (ja) ウェーハ搬送装置及びウェーハの研削−エッチングシステム
JP2006108429A (ja) ウェーハの加工方法及びデバイス
JP7292803B2 (ja) ウェーハの加工方法
JP2007305834A (ja) 露光装置
JP6990070B2 (ja) 加工方法
KR20240043690A (ko) 디바이스 웨이퍼의 가공 방법
JP2024038907A (ja) ウェーハの加工方法
TW202403872A (zh) 晶片之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100225