CN101290907B - 半导体集成电路器件的制造方法 - Google Patents

Abstract

提供一种能从切割带稳定地释放芯片的技术，包括在将压敏粘结带粘附到形成有集成电路的半导体晶片的电路形成面的同时，将半导体晶片的背表面研磨为预定厚度以及强制地氧化半导体晶片的背表面，然后释放粘附到半导体晶片的电路形成面的压敏粘结带，将切割带粘附到半导体晶片的背表面，而且通过切割将半导体晶片分别分为各个芯片，以及借助于切割带按压芯片的背表面，由此从切割带释放芯片。

Description

半导体集成电路器件的制造方法

本申请是申请日为2004年12月27日、申请号为200410103430.2、发明名称为“半导体集成电路器件的制造方法”的专利申请的分案申请。

相关申请的交叉引用

本申请要求2004年12月26日申请的日本专利申请No.2004-036966的优先权，其全部内容通过参考引入本申请。

技术领域

本发明涉及半导体集成电路器件的制造方法，更具体涉及应用于半导体集成电路器件的制造时有效的技术，该方法包括在半导体晶片上的电路图形的形成基本上完成之后，从研磨半导体晶片背面的背面研磨步骤至将半导体芯片分别地切为各个芯片的切割步骤以及进一步在衬底上拾取和安装芯片的管芯键合步骤的工序。

背景技术

在背面研磨半导体晶片的制造步骤中，通过切割将半导体晶片分为单个芯片，以及在衬底上安装各个芯片的管芯键合，半导体晶片被传输，以及在被键合至带的同时施加有预定的处理。

例如，日本未审专利公开号2003-152058(专利文献1)描述了一种晶片传送装置，包括照射UV-射线至保护带的第一UV-射线照射单元、用于放置晶片的放置单元、与环形支架集成的安装单元、从晶片的表面释放保护带的保护带释放单元，以及照射UV-射线至切割带的第二UV-射线照射单元。该装置可以将与保护带粘接的晶片连续地和自动地传送至切割带和环形支架，与待使用的保护带和切割带的种类无关，并释放保护带。

而且，为了有效地进行待应用于晶片背面的背面研磨处理和刻蚀处理，日本未审专利公开号2003-179023(专利文献2)描述了一种在电路形成面背面研磨与保护带粘结的晶片背面的研磨器装置、背侧刻蚀由研磨器装置研磨的背表面的背侧蚀刻装置和将水传送到切割带并从晶片释放保护带的传送装置的同轴(in-line)结构。

而且，日本未审专利公开号2003-133395(专利文献3)描述一种通过使用晶片固定夹具进行键合步骤、背面研磨步骤、带交换步骤、拾取步骤以及管芯键合步骤的技术，该固定夹具包括外支架和布置在外支架中的橡胶膜片，该橡胶膜片增加和减小通过供给空气至其中在晶片和橡胶膜片之间布置的带变形的内部使形状变形时的体积，以便当橡胶部件增加体积时被逐渐地从外侧的中心推进到晶片。

[专利文献1]日本未审专利公开号2003-152058。

[专利文献2]日本未审专利公开号2003-179023。

[专利文献3]日本未审专利公开号2003-133395。

发明内容

在背面研磨半导体晶片、通过切割将半导体晶片分别地分为各个芯片以及在衬底上安装各个芯片的管芯键合的制造步骤中存在各种技术主题。该步骤如下所述进行。

首先，在将压敏粘结带粘附到半导体晶片的电路形成面之后，在研磨器装置上安装半导体晶片，且通过驱动旋转研磨部件研磨半导体晶片的背表面，由此使半导体晶片的厚度减小至预定的厚度(背后研磨步骤)。接着，将半导体晶片的背表面粘附到切割带，切割带固定到环状支架，以及从半导体晶片的电路形成面释放压敏粘结带(晶片安装步骤)。

然后，沿预定的划片线切割半导体晶片，并将半导体晶片分别分为各个芯片(切割步骤)。借助于切割带由推(push-up)针(pin)在其背表面推动各个互不相同的芯片，由此芯片被释放出切割带。对应于推针在上面安置夹头并通过夹头吸附并保持释放的芯片(拾取步骤)。然后，将夹头上保持的芯片传输到衬底并键合到衬底上的预定位置(管芯键合步骤)。

顺便提及，与尺寸下降和厚度减小的电子设备一样，也需要减小在其上安装的芯片厚度。而且，已研制了层叠多个芯片并将它们安装在一个封装上的层叠型半导体集成电路器件，以及对于减小芯片厚度的需求越来越增加。由此，在背面研磨步骤中，进行研磨，以将半导体晶片的厚度从现有的200μm左右减小至小于100μm。顺便提及，当半导体晶片的厚度减小至小于100μm时，在半导体晶片中引起的翘曲不利于后续步骤中半导体晶片的处理或输送，有时使半导体晶片断裂。

鉴于上述情况，已研究了在背面研磨步骤中将半导体晶片的厚度减小至小于100μm的方法，然后在研磨器装置的卡盘工作台上安装晶片的状态下通过晶片输送夹具真空吸附半导体晶片的背表面并按照原样将其传输至晶片安装装置。半导体晶片可以被无翘曲地传输至晶片安装装置并使其背表面粘附到切割带。

但是，在背面研磨(小于0至4小时)之后，由于半导体晶片的背表面被激活，切割带的胶水和半导体晶片的背表面连接，产生不能从切割带释放芯片的问题。在芯片不能被释放的情况下，通过夹头不能保持芯片，导致半导体产品的生产量降低。

而且，由于具有100μm或以上或200μm或以上厚度的半导体晶片较少引起翘曲，因此它可以停留4小时或以上，在此过程中在半导体晶片的背表面上形成自然氧化物层，由此能避免如上所述的问题。但是，停留半导体晶片直到形成自然氧化物层是必须的，这不可避免地降低了TAT(周转时间)。

本发明旨在提供一种能从切割带稳定地释放芯片的技术。

本发明还打算提供一种能提高半导体产品的产量和缩短TAT的

通过结合附图阅读本说明书中的描述将使本发明的上述及其他目的和新颖性特点变得明白。

在本申请中公开的发明当中，如下简单地描述了典型发明的要点。

在一个发明中，在将压敏粘结带粘附到形成有电路图形的半导体晶片的电路形成面的同时将半导体晶片的背表面研磨至预定厚度之后，强制地氧化半导体晶片的背表面。接着，释放粘附到半导体晶片的电路形成面的压敏粘结带，以及切割带被粘附到半导体晶片的背表面，通过切割将半导体晶片分为每个单个芯片，借助于切割带在背表面按压芯片，由此从切割带释放芯片。

而且，另一发明也包括，在减小厚度之后，晶片的背表面被强制地氧化或形成有粘结抑制层(包括在晶片的背表面上形成硅或丙烯酸基释放剂层。在此情况下，可以随意地调整分离时的强度。另一方面，与利用无机处理剂或处理液如臭氧化水相比较，应该注意污染。但是，迄今为止在半导体领域实际上通常使用硅酮型剂。而且，它可以与强制氧化一起使用。在此情况下，优选控制分离时的强度至最优值，同时保持与现有的自然氧化物层几乎相等的状态)。

下面将在每一章节中解释本申请中公开的发明的其他要点。

1、一种半导体集成电路器件的制造方法，包括以下步骤：

(a)在具有第一厚度的半导体晶片的第一主表面上形成电路图形；

(b)在第一主表面上粘结第一带；

(c)研磨半导体晶片的第二主表面，以使半导体晶片为第二厚度；

(d)强制地氧化(这里及在下文中也包括简单氧化)半导体晶片的第二主表面；以及

(e)释放粘附到半导体晶片的第一主表面的第一带以及将第二带粘附到半导体晶片的第二主表面。

2、根据如上所述的1的半导体集成电路器件的制造方法，其中在整个工序中进行步骤(c)、步骤(d)和步骤(e)。

3、根据如上所述的2的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于100μm。

4、根据如上所述的2的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于80μm。

5、根据如上所述的2的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于60μm。

6、根据如上所述的1的半导体集成电路器件的制造方法，其中在步骤(c)和步骤(d)之间，半导体晶片的停留时间在一分钟的范围之内。

7、根据如上所述的1的半导体集成电路器件的制造方法，其中在步骤(c)和步骤(d)之间，半导体晶片的停留时间在10分钟的范围之内。

8、根据如上所述的1的半导体集成电路器件的制造方法，其中在步骤(c)和步骤(d)之间，半导体晶片的停留时间在一小时的范围之内。

9、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)用引入臭氧的纯水(这里和在下文中也可以包括含化学液或化学剂的纯水溶液)清洗半导体晶片并强制地氧化半导体晶片的第二主表面。

10、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)用引入二氧化碳的纯水清洗半导体晶片并强制地氧化半导体晶片的第二主表面。

11、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)将纯水和含水的过氧化氢浇注半导体晶片由此强制地氧化半导体晶片的第二主表面。

12、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)涂敷氧化剂到半导体晶片的第二主表面或与半导体晶片接触的第二带的表面并强制地氧化半导体晶片的第二主表面。

13、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)将气态氧喷吹到半导体晶片的第二主表面，由此强制地氧化半导体晶片的第二主表面。

14、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)将热风喷吹到半导体晶片的第二主表面，由此强制地氧化半导体晶片的第二主表面。

15、根据如上所述的1的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)将半导体晶片放置在与半导体晶片的第二主表面接触的加热板上，由此强制地氧化半导体晶片的第二主表面。

16、根据如上所述的半导体集成电路器件的制造方法，还包括以下步骤：

(f)切割半导体晶片(通过旋转刀片，激光等)，由此将半导体晶片分为单个芯片；以及

(g)借助于第二带在背表面按压芯片，由此从第二带释放芯片。

17、根据如上所述的1的半导体集成电路器件的制造方法，其中从步骤(c)实现半导体晶片，其第一主表面被真空吸附到晶片输送夹具，以及然后被载运到步骤(d)，其第二主表面被真空吸附到晶片输送夹具。

18、根据如上所述的1的半导体集成电路器件的制造方法，其中半导体晶片的直径约为300mm。

19、根据如上所述的1的半导体集成电路器件的制造方法，其中半导体晶片的第一厚度是700μm或以上。

20、一种半导体集成电路器件的制造方法，包括以下步骤：

(a)在具有第一厚度的半导体晶片的第一主表面上方形成电路图形；

(b)通过第一压敏粘结剂将第一薄片或板状部件键合到第一主表面；

(c)研磨或刻蚀半导体晶片的第二主表面，以使半导体晶片为第二厚度；

(d)强制地氧化半导体晶片的第二主表面；以及

(e)释放或分离粘附到半导体晶片的第一主表面的第一薄片或板状部件，以及通过第二压敏粘结剂将第二薄片或板状部件键合到半导体晶片的第二主表面。

21、一种半导体集成电路器件的制造方法，包括以下步骤：

(a)在具有第一厚度的半导体晶片的第一主表面上方形成电路图形；

(b)研磨(包括刻蚀)半导体晶片的第二主表面，由此使半导体晶片为第二厚度；

(c)除去(该步骤并不总是必需的)形成到半导体晶片的第二主表面的第一层(通过研磨形成的损坏层)。部分损坏层可以用作捕获层，或损坏层可以被完全地或部分地留下)；

(d)形成第二层(杂质阻挡层、捕获层或粘结控制层)至半导体晶片的第二主表面；以及

(e)切割半导体晶片，由此将半导体晶片分为单个芯片。

22、根据如上所述的21的半导体集成电路器件的制造方法，其中第二层的厚度小于第一层的厚度。

23、根据如上所述的21或22的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于100μm。

24、根据如上所述的21或22的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于80μm。

25、根据如上所述的21或22的半导体集成电路器件的制造方法，其中半导体晶片的第二厚度小于60μm。

26、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)浇注引入臭氧的纯水至半导体晶片，由此形成氧化物层至半导体晶片的第二主表面。

27、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)浇注引入二氧化碳的纯水至半导体晶片，由此形成氧化物层至半导体晶片的第二主表面。

28、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)浇注引入过氧化氢的纯水至半导体晶片，由此形成氧化物层至半导体晶片的第二主表面。

29、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)浇注硝酸至半导体晶片，由此形成氧化物层至半导体晶片的第二主表面。

30、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)使通过等离子体放电产生的离子撞击半导体晶片的第二主表面，清洗半导体晶片的第二主表面并在其中形成损坏层和氧化物层。

31、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d 1)喷射磨粒到半导体晶片的第二主表面，清洗半导体晶片的第二主表面并形成研磨层。

32、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)研磨半导体晶片的第二主表面并形成晶体缺陷层至半导体晶片的第二主表面。

33、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)离子注入杂质到半导体晶片，由此形成损坏层至半导体晶片的第二主表面。

34、根据如上所述的21至25的任意一项的半导体集成电路器件的制造方法，其中步骤(d)还包括以下子步骤：

(d1)通过等离子体CVD形成氧化物层或多晶硅层至半导体晶片的第二主表面。

35、根据如上所述的21至34的任意一项的半导体集成电路器件的制造方法，其中步骤(c)包括以下步骤：

(c1)除去半导体晶片的第二主表面上形成的第一层，同时留下其部分，并剩下第一层作为步骤(d)中的第二层。

36、一种半导体集成电路器件的制造方法，包括键合压敏粘结带至形成有电路图形的半导体晶片的电路形成面并研磨半导体的背表面至预定的厚度，然后强制地氧化半导体晶片的背表面，以及接着，键合切割带至半导体晶片的背表面，释放键合到半导体晶片的电路形成面的压敏粘结带，并将半导体晶片分别切割为每个芯片，借助于切割带在背表面按压芯片，以及从切割带释放芯片。

37、一种半导体集成电路器件的制造方法，包括减小晶片的厚度然后强制地氧化背表面或在其上形成损坏层，以形成用于防止杂质从晶片背表面扩散的吸气(getter)层或阻挡层，由此抑制器件发生性能故障。

在本申请中公开的发明当中，下面将简单地描述通过典型发明获得的效果。

亦即，在减小晶片的厚度之后，强制地氧化背表面或形成有粘结抑制层，由此在将晶片分为或基本上分为小片之后易于与晶片保持部件分离。

附图说明

图1是作为本发明的优选实施例的半导体集成电路器件制造方法的步骤图表；

图2是作为本发明的优选实施例的半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图3(a)、图3(b)以及图3(c)分别是说明通过旋转刻蚀法、CMP方法和干抛光法减轻应力的设备的说明性示图，每种方法作为发明的优选实施例；

图4是接着图2半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图5是在作为发明优选实施例的半导体集成电路器件的制造方法中使用的臭氧化水产生装置的说明性示图；

图6是根据发明在作为优选实施例的半导体集成电路器件的制造方法中使用的背面研磨的清洗部分的说明性示图；

图7是根据发明在作为优选实施例的半导体集成电路器件的制造方法中形成含二氧化碳的水的步骤的说明性示图；

图8(a)接着图4的半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图8(b)是在与图8(a)相同的步骤中半导体集成电路器件的主要部分的平面图；

图9是接着图8用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图10是接着图9用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图11是接着图10用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图12是接着图11用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图13是根据本发明在作为优选实施例的半导体集成电路器件的制造方法中从背面研磨到晶片安装的整个处理设备的说明性示图；

图14是作为本发明的另一优选实施例的半导体集成电路器件的制造方法的步骤图表；

图15是在作为本发明的另一优选实施例的半导体集成电路器件的制造步骤过程中主要部分的侧视图；

图16是半导体晶片的背表面部分的主要部分的放大剖面图；

图17(a)、图17(b)以及图17(c)分别是用于说明通过干抛光法、CMP方法和旋转刻蚀法减轻应力的设备的说明性示图，每种方法作为发明的另一优选实施例；

图18是接着图15用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图19是根据发明的作为另一实施例在应力减轻之后使用臭氧化水形成阻挡层的说明性示图；

图20是根据发明作为另一实施例在应力减轻之后使用硝酸形成阻挡层的说明性示图；

图21是接着图18用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图22是接着图21用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图23是接着图22用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图24是接着图23用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图25是接着图24用于半导体集成电路器件的制造步骤过程中的主要部分的侧视图；

图26是根据发明在作为另一优选实施例的半导体集成电路器件的制造方法中从背面研磨到晶片安装使用的整个处理设备的说明性示图；

图27是根据本发明在作为另一优选实施例的半导体集成电路器件的制造方法中从背面研磨到晶片安装使用的整个处理设备的说明性示图；

图28是根据本发明在作为再一优选实施例的半导体集成电路器件的制造方法中从背面研磨到晶片安装使用的整个处理设备的说明性示图。

具体实施方式

下面将参考附图详细描述本发明的优选实施例。在优选实施例中，如果为了方便有必要它们就分为多个部分或实施例描述，但是除非另有规定，它们不是彼此无相关的，而是处于一种是其它的一种或全部的改进例子、细节或补充描述的关系。而且，在下列实施例中，当提到元件数目等(包括零件数、数值、数量、范围等)时，这些不局限于具体的数目，而是可以大于或小于具体的数目，除非另有规定或原则上明显限于具体的数目。而且，在下列实施例中，构成因素(也包括基本步骤)并不总是必要的，除非另有规定或除原则上它明显是必需的情况之外。以同样方式，在下列实施例中，当提到构成因素的形状和位置关系时，它们也包括与该形状等基本上相似或相应的那些形状和位置关系，除非另有规定或原则上可以明显认为不是这样。这也适用于如上所述的数值和范围。而且，在用于描述优选实施例的所有附图中，具有相同功能的那些元件用相同的参考标号表示，由其将省略重复的操作。而且，在用于优选实施例的附图中，即使平面图有时也可以画阴影线，用于使附图便于观看。

而且，在本申请中提到的晶片主要包括Si(硅)单晶晶片，但是它还意指用于在其上形成集成电路的SOI(绝缘体上的硅)晶片或绝缘膜衬底。形状不局限于圆形或基本上圆形，而是包括正方形和矩形形状。而且，当在申请中提及气体、固体和液体成分时，它包括作为一种主组分描述的组分，但是这不排除其他组分，除非另有规定或原则上它明显地应该被排除。

(实施例1)

参考图1至图13按照步骤顺序描述根据实施例1的半导体集成电路器件的制造方法。图1是用于半导体集成电路器件的制造方法的步骤图表，图2至图4和图8(a)以及图9至图12是半导体集成电路器件的主要部分的侧视图。图8(b)是半导体集成电路器件的主要部分的上平面图，图5是臭氧化水产生装置的说明性示图，图6是背面研磨的清洗部分的说明性示图。图7是形成引入二氧化碳水的步骤的说明性示图，以及图13是从背面研磨到晶片安装的整个处理设备的说明性示图。在下列描述中，仅仅描述从在半导体晶片上形成电路图形之后的背面研磨到在衬底上键合各个互不相同的芯片的管芯键合的每个步骤。

首先，集成电路形成至半导体晶片的电路形成面(第一主表面)(图1中的步骤P 1)。半导体衬底晶片包括硅单晶且其直径是例如300mm以及厚度(第一厚度)是例如700μm或以上。

然后，判断在半导体晶片上制备的每个芯片是否是完整的或有缺陷的(图1中的步骤P 2)。该半导体晶片被放置在测量台上，探针与集成电路的电极焊盘接触，以及当从输入端输入信号波形时，从输出端输出信号波形。通过由测试器阅读波形，判断芯片是否是完整或有缺陷。在此情况下，使用其中对应于集成电路的所有电极焊盘布置探针的探针卡。对应于每个探针的信号线从探针卡引出并连接到测试器，每个探针对应于每个沟槽。用有缺陷的标记压印被判断为有缺陷的芯片。

然后，将压敏粘结带(第一带)键合到半导体晶片的电路形成面(图1中的步骤P3)。压敏粘结带可以是可自释放的带，亦即UV-固化型或热固化型或EB固化型带。而且，它可以是非UV-固化型压敏粘结带，亦即，它可以不是热固化型、UV固化型或EB固化型的普通压敏粘结带(不能自释放的带)。就非自释放的带而言，尽管自释放是不可得的，但是它提供能避免写入存储电路如非易失性存储器的信息变化的优点，避免在照射UV-射线(能量射线照射或加热)至晶片器件表面的情况下产生的表面保护部件，如由聚酰亚胺层或重布线绝缘材料制成的部件的性能改变或不合需要的表面性能变化。下面将描述UV-射线固化带的例子。在压敏粘结带上涂敷UV-可固化的压敏粘结剂，由此使压敏粘结带与半导体晶片的电路形成面键合。压敏粘结带由例如作为衬底的聚亚氨酯膜形成，对其涂敷丙烯酸UV固化型粘合剂，以及其上还附加由聚酯形成的释放材料。释放部件是例如释放纸，以及在释放了释放部件之后压敏粘结带被键合到半导体晶片。压敏粘结带的厚度是例如180μm，以及粘附力例如在紫外线照射之前是200至400g/25mm，在紫外线照射之后是20至30g/25mm。也可以使用没有释放部件但是在其后面应用有释放处理的压敏粘结带。

然后，如图2所示，半导体晶片1的背表面(与电路形成面相对的表面；第二主表面或第二表面)被粗糙地研磨，以使半导体晶片1的厚度减小至小于100μm、小于80μm或小于60μm(图1中的步骤P4)。从之后将描述的步骤P4(背面研磨)至步骤P7(晶片安装)，用于半导体晶片1的输送和处理一直在真空吸附的状态下进行，以免半导体晶片1翘曲，以及例如通过之后将描述的整个加工应用连续的处理。半导体晶片1被输送到研磨器装置，以及在真空吸附半导体晶片1的形成电路至卡盘工作台2之后，推动旋转研磨部件(例如，#_360粗糙度[突起数：每单位面积约360N])3至半导体晶片1的背表面，以应用粗研磨，以使半导体晶片1的厚度减小至预定厚度(第二厚度)。由于压敏粘结带BT被键合到半导体晶片1的电路形成面，因此不会破坏集成电路。

然后，半导体晶片1的背表面进行最后研磨。在此情况下，在使用与图2相同的研磨器装置真空吸附半导体晶片1的电路形成面至卡盘工作台之后，推动旋转研磨部件(例如，#_1500或#_2000粗糙度)至半导体晶片1的背表面，以应用最后研磨，由此可以除去粗研磨过程中引起的在半导体晶片1的背表面的张力，以及可以提高芯片的强度。

然后，除去通过背面研磨在半导体晶片1的背表面产生的研磨条纹(图1中的步骤P5)。通过晶片输送夹具真空吸附其电路形成面被真空吸附到研磨器装置的卡盘工作台2的半导体晶片1的背表面，卡盘工作台2的真空被破坏，以及通过晶片输送夹具保持半导体晶片1，半导体晶片1被照原样输送到应力减轻装置。而且，在真空吸附其电路形成面至应力减轻装置的转台或压头之后半导体晶片1施加有应力减轻。通过应力减轻除去包括非晶层/多晶层/微裂层/应变层(应力传送层)/完全结晶层以及非晶层/多晶层/微裂层的研磨条纹。

在应力减轻中，如图3所示，使用旋转蚀刻方法(图3(a))、CMP(化学机械抛光)方法(图3(b))或干抛光方法(图3(c))。旋转蚀刻法是在转台4上放置半导体晶片1的同时使用氟硝酸5的刻蚀方法。尽管该方法具有能除去大量的优点，但是它包含废气或废液的处理是困难的以及对于其处理花费相当成本的问题。CMP方法是在按压装配半导体晶片1的背表面至附加到压盘7表面的研磨焊垫8的同时通过压头PH保持半导体晶片1并抛光晶片的方法，同时使膏剂(研磨液)6流动，且它可以提供均匀的制造表面。但是，由于它需要更多材料成本或安装成本，例如用于膏剂6的成本，与其他方法相比较增加了成本。此外，尽管与其他方法相比较干抛光方法可以减小成本，但是由于通过粘附有磨粒的抛光布(通过胶合剂在纤维的表面用硅石淀积的并硬化为垫状形状的布，例如，约400mmΦ和26mm厚)10抛光放置在转台11上的半导体晶片1的背表面，施加于半导体晶片1的力易于作用于半导体晶片1的周边的芯片。对于所有半导体晶片1来说没有必要应用应力减轻，而是根据芯片需要的强度应用。

然后，如图4所示，强制地氧化半导体晶片1的背表面，以形成具有1nm或更小厚度的氧化物层TF(图1中的步骤P6)。用于在背面研磨(图1中的步骤P4)或应力减轻(图1中的步骤P5)至强制氧化之间停留半导体晶片的时间在一分钟、10分钟或一小时之内。通过晶片输送夹具真空吸附被真空-吸附至应力减轻装置的转台或压头的半导体晶片1，并且转台或压头的真空被破坏，由此通过晶片输送夹具保持半导体晶片1，以及然后半导体晶片1照原样输送至氧化装置。此外，半导体晶片1被真空-吸附到氧化装置的卡盘工作台，并且然后应用氧化处理。

在研磨或应力减轻完成时，半导体晶片1被减小厚度，且引起翘曲。但是，由于借助于压敏粘结带BT固定它且通过卡盘工作台2、转台4，11、压头PH或晶片输送夹具真空吸附，因此并未发现半导体1的翘曲。但是，在背面研磨或应力减轻完成的情况下，半导体晶片1的背表面(硅表面)被激活以及当在此状态将半导体晶片1安装在切割带上时，切割带的胶水和半导体晶片的背表面相连，使从切割带释放芯片变得不可能。然后，通过半导体晶片1的背表面的强制氧化形成氧化物层TF，以钝化硅表面和使切割带易于从切割带释放。例如通过以下第一至第七方法的任何方法进行半导体晶片1的背表面的强制氧化。在第一方法中，当背面研磨或应力减轻完成之后清洗半导体晶片1的背表面时，使用通过引入臭氧(O₃)到纯水(H₂O)中形成的清洗水。通过图5中所示的臭氧化水产生装置形成清洗水。首先，在电解超纯水以产生臭氧气体之后，臭氧气体被溶于超纯水中，以形成臭氧化水。接着，如图6所示，臭氧化水13被浇注到半导体晶片1的背表面约10秒，以致臭氧化水散布到放置在转台12上的半导体晶片1的全部背表面。认为半导体晶片的温度是常温，以及对于臭氧化水13的浓度的合适范围例如是从0.1至20ppm(该范围不被限制，而是可以依据条件而变化)。此外，由于该范围适合于大规模生产，因此它被认为是从0.3至8ppm，并且此外，认为约1至2p pm的范围如从0.6至4ppm的范围是最适合的。由于第一方法在清洗半导体晶片1的背表面的同时可以进行氧化，因此它可以避免增加步骤数目。此外，因为利用通过溶解臭氧气体到超纯水中形成没有杂质的臭氧化水13，第一方法需要更少的运行成本以及可以进行清洗氧化，但是它需要高昂的安装成本。

在第二方法中，当在背面研磨或应力减轻完成之后清洗半导体晶片1的背表面时，使用通过引入二氧化碳(CO₂)到纯水中形成的清洗水。认为纯水中溶解的CO₂的合适浓度范围是例如从1至1000ppm(该范围不被限制，而是可以依据条件而变化)。此外，由于该范围适合于大规模生产，因此它被认为是从10至500ppm，并且此外，认为约100至200ppm的范围如从80至300ppm的范围是最适合的。通过图7所示的引入CO₂的水形成步骤形成清洗水。通过从CO₂气体蓄积室15注入预定量的CO₂气体到超纯水14中形成引入CO₂的水。用于引入CO₂水的供应管线中插入比重计16以及通过监视CO₂浓度，CO₂气体的流速可以表示到质量流量控制器。在半导体集成电路器件的制造中已采用了第二方法，以及其可以被容易地引入到半导体晶片1的背表面的氧化。而且，尽管第二方法与如上所述的第一方法一样需要高昂的安装成本，但是运行成本是廉价的以及可以进行清洗氧化。

在第三方法中，当在背面研磨或应力减轻完成之后清洗半导体晶片1的背表面时，与纯水一起浇注含水的过氧化氢(H₂O₂)。尽管第三方法需要高昂的安装成本，但是与第一方法一样可以进行清洗氧化。

在第四方法中，氧化剂(释放剂)被涂敷到半导体晶片1的背表面或切割带的表面。尽管在第四方法中可能担心氧化剂污染，但是它可以减小运行成本和安装成本。

在第五方法中，当在背面研磨或应力减轻完成之后在半导体晶片1的闲置期间时，气态氧(O₂)喷吹到半导体晶片1的背表面。在此情况下，它可以被加热到例如约100℃的温度。在第六方法中，通过使用例如热喷射到半导体晶片1的背表面应用热吹风。在第七方法中，半导体晶片1被放置在与其背表面接触的热板上。第五、第六和第七方法可以减小运行成本和安装成本。

然后，如图8所示，半导体晶片1被传送和粘附到切割带(第二带)DT而没有停留(图1中的步骤P7)。在强制氧化完成之后，通过晶片传送夹具真空吸附半导体晶片1且照原样传送到安装装置。被传送到安装装置的半导体晶片1首先被发送到用于通过切口或取向平面对准的对准台，然后半导体晶片1被发送到用于进行晶片安装的晶片安装台。在晶片安装中，提供与切割带DT预先粘附的圆形支架18，且半导体晶片1被粘附到切割带DT，其电路形成面向上。在此情况下，通过强制氧化半导体晶片1的背表面形成有氧化物层TF，以及去活状态的背表面被粘附为与切割带DT接触。切割带DT包括例如聚烯烃衬底，其上涂敷丙烯酸UV固化型粘合剂，且在其上还粘附由聚酯制成的释放材料。释放材料是例如释放纸，且在剥去释放材料之后，压敏粘结带粘附到半导体晶片1。切割带DT具有例如90μm的厚度和例如在UV照射之前是200g/25mm的粘结强度，在UV照射之后具有10至20g/25mm的粘结强度。也可以使用没有释放材料但是在衬底的背面处应用有释放处理的压敏粘结带。

顺便提及，在约几个小时中半导体晶片1的背表面从激活态转变为去激活态。由此，由于半导体晶片具有100μm或以上或200μm或以上的厚度，使得即使在停留之后也发生较少翘曲，因此通过在背面研磨或应力减轻完成之后停留4小时或以上形成自然氧化物层，半导体晶片的背表面可以转变为去活态。在此情况下，可以节省用于半导体晶片的背表面的强制氧化。但是，由于半导体晶片必须停留直到形成自然氧化物层，因此需要多余的时间。然后，对于具有100μm或以上或200μm或以上厚度的半导体晶片强制地氧化背表面为去活态且不停留地粘附到切割带DT也是可以的。

然后，安装有半导体晶片1的支架18被发送到压敏带释放台。在该台，UV-射线照射到粘附于半导体晶片1和压敏带BT的粘合剂，以降低粘附力至约例如20至30g/25mm，然后释放压敏带BT。由于在后续切割步骤中参考在半导体晶片1的电路形成面上形成的对准标记作为基准进行切割，所以必须使用具有对准标记的电路形成面作为上表面，因此半导体晶片1被传送和再次粘附到支架18。即使当压敏粘结带BT被释放，由于通过粘附到支架18的切割带DT固定半导体晶片1，因此在半导体晶片1中没有发现翘曲。

然后，如图9所示，切割半导体晶片1(图1中的步骤P8)。尽管半导体晶片1被分为单个芯片SC，但是由于在个别地分开之后通过粘附到支架18的切割带DT固定各个芯片SC，因此它们保持布置的状态。首先，通过晶片输送夹具在半导体晶片1的电路形成面真空吸附半导体晶片1，并将其照原样传送至切割装置并放置在切割台19上。接着，通过使用键合有细金刚砂的非常薄的圆刀片20沿划片线纵向地和横向地切割半导体晶片1，细金刚砂称为金刚石锯。

然后，如图10所示，照射UV-射线至半导体晶片1(图1中的步骤P9)。首先，从切割带DT的背面照射UV-射线，以降低在与每个芯片SC接触的表面处的切割带DT的粘附力至例如约10至20g/25mm。因此每个芯片易于从切割带DT释放。

然后，如图11所示，在步骤P2中判断完整的芯片SC被拾取(图1中的步骤P10)。首先，通过切割带DT由推针22按压芯片SC的背表面，以从切割带DT释放芯片SC。接着，夹头23移到推针22之上且与推针22相对的位置，通过夹头23真空吸附释放的芯片SC的电路形成面，芯片SC被释放并且从切割带DT一个接一个地被拾取。由于通过UV-照射减弱了切割带DT和芯片SC之间的粘附力，以及通过氧化物层TF的形成去活芯片SC的背表面，因此即使强度减小的薄芯片SC也可以被可靠地拾取。夹头23具有例如基本上圆柱形的外部外形以及位于底部的吸附部分由例如柔软的合成橡胶形成。

然后，如图12所示在衬底24上安装芯片SC(图1中的步骤P11)。拾取的芯片SC被粘附并夹持到夹头以及传送至衬底24上的预定位置。接着，在衬底24的电镀岛上放置膏剂材料25，轻微地按压芯片SC至衬底24并应用有在约100至200℃的温度下的硬化处理。因此，芯片SC被键合到衬底24。膏剂材料25可以包括例如环氧树脂、聚酰亚胺树脂、丙烯酸树脂或硅树脂。而且，除用膏剂材料25粘附之外，可以通过轻微地磨擦芯片SC的背表面以粘附到电镀岛，或在电镀岛和芯片SC之间插入一小片金带，以制备金和硅的共晶晶体。

在完成将完整的芯片粘附到切割带DT的管芯键合和去除损坏的芯片之后，从支架18释放切割带DT，以及支架18再循环。

然后，电连接芯片SC上的电极和衬底24上的电极，此外用铸模树脂密封芯片SC而被保护。接着，在铸模树脂上压印产品名称等并从衬底24分开各个芯片。然后，根据产品标准选择完成的芯片SC，以及通过检查步骤完成产品。

如上所述，根据实施例1，即使当通过背面研磨或应力减轻激活半导体晶片1的背表面时，由于通过强制氧化在半导体晶片1的背表面上形成了氧化物层TF以提供去活态，因此在从切割带DT拾取芯片SC时，也可以从切割带DT稳定地释放芯片SC。由于这些可以稳定地释放芯片SC和抑制通过夹头23保持芯片SC的故障，因此可以防止由于通过夹头23保持芯片SC的故障而降低半导体产品的生产量。此外，通过在背面研磨或应力减轻完成之后在半导体晶片1的背表面上形成氧化物层TF，由于半导体晶片1可以不停留地粘附到切割带DT，因此可以缩短TAT。

然后，将参考图13中所示的整个加工设备的说明性示图描述从背面研磨(图1中的步骤P4)到晶片安装(图1中的步骤P7)的连续处理的例子。

整个加工设备26包括背面研磨器台、干抛光台、清洗台以及晶片安装台。每个台设置有用于装载半导体晶片1的装载机27以及用于卸载晶片1的卸载机28，并且每个台还可以被独立地使用。此外，在背面研磨台和干抛光台之间提供输送机械手29，用于在两者之间传输半导体晶片1。以同样方式，在干抛光台和清洗台之间提供输送机械手30，以及在清洗台和晶片安装台之间提供输送机械手31，用于分别在两个台之间传输半导体晶片。

首先，在背面研磨台中的装载机27上放置安装多个半导体晶片1的FOUP(前开式晶圆传送盒)之后，通过输送机械手32从FOUP取出一个半导体晶片1并装载到背面研磨台中的加工室33中。FOUP是用于半导体晶片的批输送的紧密闭合容器且容纳通常25，12或6片等单元上的半导体晶片。FOUP的容器外壁除了精细的通风过滤部分之外还具有气密结构，并且基本上完全地排除灰尘。由此，即使当它们在1000级气氛中传输时，内部也可以保持在1级清洁度。通过设备侧边上的机械手拖曳FOUP的门至内部，在保持清洁度的状态下进行与设备的停放。接着，在卡盘工作台34上放置半导体晶片1之后和在真空吸附之后，半导体晶片1的背表面被研磨以减小半导体晶片1的厚度至预定的厚度。

然后，在半导体晶片1的背面研磨完成之后，通过输送机械手29从后面研磨台卸载半导体晶片1并装载到抛光台，以及，此外，通过输送机械手38将半导体晶片1装载到干抛光台中的加工室36中。在真空吸附条件下将半导体晶片1放置在卡盘工作台37上之后，使半导体晶片1的背表面变平。

然后，在半导体晶片1的干抛光完成之后，通过输送机械手30从干抛光台卸载半导体晶片1并传输到清洗台，以及，此外，通过输送机械手38将半导体晶片1装载到清洗设备的加工室39中。加工室39具有例如如图6所示的结构，其中通过引入臭氧至纯水形成的清洗水被浇注至半导体晶片1的背表面。这些对半导体晶片1进行清洗并同时强制氧化半导体晶片1的背表面。

然后，在半导体晶片1的清洗完成之后，通过输送机械手31从清洗台卸载半导体晶片1并传输到晶片安装台。在通过输送机械手40真空吸附半导体晶片1的背表面之后，半导体晶片1的真空吸附表面被交换以及真空吸附电路形成面。接着，半导体晶片1被装载到晶片安装台中的加工室41中。在该台中，在将电路形成面向上的半导体晶片1粘附到固定到圆形支架的切割带之后，将电路形成面向上的半导体晶片1粘附到切割带，然后释放压敏粘结带。然后，半导体晶片1被传送到晶片安装台的卸载机28，以及从晶片安装台取出半导体晶片1并返回到FOUP。

如上所述，通过使用整个加工设备26从背面研磨到晶片安装短时间处理半导体晶片，以及由于半导体晶片1的背表面被强制地氧化为去活状态，因此在连续的切割之后在管芯键合中可以稳定地拾取芯片。

(实施例2)

鉴于减小芯片厚度的需要，在背面研磨中半导体晶片被研磨至例如小于100μm的厚度。研磨的半导体晶片的背表面包括非晶层/多晶层/微裂层/原子级应变层(应力传递层)/完全结晶层，其中非晶层/多晶层/微裂层是晶体缺陷层。晶体缺陷层的厚度是例如约1至2μm。

在半导体晶片的背表面上存在晶体缺陷层的情况下，这些导致由半导体晶片分为单片芯片的弯曲强度(在简单弯曲应力施加到芯片时芯片被破坏的应力值)的问题。在具有厚度小于100μm的芯片中显著地出现弯曲强度降低。然后，背面研磨之后接着应用应力减轻，以除去晶体缺陷层，以及使半导体晶片的背表面制成镜面，由此防止芯片的弯曲强度降低。对于应力减轻，例如使用干抛光方法、CMP方法或化学刻蚀法。

顺便提及，当半导体晶片1的背表面处的晶体缺陷层被除去时，污染杂质淀积到半导体晶片的背表面，例如，重金属杂质如铜(Cu)、铁(Fe)、镍(Ni)或铬(Cr)容易侵入半导体晶片中。这种污染杂质侵入到所有半导体制造设备如气体管道或加热器管线中，并且处理气体也可以是污染杂质的污染源。侵入半导体晶片背表面的污染杂质进一步扩散到半导体晶片中并被吸引到接近电路形成面的晶体缺陷。污染杂质直到扩散至电路形成面的附近，例如在禁带中形成载流子俘获能级。而且，污染杂质固体溶解到氧化硅/硅边界增加例如边界能级。因此，导致由污染杂质引起半导体器件的性能故障，降低半导体产品的生产量。例如，在快闪存储器如非易失性半导体存储器中，由污染杂质引起的擦除/写入时的故障扇区增加，使得由于挽救扇区数目不足产生性能故障。而且，在普通的DRAM(动态随机存取存储器)和伪SRAM中，由于污染杂质引起泄漏型故障如刷新性能或自刷新性能的退化。在快闪型存储器中，它们引起数据保持故障。亦即，尽管在背面研磨之后可以通过应力减轻改进厚度减小的晶片或芯片的弯曲强度，但是在通过干抛光或通过CMP等抛光的应力减轻中由于研磨(pulverization)层被除去或未形成对晶片背表面的阻挡层，因此降低了阻止污染杂质从晶片的背表面侵入的吸气效果。当污染杂质的扩散进行接近器件表面时，器件性能波动，有时引起操作故障。

当在半导体晶片的背表面上留下晶体缺陷层时，尽管可以防止淀积到半导体晶片背表面的污染杂质的侵入，但是这些不能防止芯片弯曲强度的降低。

本实施例中公开的发明之一的目的是提供一种能抑制由于污染杂质引起的半导体产品的生产量降低的技术。

本实施例中公开的发明之一的目的是提供一种通过清洗厚度减小的晶片背表面或在晶片的背表面上形成氧化物层作为阻止污染杂质扩散的阻挡层或形成提高吸气效果的损坏层能除去从晶片的背表面侵入的污染杂质的技术，由此能提高半导体产品的产量和缩短TAT。

参考图14至28按照步骤顺序描述根据实施例2的半导体集成电路器件的制造方法。图14是用于半导体集成电路器件的制造方法的步骤图表，图15、图18以及图21至25是半导体集成电路器件的主要部分的侧视图，图16是半导体集成电路器件的背表面的截面放大视图，图17是应力减轻系统的说明性示图，图19是在应力减轻之后使用臭氧化水形成阻挡层的说明性示图，图20是在应力减轻之后通过使用硝酸形成阻挡层的说明性示图，以及图26至图28是从背面研磨至晶片安装的整个加工设备的说明性示图。在下面的描述中，仅仅描述在半导体晶片上形成电路图形之后从背面研磨到在衬底各自分开键合的管芯键合的每个步骤。

首先，集成电路形成至半导体晶片的电路形成面(第一表面或第一主表面)(图14中的步骤P1)。半导体晶片包括硅单晶且具有例如300mm的直径以及具有例如700μm或以上的厚度(第一厚度)。

然后，它判断在半导体晶片上制备的每个芯片是否是完整的或有缺陷的(图14中的步骤P 2)。半导体晶片被放置在测量台上，探针与集成电路的电极焊盘接触，以及当从输入端输入信号波形时，从输出端输出信号波形。通过由测试器读取波形，判断芯片是否是完整的或缺陷的。在此情况下，使用其中对应于集成电路的所有电极焊盘布置探针的探针卡。对应于每个探针的信号线从探针卡引出并连接到测试器，每个探针对应于每个沟槽。用有缺陷的标记压印被判断为有缺陷的芯片。

然后，压敏粘结带(第一带)键合到半导体晶片的电路形成面(图14中的步骤P3)。压敏粘结带可以是可自释放的带，亦即UV-固化型或热固化型或EV固化型带。而且，它可以是非UV-固化型压敏粘结带，亦即，它可以是非热固化型、UV固化型或EB固化型的普通压敏粘结带(不能自释放的带)。就不能自释放的带而言，尽管自释放是不可能的，但是它提供能避免写入存储电路如非易失性存储器的信息变化的优点，避免在照射UV-射线(能量射线照射或加热)至晶片器件表面的情况下产生表面保护部件如由聚酰亚胺层或重布线的绝缘材料制成的性能改变或表面特征的不理想变化。下面描述不可自释放带的例子。在压敏粘结带上涂敷压敏粘合剂，由此压敏粘结带与半导体晶片的电路形成面(器件表面)粘接。压敏粘结带例如由聚烯烃形成，作为衬底，涂敷丙烯酸粘合剂，以及其上还附加由聚酯形成的释放材料。释放部件是例如释放纸，且在剥离了释放材料之后压敏粘结带被粘附到半导体晶片。压敏粘结带的厚度是例如130至150μm，以及粘附力是例如20至30g/20mm(由20mm带释放的强度表示)。也可以使用不具有释放材料但在其背面应用有释放处理的压敏粘结带。

然后，如图15所示，半导体晶片51的背表面(与电路形成面相对的表面；第二主表面或第二表面)被粗糙地研磨，以使半导体晶片51的厚度减小至小于100μm、小于80μm或小于60μm(图14中的步骤P3)。半导体晶片51被传送到研磨器装置，以及在真空吸附半导体晶片51的电路形成面至卡盘工作台52之后，推动旋转研磨部件53(例如，#_320至#_360粗糙度，突起数：每单位面积约320至360N，在其他部分也使用相同的标记)至半导体晶片51的背表面，以应用粗研磨使半导体晶片51的厚度减小至预定厚度(第二厚度)。由于压敏粘结带BT 2被粘附到半导体晶片51的电路形成面，因此集成电路不被破坏。

然后，半导体晶片51的背表面被最后研磨。在此情况下，在使用与图2相同的研磨器装置真空吸附半导体晶片51的电路形成面至卡盘工作台之后，推动旋转研磨部件(例如，#_1500或#_2000粗糙度)至半导体晶片51的背表面，以施加最后研磨，由此可以除去粗研磨过程中在半导体晶片51的背表面处引起的张力，以及可以提高芯片的强度。

然后，除去由背面研磨在半导体晶片1的背表面产生的研磨条纹(图14中的步骤P5)。通过晶片输送夹具真空吸附其电路形成面被真空吸附到研磨器装置的卡盘工作台的半导体晶片51的背表面，卡盘工作台的真空被破坏，以及通过晶片输送夹具保持半导体晶片51，以及半导体晶片51被照原样传送到应力减轻装置。而且，在真空吸附其电路形成面至应力减轻装置的转台或压头之后，半导体晶片51应用有应力减轻。

如图16所示，当在背面研磨中在半导体晶片51的背表面上的完全结晶层上形成原子级应变层(应力传递层)和晶体缺陷层(非晶层/多晶层/微裂层：第一层)54时，通过应力减轻除去应力缺陷层54。晶体缺陷层54的厚度是例如约1至2μm，以及通过除去晶体缺陷层54可以改进芯片的弯曲强度。当晶体缺陷层54被除去时，部分原子级应变层也可以被除去。

在应力减轻中，例如，如图17所示，使用干抛光方法(图17(a))、CMP方法(图17(b))或化学刻蚀法(图17(c))。干抛光方法是用粘附有磨粒的抛光布56(通过由粘结剂沉积硅石至纤维表面并硬化为盘状例如约400mmΦ和约26mm厚度而形成的布：干抛光轮)抛光放置在转台55上的半导体晶片51的背表面。与其他方法相比较干抛光方法可以减小成本，但是涉及施加在半导体晶片51上的压力易于使半导体晶片51的周边倾斜的问题。CMP方法是通过压头PH 2夹持半导体晶片51、以及通过按压使其背表面与粘附到压盘58表面的抛光垫59配合同时流动膏剂(抛光研磨液)57的方法。尽管CMP方法可以提供均匀的制造表面，但是由于它需要高材料成本例如膏剂57和安装成本，因此与其他方法相比这些需要更高的成本。此外，化学刻蚀法是将半导体晶片51放置在转台60上并通过使用氟硝酸(HF+HNO₃)61刻蚀半导体晶片51的方法。尽管化学刻蚀法具有能除去大量的优点，但是废气和废液的处理是困难的，需要更多的成本用于处理。

然后，如图18所示，在半导体晶片51(图中的步骤P6)的背表面上形成阻挡层(第二层)BL。通过晶片输送夹具真空吸附被真空吸附到应力减轻装置的转台或压头的半导体晶片51，用于转台或压头的真空被破坏，以及通过晶片输送夹具保持半导体晶片51，半导体晶片51被照原样传送到阻挡层形成装置。被传送到阻挡层形成装置的半导体晶片51在其电路形成面被真空吸附到例如阻挡层形成装置的卡盘工作台，以及在其背表面处形成阻挡层BL。

在应力减轻已完成的情况下，晶体缺陷层54被除去，以及原子级应变层暴露于半导体晶片51的背表面。由此，当污染杂质例如重金属杂质淀积至半导体晶片51的背表面(原子级应变层)时，它们容易侵入半导体晶片51。侵入半导体晶片51的污染杂质扩散到半导体晶片51中并到达半导体晶片51的电路形成面，使得电路形成面中形成的半导体器件产生性能故障。然后，阻挡层BL形成至半导体晶片51的背表面(原子级应变层)，以通过阻挡层BL抑制污染杂质在半导体晶片51中扩散。在重金属当中，Cu具有6.8×10^-2/秒(在150℃下)的扩散系数，与其他重金属的扩散系数(例如，Fe具有2.8×10^-13/秒(在150℃下)的扩散系数)相比，其扩散系数更高，且易于到达半导体晶片51的电路形成面，由此，它被认为是导致半导体器件的性能故障的主污染杂质之一。人们认为阻挡层BL的厚度合适范围是例如0.5nm或以上(在仅仅考虑带的释放性能的情况下，由于没有实际问题只要它不少于能形成稳定层的下限值)(该范围不被限制，而是可以根据条件改变)。而且，人们认为适合于大规模生产的范围是1nm或以上(亦即，为了保证各种热处理的自由度相对大的厚度是有利的)，以及人们认为2nm或以上的范围是最适当的。

阻挡层BL例如由以下的第一方法至第七方法的任意一种形成。在第一方法中，在应力减轻完成之后，在通过使用纯水清洗半导体晶片51的背表面之前，浇注通过引入臭氧到纯水中形成的臭氧化水，以在半导体晶片51的背表面上形成氧化物层(阻挡层BL)。图5中示出了通过臭氧化水形成装置形成臭氧化水。

首先，如图19所示，在电解超纯水以产生臭氧气体之后，臭氧气体被溶于超纯水中，以形成臭氧化水62。接着，浇注臭氧化水62至半导体晶片51的背表面约30至60秒，这样使得臭氧化水散布到放置在转台63上的半导体晶片51的全部背表面，由此在半导体晶片51的背表面上形成氧化物层(阻挡层BL)。转台63的旋转数目是例如500至1000ppm以及半导体晶片的温度是常温。人们认为臭氧化水62的合适浓度范围是例如0.1至20ppm(该范围不被限制，而是可以根据条件变化)。此外，人们认为适合于大规模生产的范围是0.3至8ppm，此外，人们认为约1至2ppm的范围如从0.6至4ppm的范围是最适合的。

然后，纯水65被浇注到半导体晶片51的背表面，以便散布到放置在转台63上的半导体晶片51的全部背表面并清洗半导体晶片51的背表面。旋转台63的旋转数目是例如3000rpm。在该实施例中，在浇注臭氧化水62至半导体晶片51的背表面之后浇注纯水65。但是，这些是非限制性的，而是在浇注臭氧化水62的过程中可以在预定周期中提供纯水65，然后可以停止臭氧化水的提供，接着停止纯水。

在第一方法中，由于在半导体晶片51的背表面上形成阻挡层BL，以及可以进行用于半导体晶片的背表面的清洗，因此可以避免步骤数目增加。在第一方法中，运行成本是廉价的，且因为使用不包含杂质的臭氧化水62因此可以应用清洗氧化，在臭氧化水62中臭氧气体溶于超纯水。

在第二方法中，在应力减轻完成之后，在清洗半导体晶片51的背表面之前，浇注通过引入二氧化碳(CO₂)至纯水形成的清洗水，由此形成氧化物层(阻挡层BL)至半导体晶片51的背表面。人们认为纯水中溶解的CO₂的合适浓度范围是例如1至1000ppm(该范围是非限制性的，而是可以根据条件而变化)。此外，人们认为适合于大规模生产的范围是10至500ppm，此外，人们认为约100至200ppm的范围如80至300ppm的范围是最适合的。图7示出了通过CO₂水形成步骤形成的CO₂水。在该实施例中，在浇注CO₂水至半导体晶片51的背表面之后浇注纯水。但是，这些是非限制性的，而是在浇注CO₂水的过程中可以在预定周期供应纯水，然后可以停止CO₂水的供应，接着停止纯水(纯水清洗并不总是必需的。例如，它可以是干洗。纯水可以是清洁的化学溶液或包含化学剂的水溶液，亦即，化学液)。

在半导体集成电路器件的制造中已采用了第二种方法，以及第二方法可以被容易地引入，以为半导体晶片51的背表面形成氧化物层(阻挡层BL)。而且，在第二方法中，运行成本是廉价的以及与如上所述的第一方法一样可以进行清洗氧化。

在第三方法中，在应力减轻完成之后在清洗半导体晶片51的背表面之前，浇注通过引入过氧化氢(H₂O₂)至纯水形成的清洗水，由此形成氧化物层(阻挡层BL)至半导体晶片51的背表面。但是，这些是非限制性的，而是在浇注H₂O₂水的过程中可以在预定周期中供应纯水，然后可以停止H₂O₂水的供应，接着停止纯水。在第三方法中，可以用和第一方法一样的方法进行清洗氧化。

在第四方法中，在应力减轻完成之后，通过使用纯水清洗半导体晶片51的背表面之前，浇注硝酸(HNO₃)，以在半导体晶片51的背表面形成氧化物层(阻挡层BL)。首先，如图20所示，硝酸67被浇注到放置在转台66上的半导体晶片51的背表面例如约30至60秒，以便散布到半导体晶片51的全部背表面，由此在半导体晶片51的背表面上形成氧化物层(阻挡层BL)。转台66的旋转数目是例如500至1000rpm。然后，纯水69被浇注到放置在转台66上的半导体晶片51的背表面，以便散布到半导体晶片51的全部背表面，由此清洗半导体晶片51的背表面。旋转台66的旋转数目是例如3000rpm。在该实施例中，在浇注硝酸67至半导体晶片51的背表面之后浇注纯水69。但是，这些是非限制性的，而是例如从浇注硝酸67的中途浇注纯水69之后，可以停止硝酸67的供应，接着停止纯水69。

在第五方法中，在应力减轻完成之后，在半导体晶片51的背表面上形成微晶体缺陷(阻挡层BL)。污染杂质，特别重金属杂质易于集中在晶体缺陷层中，且通过有意形成微晶体缺陷层可以防止污染杂质从半导体晶片51的背表面侵入。例如如下所述可以形成微晶体缺陷层。例如，通过等离子体放电产生离子，且它们被撞击，以在半导体晶片51的背表面上形成损坏层(微晶体缺陷层)。等离子体条件包括例如使用CF₄或CF₆作为气体，1至1.8Torr的真空度(133.322至239.980Pa)，15至20℃的温度以及约一分钟的时间或使用Cl作为气体，20至50mmTorr的真空度(2666.45至6666.12mPa)，15至25℃的温度以及约一小时。在此条件下，形成具有例如约2至10nm厚度的微晶体缺陷层。通过等离子体形成损坏层的方法可以提供能通过等离子体清洗半导体晶片51的背表面以及形成等离子体损坏层至清洗的背表面以及同时能形成氧化物层(绝缘层或相似的其他辅助层)作为杂质扩散层或可释放改进层至损坏层的表面的优点。另一方面，尽管未提供上述三种方法的组合效果，但是液体处理具有较少损坏的优点。特别地，使用引入各种气体种类(引入气体的纯水)的纯水的方法可以提供减小运行成本的附加优点。

另一种方案，通过喷砂形成研磨层(微晶体缺陷层)至半导体晶片51的背表面。首先，露出半导体晶片51的背表面，以及形成掩模材料。对于掩模材料，可以使用例如通过光刻法形成的抗蚀剂图形。接着，与加压至例如约2至3kgf/cm²的气体一起溅射磨粒，以清洗半导体晶片51的背表面，以及进一步形成研磨层至清洗的背表面。磨粒是例如SiC或铝，以及晶粒尺寸是例如约几个至数百μm。然后，除去掩模材料以及清洗半导体晶片51。

另一种方案，在应力减轻中，不完全地除去晶体缺陷层(非晶层/多晶层/微裂层)54，而是部分地留下晶体缺陷层54用作微晶体缺陷层。

另一种方案，通过使用细筛磨石研磨半导体晶片51的背表面以形成微晶体缺陷层。在研磨中，可以使用与图2一样的研磨器装置。亦即，在真空吸附半导体晶片51的电路形成面至卡盘工作台之后，推动旋转研磨部件(例如，#_8000至#_10000粗糙度)至半导体晶片51的背表面，并进行研磨以形成微晶体缺陷层。在微晶体缺陷层的形成中，与粗研磨相比研磨材料具有较精细的粗糙度(例如，研磨部件的粗糙度从#_320至#_360)，然后进行最终研磨(研磨部件的粗糙度#_1500到#_2000)。

在第六方法中，在应力减轻完成之后，杂质被离子注入到半导体51的背表面中，以形成损坏层(阻挡层BL)。离子喷射条件，例如离子类型，150keV的能量以及5×10¹⁵cm^-2的剂量速率。

在第七方法中，通过等离子体CVD方法在半导体晶片51的背表面上淀积氧化物层或多晶硅层作为阻挡层BL，用于防止污染杂质的侵入。亦即，在氧化物层或多晶硅层中淀积污染杂质。用于形成氧化物层的等离子体CVD条件包括，例如使用O₂作为气体，3至4Torr的真空度(399.967至533.289Pa)，400℃的温度以及约10秒的时间。在此条件下，可以形成例如约30nm厚度的阻挡层BL。

然后，在清洗和干燥半导体晶片51(图14中的步骤7)之后，如图21所示，半导体晶片51被传送并粘附到切割带DT2(图14中的步骤P8)。在阻挡层BL的形成完成之后，通过晶片传送夹具真空吸附半导体晶片51且照原样传送到安装装置。被传送到安装装置的半导体晶片51首先被发送到用于通过切口或取向平面对准的对准台，然后半导体晶片51被发送到用于进行晶片安装的晶片安装台。在晶片安装中，提供与切割带DT2预先粘附的圆形支架70，且半导体晶片51被粘附到切割带DT2，其电路形成面向上。切割带DT2包括例如聚烯烃衬底，其上涂敷丙烯酸UV固化型粘合剂，并且在其上还粘附由聚酯制成的释放材料。释放材料是例如释放纸，并在剥离释放材料之后，压敏粘结带粘附到半导体晶片51。切割带DT2具有例如90μm的厚度以及在UV照射之前具有200g/25mm的粘结强度，在UV照射之后具有10至20g/25mm的粘结强度。也可以使用没有释放材料但在衬底的背面处应用有释放处理的压敏粘结带。

然后，安装有半导体晶片51的支架70被发送到压敏带释放台。在该台，半导体晶片51和压敏带BT2被释放。由于在后续切割步骤中进行切割时参考在半导体晶片51的电路形成面上形成的对准标记作为基准，所以使用具有对准标记的电路形成面作为上表面是必需的，因此半导体晶片51被传送和再次粘附到支架70。即使当压敏粘结带BT2被释放时，由于通过粘附到支架70的切割带DT2固定半导体晶片51，因此不能发现半导体晶片51中的翘曲。

然后，如图22所示，切割半导体晶片51(图14中的步骤P9)。尽管半导体晶片51被分为单个芯片SC2，但是由于在各自分开之后通过粘附到支架70的切割带DT2固定各个芯片SC2，因此它们保持布置的状态。首先，通过晶片输送夹具在半导体晶片51的电路形成面真空吸附半导体晶片51，半导体晶片51被照原样传送至切割装置并放置在切割台71上。接着，通过使用键合有细金刚砂的非常薄的圆刀片72沿划片线纵向地和横向地切割半导体晶片51，细金刚砂称为金刚石锯(可以通过使用激光的方法分开晶片。这些可以提供极大地减小切割宽度的附加优点)。

然后，如图23所示，照射UV-射线至半导体晶片51(图14中的步骤P10)。首先，从切割带DT2的背面照射UV-射线，以降低与每个芯片SC接触的表面的切割带DT2的粘附力至例如约10至20g/25mm。这些使每个芯片能容易地从切割带DT2释放。

然后，如图24所示，在图14的步骤P2中判断完整的芯片SC2被拾取(图14中的步骤P11)。通过推针73按压芯片SC2的背表面以从切割带DT2释放芯片SC2。接着，夹头74移到推针73之上且与推针73相对的位置，并且通过夹头74真空吸附释放的芯片SC2的电路形成面，由此芯片SC2被释放以及从切割带DT2一个接一个地被拾取。由于通过UV-照射减弱了切割带DT2和芯片SC2之间的粘附力，因此即使强度减小的薄芯片SC2也可以被可靠地拾取。夹头74具有例如基本上圆柱形的外部形状以及位于底部的由例如柔软的合成橡胶形成的吸附部分。

然后，如图25所示，在衬底75上安装芯片SC2(图14中的步骤P12)。拾取的芯片SC2被粘附并夹持到夹头以及被传送至衬底75上的预定位置。接着，在衬底75的电镀岛上设置膏剂材料76，对其轻微地按压芯片SC2并在约100至200℃温度下应用有硬化处理。因此，芯片SC2被键合到衬底75。膏剂材料76可以包括，例如环氧树脂、聚酰亚胺树脂、丙烯酸树脂或硅树脂。而且，除用膏剂材料76粘附之外，可以通过轻微地摩擦芯片SC2的背表面以粘附到电镀岛，或在电镀岛和芯片SC2之间插入一小片金带，以制备金和硅的共晶晶体。

在完成将完整的芯片粘附到切割带DT2的管芯键合和去除损坏的芯片之后，从支架70释放切割带DT2，以及支架70再循环。

然后，电连接芯片SC2上的电极和衬底75上的电极，此外用铸模树脂密封芯片SC2而被保护。接着，在铸模树脂上压印产品名称等并从衬底75分开各个芯片。然后，根据产品标准选择完成的芯片SC2，以及通过检查步骤完成产品。

如上所述，通过用于增加芯片SC2的弯曲强度的应力减轻除去研磨至例如小于100μm厚度的半导体晶片51的背表面上的晶体缺陷层54。根据实施例2，由于在半导体晶片51的背表面上形成(或留下部分晶体缺陷层54)阻挡层BL(例如，氧化物层、微晶体缺陷层、损坏层等等)，因此可以防止通过晶体缺陷层54的去除污染杂质从半导体晶片51的背表面侵入以及可以防止污染杂质进一步扩散至半导体晶片51的电路形成面。这些可以防止由污染杂质从半导体晶片51的背表面侵入引起的半导体器件的性能故障以及可以抑制通过去除晶体缺陷层54降低半导体产品的生产量。

然后，将参考图26至28中所示的整个加工设备的说明性示图描述从背面研磨(图14中的步骤P4)到晶片安装(图14中的步骤P8)的连续加工的例子。

图26所示的整个加工设备77包括背面研磨器台、干抛光台、清洗台以及晶片安装台。尽管干抛光方法描述作为应力减轻的例子，但是也可以使用CMP方法或化学刻蚀法。此外，尽管使用臭氧化水(如上所述的第一方法)的清洗台被描述为用于形成阻挡层BL的例子，但是也可以使用CO₂水(第二方法)、H₂O₂水(第三方法)或硝酸(第四方法)。每个台设置有用于装载半导体晶片51的装载器78以及用于卸载晶片51的卸载机79，并且每个台还可以被独立地使用。此外，在背面研磨台和干抛光台之间提供输送机械手80，用于在两者之间传输半导体晶片51。以同样方式，在干抛光台和清洗台之间提供输送机械手81，以及在清洗台和晶片安装台之间提供输送机械手82，用于分别在两个台之间传输半导体晶片51。

首先，在背面研磨台中的装载机78上放置安装多个半导体晶片51的FOUP之后，通过输送机械手83从FOUP取出一个半导体晶片51并装载到背面研磨台中的加工室84中。FOUP是用于半导体晶片的批输送的紧密密闭容器且容纳通常25、12或6片等单元上的半导体晶片。FOUP的容器外壁除了精细的通风过滤部分之外还具有气密结构以及基本上完全地排除灰尘。由此，即使当它们在第1000级气氛中传输时，内部也可以保持在1级清洁度。通过设备侧边上的机械手拖曳至FOUP的门内部，在保持清洁度的状态下进行与设备的停靠。接着，在卡盘工作台85上放置半导体晶片51之后和在真空吸附之后，半导体晶片51的背表面被研磨，以减小半导体晶片51的厚度至预定的厚度。

然后，在用于半导体晶片51的背面研磨完成之后，通过输送机械手80从背面研磨台卸载半导体晶片51并装载到抛光台，以及，此外，通过输送机械手86将半导体晶片51装载到干抛光台中的加工室87中。在真空吸附条件下将半导体晶片1放置在卡盘工作台88上之后，从半导体晶片51的背表面除去晶体缺陷层54。

然后，在半导体晶片51的干抛光完成之后，通过输送机械子81从干抛光台卸载半导体晶片51并传输到清洗台，以及，此外，通过输送机械手89将半导体晶片51装载到清洗设备的加工室90中。加工室90具有例如如图19所示的结构，其中臭氧化水被浇注至半导体晶片51的背表面。这些在半导体晶片51的背表面上形成氧化物层。

然后，在用纯水清洗半导体晶片51完成之后，通过输送机械手82从清洗台卸载半导体晶片51并传送到晶片安装台，在通过输送机械手91真空吸附半导体晶片51的背表面之后，半导体晶片51的真空吸附表面被交换以及真空吸附电路形成面。接着，半导体晶片51被装载到晶片安装台中的加工室92中。在该台中，在将电路形成面向上的半导体晶片51粘附到粘附并固定于圆形支架的切割带之后，将电路形成面向上的半导体晶片51粘附到切割带然后释放压敏粘结带BT 2。然后，半导体晶片51被传送到晶片安装台的卸载机79，以及从晶片安装台取出半导体晶片51并返回到FOUP。

在图27所示的整个加工设备93中，清洗台被提供到在图26所示的整个加工设备中的干抛光台的晶片放电区。

在图28所示的整个加工设备94中，用等离子刻蚀台代替图26中所示的整个加工设备中的清洗台。尽管等离子体刻蚀被示出作为用于形成阻挡层BL的例子，但是也可以使用形成阻挡层BL的其他方法。例如，可以用喷砂台、细筛研磨台、离子注入台以及等离子体CVD部分代替清洗台。

如上所述，通过使用整个加工设备77，93或94可以短时间内从背面研磨到晶片安装处理半导体晶片51。此外，由于在半导体晶片51的背表面上形成阻挡层BL，因此可以防止污染杂质从半导体晶片51的背表面侵入。

尽管分开地描述了实施例1和2，但是前者中的发明和后者中的发明不是相异的，而是从技术观点来看是紧密相关的，例如可以通过前者的例子来实现后者的目的。此外，尽管没有详细描述，但是本申请中的例子包括前者的对策和后者的对策的组合应用。此外，前者中的相似对策和后者中的对策(或在两者中的)显然可以组合应用。

尽管通过优选实施例已经具体地描述了由本发明人进行的发明，显然本发明不局限于如上所述的实施例，而是在不脱离其要点的范围内可以进行多种改变。

例如，尽管实施例1中示出了第一至第七方法作为强制氧化半导体晶片的背表面的方法，但是是非限制性的，且也可以应用能氧化半导体晶片的背表面为去活态的其他技术。此外，尽管实施例2中示出了第一至第七方法作为在半导体晶片的背表面上形成阻挡层的方法，但是是非限制性的，且也可以应用能防止污染杂质从半导体晶片的背表面侵入的其他技术。

根据如上所述的实施例，当半导体晶片被制造为薄膜，然后强制氧化其背表面或形成有粘结抑制层时，通过从晶片保持部件(不局限于通过上推部件而且也可以使用超声波。此外它们也可以组合使用)分开或基本上分开半导体晶片(不局限于切割而且例如也可以是激光切割等等)得到小片的分开。

而且，根据如上所述的实施例，由于在应力减轻之后形成能防止污染杂质侵入的阻挡层至半导体晶片的背表面，因此可以防止污染杂质扩散到半导体晶片的电路形成面，以抑制半导体器件性能故障的发生。

本发明应用于在半导体晶片上形成电路图形的在先步骤和一个接一个地检查芯片之后进行的装配芯片为产品的后续步骤。

Claims (6)

1.一种半导体集成电路器件的制造方法，包括以下步骤：

(a)提供半导体晶片，所述半导体晶片具有第一主表面和与所述第一主表面相对的第二主表面，所述半导体晶片具有在所述第一主表面之上形成的电路图案并且所述半导体晶片具有第一厚度；

(b)研磨所述半导体晶片的所述第二主表面，由此使所述半导体晶片变为比所述第一厚度薄的第二厚度；

(c)在所述步骤(b)之后，通过执行以下操作之一来在所述半导体晶片的第二主表面上形成氧化膜：利用引入臭氧的纯水清洗所述半导体晶片、利用引入二氧化碳的纯水清洗所述半导体晶片、利用过氧化氢水和纯水清洗所述半导体晶片、向所述半导体晶片的第二主表面或切割带的表面提供氧化剂、将气态氧喷射到所述半导体晶片的第二主表面、将热气喷吹到所述半导体晶片的第二主表面、将所述半导体晶片布置在热板上使得所述半导体晶片的第二主表面面向所述热板；

(d)在所述步骤(c)之后，将所述切割带粘附在所述半导体晶片的所述第二主表面之上，使得所述切割带与所述氧化膜接触；

(e)在所述步骤(d)之后，切割所述半导体晶片，由此将所述半导体晶片分成各个芯片；以及

(f)在所述步骤(e)之后，将所述各个芯片从所述切割带拾取。

2.根据权利要求1的半导体集成电路器件的制造方法，其中所述半导体晶片为硅晶片，并且其中所述氧化膜是通过将所述半导体晶片的所述第二主表面暴露于臭氧化水而形成的氧化硅膜。

3.根据权利要求2的半导体集成电路器件的制造方法，进一步包括以下步骤：刻蚀所述半导体晶片的所述第二主表面，以释放由所述研磨引起的所述半导体晶片的所述第二主表面的应力，其中所述刻蚀步骤在所述步骤(b)和步骤(c)之间执行。

4.根据权利要求3的半导体集成电路器件的制造方法，其中用于应力释放的所述刻蚀通过旋转刻蚀法执行。

5.根据权利要求1的半导体集成电路器件的制造方法，其中所述氧化膜不是通过将所述半导体晶片原样停留而形成的自然形成的氧化膜。

6.根据权利要求1的半导体集成电路器件的制造方法，其中在一个工序中连续地进行所述步骤(b)、步骤(c)和步骤(d)。

Images