JP2014063866A - シリコン基板の加工方法及び荷電粒子線レンズの製造方法 - Google Patents

シリコン基板の加工方法及び荷電粒子線レンズの製造方法 Download PDF

Info

Publication number
JP2014063866A
JP2014063866A JP2012207793A JP2012207793A JP2014063866A JP 2014063866 A JP2014063866 A JP 2014063866A JP 2012207793 A JP2012207793 A JP 2012207793A JP 2012207793 A JP2012207793 A JP 2012207793A JP 2014063866 A JP2014063866 A JP 2014063866A
Authority
JP
Japan
Prior art keywords
silicon substrate
hole
mask layer
protective film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012207793A
Other languages
English (en)
Inventor
Yoichi Igarashi
洋一 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012207793A priority Critical patent/JP2014063866A/ja
Priority to US14/029,447 priority patent/US20140087562A1/en
Publication of JP2014063866A publication Critical patent/JP2014063866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/10—Lenses
    • H01J37/12—Lenses electrostatic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/10—Lenses
    • H01J2237/12—Lenses electrostatic
    • H01J2237/1205—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

【課題】スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成したシリコン基板を提供する。
【解決手段】シリコン基板１上にマスク層２を形成するマスク層形成工程と、マスク層２をマスクとしてシリコン基板１の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔３の内壁に保護膜４を堆積させるプラズマデポジション工程とを交互に繰り返すことでシリコン基板１に孔３を形成する孔形成工程と、保護膜４を選択的に除去する保護膜除去工程と、保護膜４が除去された孔３の内壁を選択的にエッチングして孔３の側壁３’を平坦化する側壁平坦化工程と、を含むシリコン基板の加工方法。
【選択図】図１

Description

本発明は、シリコン基板の加工方法及び荷電粒子線レンズの製造方法に関し、特にシリコン基板に孔を形成した後に孔の側壁を平坦化する方法に関するものである。
半導体デバイスやＭＥＭＳ装置の製造工程におけるシリコン基板への孔形成方法の一つとして、ボッシュプロセスが広く知られている。ボッシュプロセスとは、シリコン基板にプラズマエッチングを行うプラズマエッチング工程と、プラズマエッチング工程によって形成された孔の内壁にＣ4Ｆ8ガスを用いて保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すプロセスである。エッチングガスにはＳＦ6、デポジションガスにはＣ4Ｆ8を用いる。ボッシュプロセスは、シリコン基板に垂直に且つアスペクト比の大きい孔を形成することが出来る非常に有用な孔形成方法である。
しかし、ボッシュプロセスにより孔を形成した場合、プラズマエッチング工程の際の等方的なエッチングに起因して、図７に示すように、シリコン基板１に形成された孔３の側壁３’にスキャロップと呼ばれる波状の凹凸が発生する。このスキャロップにより、半導体デバイスやＭＥＭＳ装置に必要な寸法精度が得られない、歩留まりが低下してしまうという問題が生じることがあった。
例えば、荷電粒子線露光技術では微細加工の限界が主に電子光学素子である荷電粒子線レンズの光学収差で決定されるが、光学収差は荷電粒子線レンズの電極基板に形成する孔の寸法精度に非常に敏感である。特に、孔の開口形状が円形の場合、光学収差は真円度のような開口形状の対称性に関するパラメータに敏感であり、数ｎｍ〜数十ｎｍという非常に高精度の真円度が要求される。しかし、スキャロップの凹凸の大きさが数百ｎｍある場合には必要な真円度精度が得られないことがあった。
また、半導体デバイスのビア製造工程などで孔の内壁にシード層を形成するためにスパッタリング法により導電性材料を成膜する場合、スキャロップの凹凸によってスパッタ膜の厚みが均一にならず被覆不良の部分が生じることがあった。
そこで、スキャロップを低減させるために、プラズマエッチング工程とプラズマデポジション工程による１回のサイクル時間を短くし、１回のプラズマエッチング工程における等方的なエッチング量を低減する方法が従来から広く検討されている。
また、特許文献１、２に記載されているように、ボッシュプロセスで孔を形成した後にスキャロップによる側壁の凹凸を平坦化する検討も行われている。特許文献１では、ボッシュプロセスで孔を形成した後、マスク層を除去し、ドライエッチングを行うことによってスキャロップを平坦化する方法が提案されている。また、特許文献２では、水素雰囲気中でアニール処理することによりスキャロップを平坦化する方法が提案されている。
特開２００７−３１１５８４号公報 特開２００５−１４２２６５号公報
しかしながら、プラズマエッチング工程とプラズマデポジション工程による１回のサイクル時間を短くする方法では、プラズマエッチング工程における等方的なエッチングを完全に無くしているわけではなく、十分な効果が得られない恐れがある。加えて、プロセス時間が長くなり生産性が低下してしまう。
特許文献１に記載の方法では、ドライエッチングでスキャロップを平坦化する際にマスクが無い状態なり、孔の側壁だけでなく基板表面もエッチングされて孔径が大きく変化し、孔の寸法精度が著しく悪化する恐れがある。また、ボッシュプロセスを行った直後の孔の側壁には保護膜が堆積した状態となるが、保護膜は一般的に不均一に堆積し且つドライエッチングの障壁となる。そのため、保護膜を除去しない状態でドライエッチングを行うと、孔の側壁のスキャロップを均一に平坦化することが出来ないという問題が生じる。
特許文献２に記載の方法では、アニール処理により孔の形状が変形してしまうため孔の寸法精度が悪化する恐れがある。
本発明は、上記課題を鑑みて、スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成するシリコン基板の加工方法、及び該加工方法を用いた荷電粒子線レンズの製造方法を提供することを目的とする。
本発明のシリコン基板の加工方法は、
シリコン基板上にマスク層を形成するマスク層形成工程と、
前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すことで前記シリコン基板に孔を形成する孔形成工程と、
前記保護膜を選択的に除去する保護膜除去工程と、
前記保護膜が除去された前記孔の内壁を選択的にエッチングして前記孔の側壁を平坦化する側壁平坦化工程と、
を含むことを特徴とする。
また、本発明の荷電粒子線レンズの製造方法は、上記シリコン基板の加工方法により、シリコン基板の一方の面から他方の面に貫通する孔を有する電極を形成する工程を有することを特徴とする。
本発明のシリコン基板の加工方法によれば、孔形成工程で側壁に堆積した保護膜を予め選択的に除去しておくので、側壁平坦化工程で孔の側壁全面を均一に平坦化することが出来る。また、側壁平坦化工程において孔の内壁のみを選択的にエッチングするので、シリコン基板の表面がエッチングされることがなく、孔の寸法精度が悪化することがない。そのため、スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成するシリコン基板の加工方法を提供することが出来る。
また、本発明の荷電粒子線レンズの製造方法によれば、スキャロップの凹凸を均一に平坦化して寸法精度の良好な孔を形成しているため、光学収差が小さい荷電粒子線レンズを実現出来る。更に、本発明により製造された荷電粒子線レンズを荷電粒子線露光装置に用いることで、光学収差の小さい結像が実現でき、微細なパターンを露光することが出来る。
本発明に係るシリコン基板の加工方法の一例を示した断面図である。 本発明により製造される荷電粒子線レンズの構成の一例を示した断面図である。 本発明の第一の実施例に係るシリコン基板の加工方法を示した断面図である。 本発明の第一の実施例に係るシリコン基板の加工方法を示した断面図である。 本発明の第二の実施例に係るシリコン基板の加工方法を示した断面図である。 本発明の第二の実施例に係るシリコン基板の加工方法を示した断面図である。 ボッシュプロセスで形成した孔の側壁に生じるスキャロップを例示した断面図である。
以下、図面を用いて本発明を実施するための形態を説明する。
≪シリコン基板の加工方法≫
図１は、本発明に係るシリコン基板の加工方法の一例を工程順に示した断面図である。
＜マスク層形成工程＞
まず、図１（ａ）に示すように、シリコン基板１の表面に所望のパターンのマスク層２を形成する。
シリコン基板１は、シリコン基板単体又はＳＯＩ（シリコン・オン・インシュレーター）基板とする。本例ではシリコン基板の場合について説明するが、ＳＯＩ基板の場合も同様に加工することが出来る。
マスク層２は、フォトリソグラフィ技術やエッチング技術を用いて形成する。マスク層２の材料は、例えば、ＳｉＯ2又は金、白金、クロム等の金属膜などで、ボッシュプロセスでシリコンとの選択比が良好な材料とする。
＜孔形成工程＞
次に、図１（ｂ）に示すように、マスク層２をマスクとし、エッチングガスをＳＦ6、デポジションガスをＣ4Ｆ8として、ボッシュプロセスにより孔３を形成する。即ち、マスク層２をマスクとしてシリコン基板１の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返して孔３を形成する。形成された孔３の側壁３’にスキャロップによる凹凸が発生し、保護膜４が堆積した状態となっている。孔３は、用途に応じてシリコン基板１を貫通させる場合と貫通させない場合がある。本例ではシリコン基板１を貫通させる場合について述べるが、貫通させない場合についても同様に加工することが出来る。
＜保護膜除去工程＞
次に、図１（ｃ）に示すように、保護膜４を選択的に除去する。保護膜４は、例えば、酸素プラズマを利用したプラズマアッシングやハイドロフルオロエーテル系の有機溶剤に浸漬させて超音波洗浄する方法で除去することが出来る。この方法によれば、保護膜４のみを選択的に除去してシリコン基板１はエッチングしないため、側壁３’のスキャロップが露出した状態となる。
＜側壁平坦化工程＞
次に、図１（ｄ）に示すように、孔３の内壁のみを選択的にエッチングして側壁３’を平坦化する。ここで、内壁とは、本例の様に孔３が貫通孔の場合は孔３の側壁３’を指し、孔３が貫通孔でない場合は孔３の底面と側壁３’を指すことと定義する。この時、保護膜４が残っているとエッチングの障壁となるが、保護膜除去工程で保護膜４を除去して側壁３’のスキャロップを露出させた状態としているため、側壁３’全面のスキャロップによる凹凸を均一に平坦化することが出来る。また、孔３の内壁のみを選択的にエッチングし、シリコン基板１の表面がエッチングされないようにするため、孔の寸法精度が悪化することがない。
エッチング方法としては、シリコンをエッチングする公知の方法を用いることができる。例えば、ＳＦ6ガスなどを用いたドライエッチングや水酸化テトラメチルアンモニウムを用いたウェットエッチングなどがあるが、ドライエッチング法を用いる方が孔３の寸法精度をより良好にすることが出来るため、好ましい。
また、孔３の内壁のみを選択的にエッチングする方法として、例えばシリコン基板１の表面に側壁平坦化工程用のマスク層２’を形成する方法がある。側壁平坦化工程用のマスク層２’は、孔形成工程で使用したマスク層２を剥離した後に側壁平坦化工程前に新たに形成しても良いが、孔形成工程用のマスク層２を側壁平坦化工程用のマスク層２’とする方法が望ましい。側壁平坦化工程用のマスク層２’を新たに形成する場合、孔３の開口と一致するようにアライメントを行って側壁平坦化工程用のマスク層２’の開口を形成することになる。しかし、アライメントずれが生じると側壁平坦化工程でシリコン基板１の表面もエッチングされる領域が発生し、孔３の寸法精度が悪化する恐れがある。加えて、孔形成工程用のマスク層２を側壁平坦化工程用のマスク層２’とすれば、側壁平坦化工程用のマスク層２’を新たに形成する必要がなく、工程を簡略化することが出来る。
よって、孔形成工程用のマスク層２の材料を保護膜除去工程に耐性のある材料とし、孔形成工程用マスク層２を側壁平坦化工程でもマスク層２’として使用する方法が望ましい。例えば、孔形成工程用のマスク層２の材料をＳｉＯ2又は金、白金等の貴金属のように酸素プラズマ耐性のある材料とすれば、酸素プラズマを利用したプラズマアッシングによる保護膜除去工程に対して耐性を持たせることが出来る。また、孔形成工程用のマスク層２の材料をＳｉＯ2、クロムなどの無機材料とすれば、ハイドロフルオロエーテル系の有機溶剤に浸漬させて超音波洗浄する方法による保護膜除去工程に対して耐性を持たせることが出来る。加えて、マスク層２の材料をＳｉＯ2、金、白金、クロムとすれば、ＳＦ6ガスなどを用いたドライエッチングによる側壁平坦化工程においてマスク層２’として使用することが出来る。また、マスク層２の材料をＳｉＯ2とすれば、水酸化テトラメチルアンモニウムによる側壁平坦化工程においてマスク層２’として使用することが出来る。
なお、側壁平坦化工程用のマスク層２’は、側壁平坦化工程後に除去しても良いし、必要があれば除去しなくても良い。また、シリコン基板１としてＳＯＩ基板を用いた場合は用途に応じて支持層を除去する場合もある。
以上の加工方法により、スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成したシリコン基板を提供することが出来る。
≪荷電粒子線レンズの製造方法≫
次に、本発明の荷電粒子線レンズの製造方法について説明する。
図２は、本発明により製造される荷電粒子線レンズの構成の一例を示した断面図である。図２に示すように、３枚の電極２１、２２、２３と２枚の絶縁性の支持体２４、２５で荷電粒子線レンズが構成されており、電極２１、２２、２３はシリコン基板の一方の面から他方の面に貫通する孔３を有するシリコン基板である。尚、本例では、電極２１、２２、２３が、それぞれ孔３を一つだけ有する場合について説明するが、もちろんこれに限定されるものではなく、電極２１、２２、２３が、それぞれ複数の孔３を有していてもよい。
電極２１、２２、２３は、支持体２４、２５を介して互いに電気的に絶縁されている。支持体２４，２５の材質は、例えばパイレックス（登録商標）ガラス等である。また、支持体２４，２５には、荷電粒子線２７が通過する電極２１、２２、２３の孔３に対応する領域に孔２６を形成し、孔３に重ならない位置に支持体２４，２５を配置する。ここで、孔３と孔２６の側壁の距離が近い場合、荷電粒子線２７の一部の散乱した荷電粒子が孔２６の側壁に衝突することで支持体２４、２５が帯電する。そして、その帯電によって発生する電場の変化から荷電粒子線２７の軌道が変化して荷電粒子線レンズの重要な性能である光学収差を悪化させてしまうことがある。そのため、孔２６の大きさは、電極２１、２２、２３の孔３を形成する領域より十分に大きくすることが必要である。
本発明の荷電粒子線レンズの製造方法は、本発明のシリコン基板の加工方法により、シリコン基板の一方の面から他方の面に貫通する孔を有する電極を形成する工程を有する。具体的には、例えば、図１に示す方法で、シリコン基板の一方の面から他方の面に貫通する孔を有する電極２１，２２，２３を形成する。
支持体２４、２５には、例えば、表面に感光性のドライフィルムを貼ってリソグラフィでマスクパターンを形成した後、サンドブラスト加工を行うこと等で孔２６を形成する。その後、マスクを剥離し、ウェットエッチングと表面研磨により加工面のマイクロクラックやバリを処理する。
次に、電極２１，２２，２３と支持体２４，２５をアライメントして十分な位置合わせを行った後、順次、積層、固定する。固定の方法としては、例えば、耐熱性のあるシリコーン系の接着剤を使って、電極２１，２２，２３と支持体２４，２５を外周付近で固定する方法等が挙げられる。
荷電粒子線レンズの光学収差は、電極２１，２２，２３に形成する孔３の寸法精度に非常に敏感であるが、本発明によれば、スキャロップの凹凸を均一に平坦化して寸法精度の良好な孔を形成しているため、光学収差が小さい荷電粒子線レンズを実現出来る。
更に、本発明の荷電粒子線レンズを荷電粒子線露光装置に用いることで、光学収差の小さい結像が実現でき、微細なパターンを露光することが出来る。
＜実施例１＞
図３、図４を用いて、本発明の第一の実施例を説明する。
図３、図４は、本実施例のシリコン基板の加工方法を工程順に示した断面図である。
まず、活性層５ａが厚さ１００μｍ、ＢＯＸ層５ｂが厚さ３μｍ、支持層５ｃが厚さ４００μｍ、直径が４インチのＳＯＩ基板を準備し、図３（ａ）に示すように、熱酸化法によりＳＯＩ基板全面にＳｉＯ2層６を形成する。ＳｉＯ2層６の膜厚は２μｍとする。
［マスク層形成工程］
次に、図３（ｂ）に示すように、活性層５ａ上のＳｉＯ2層６の上に３μｍの膜厚になるようにレジスト材料を塗布してフォトリソグラフィを行い、レジスト材料のマスク層７を形成する。マスク層７の開口は、直径５０μｍの円形、ピッチ１００μｍとする。
そして、図３（ｃ）に示すように、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型のプラズマエッチング装置を用いて、マスク層７をマスクとして反応性イオンエッチングを行い、活性層５ａ上のＳｉＯ2層６をエッチングする。エッチングガスはＣＨＦ3とする。
その後、図３（ｄ）に示すように、マスク層７を剥離することによって孔形成工程用のマスク層２が形成される。
［孔形成工程］
続いて、図３（ｅ）に示すように、ＩＣＰ型のプラズマエッチング装置を用いて、マスク層２をマスクとし、エッチングガスをＳＦ6、デポジションガスをＣ4Ｆ8としてボッシュプロセスにより活性層５ａを貫通する孔３を形成する。この時、ＢＯＸ層５ｂはＳｉＯ2であるため、ボッシュプロセスによるエッチングのストップ層となる。形成された孔３の側壁３’には１００〜１０００ｎｍ程度の凹凸のスキャロップが発生し、保護膜４が堆積した状態となっている。
［保護膜除去工程］
次に、図３（ｆ）に示すように、プラズマアッシング装置を用いて、保護膜４を酸素プラズマによるプラズマアッシングで除去する。この時、マスク層２とＢＯＸ層５ｂの材料であるＳｉＯ2及びシリコンは酸素プラズマに対して耐性があるので、保護膜４だけを選択的に除去することができ、且つマスク層２をそのまま次の側壁平坦化工程でマスクとして使用することが出来る。
［側壁平坦化工程］
次に、図３（ｇ）に示すように、ＩＣＰ型のプラズマエッチング装置を用いて、マスク層２をマスクとし、ＳＦ6とＣＨＦ3の混合ガスで反応性イオンエッチングを行って側壁３’のスキャロップを平坦化する。条件は、ガス圧０．７Ｐａ、ＩＣＰパワー５００Ｗ、バイアスパワー３０Ｗとした。この時、保護膜除去工程で保護膜４を除去してあるため、側壁３’全域を均一に平坦化することが出来た。また、マスク層２によって活性層５ａの表面をエッチングすることなく側壁３’のみを選択的にエッチングすることが出来るため、孔３の寸法精度を悪化させることがなかった。
［側壁平坦化工程後の工程］
次に、硫酸と過酸化水素水の混合液で洗浄した後、乾燥する。
その後、図４に示す方法で、マスク層２やＳＯＩ基板の支持層５ｃ等の活性層５ａ以外の層を除去した。
まず、図４（ａ）に示すように、熱酸化法によりＳＯＩ基板全面にＳｉＯ2層８を形成する。ＳｉＯ2層８は、側壁３’部で膜厚が５００ｎｍになるように形成する。
次に、図４（ｂ）に示すように、支持層５ｃ側から研削を行い、支持層５ｃの厚さを薄くする。具体的には、３００μｍ程度の研削を行い、支持層５ｃの厚さを１００μｍにする。
その後、図４（ｃ）に示すように、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いたウェットエッチングで支持層５ｃのシリコンを除去する。この時、ＢＯＸ層５ｂ及びＳｉＯ2層８はＴＭＡＨによりエッチングされないので、支持層５ｃのみを除去することが出来る。シリコンのウェットエッチングのレートは一般的に遅いが、図４（ｂ）のように、研削により支持層５ｃの厚さを薄くしておくことで、ウェットエッチングの処理時間を短縮することができる。
その後、図４（ｄ）に示すように、ＢＯＸ層５ｂ及びマスク層２、ＳｉＯ2層８をバッファードフッ酸（ＢＨＦ）でウェットエッチングして除去し、最後に硫酸と過酸化水素の混合液で洗浄した後、乾燥する。
以上の工程により、スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成したシリコン基板を作製することが出来た。
［荷電粒子線レンズの製造］
次に、作成したシリコン基板を電極として図２に示す荷電粒子線レンズを製造した。
支持体２４，２５として、直径４インチ、厚さ４００μｍのパイレックス（登録商標）ガラスを用いた。支持体２４、２５には、表面に感光性のドライフィルムを貼ってリソグラフィでマスクパターンを形成した後、サンドブラスト加工を行うことで孔２６を形成した。孔２６の大きさは、孔２６の端部と電極２１、２２、２３の孔３を形成する領域の端部が２ｍｍ離れる大きさとした。その後、マスクを剥離し、ウェットエッチングと表面研磨により加工面のマイクロクラックやバリを処理した。
次に、電極２１，２２，２３としての上記シリコン基板と支持体２４，２５をアライメントして十分な位置合わせを行った後、順次、積層、固定した。固定は、耐熱性のあるシリコーン系の接着剤を使って電極２１，２２，２３と支持体２４，２５を外周付近で固定した。
本実施例によれば、スキャロップの凹凸を均一に平坦化して寸法精度の良好な孔を形成したシリコン基板を電極としているため、光学収差が小さい荷電粒子線レンズを実現出来た。
更に、本実施例の荷電粒子線レンズを荷電粒子線露光装置に用いることで、光学収差の小さい結像が実現でき、微細なパターンを露光することが出来る。
＜実施例２＞
図５、図６を用いて、本発明の第二の実施例を説明する。
図５、図６は、本実施例のシリコン基板の加工方法を工程順に示した断面図である。
［マスク層形成工程］
厚さ１００μｍ、直径４インチのシリコン基板を準備し、図５（ａ）に示すように、シリコン基板１の両面にクロム層９を蒸着法により成膜する。クロム層９の膜厚は２００ｎｍとする。
次に、図５（ｂ）に示すように、シリコン基板１の表面側のクロム層９の上に１μｍの膜厚になるようにレジスト材料を塗布してフォトリソグラフィを行い、レジスト材料のマスク層１０を形成する。マスク層１０の開口は、直径５０μｍの円形、ピッチ１００μｍとする。
そして、図５（ｃ）に示すように、マスク層１０をマスクとしてＩＣＰ型のプラズマエッチング装置で反応性イオンエッチングを行い、シリコン基板１の表面側のクロム層９をエッチングする。エッチングガスはＯ2、Ａｒ、Ｃｌ2の混合ガスとする。
その後、図５（ｄ）に示すように、マスク層１０を剥離することによって孔形成工程用のマスク層２が形成される。
［孔形成工程］
続いて、図６（ｅ）に示すように、マスク層２をマスクとしてボッシュプロセスによりシリコン基板１を貫通するように孔３を形成する。条件は実施例１と同様とする。この時、シリコン基板１の裏面側のクロム層９がボッシュプロセスによるエッチングのストップ層となる。
［保護膜除去工程］
次に、図６（ｆ）に示すように、孔３の側壁３’に堆積した保護膜４をハイドロフルオロエーテル系の有機溶剤ＨＦＥ−７２００（住友３Ｍ社製）で除去する。具体的には、ビーカーにＨＦＥ−７２００を満たしてその中にシリコン基板１を浸漬させ、ビーカーを超音波洗浄機内に設置した後、超音波洗浄を行う。その後、シリコン基板１をリンスし、乾燥する。この時、クロム及びシリコンはハイドロフルオロエーテル系の有機溶剤に対して耐性があるので、保護膜４だけを選択的に除去することができ、且つマスク層２をそのまま次の側壁平坦化工程でマスクとして使用することが出来る。
［側壁平坦化工程］
次に、図６（ｇ）に示すように、マスク層２をマスクとして側壁３’を平坦化するドライエッチングを行う。条件は実施例１と同様とする。この時、保護膜除去工程で保護膜４を除去してあるため、側壁３’全域を均一に平坦化することが出来た。また、マスク層２によってシリコン基板１の表面をエッチングすることなく側壁３’のみを選択的にエッチングすることが出来るため、孔３の寸法精度を悪化させることがなかった。
［側壁平坦化工程後の工程］
次に、図６（ｈ）に示すようにマスク層２、シリコン基板１の裏面側のクロム層９を一般的なクロムエッチャントでウェットエッチングして除去する。最後に、硫酸と過酸化水素水の混合液で洗浄した後、乾燥する。
なお、シリコン基板１が薄くて装置内の搬送やハンドリングが難しい工程では、裏面側にサポート基板を貼り付けると良い。
以上の工程により、スキャロップによる側壁の凹凸を均一に平坦化し、寸法精度の良好な孔を形成したシリコン基板を作製することが出来た。
また、実施例１と同様に、本実施例のシリコン基板を荷電粒子線レンズに応用することで、光学収差の良好な荷電粒子線レンズを実現することが出来る。
１：シリコン基板、２、２’：マスク層、３：孔、３’：側壁、４：保護膜、２１，２２，２３：電極、２４，２５：支持体

Claims (7)

  1. シリコン基板上にマスク層を形成するマスク層形成工程と、
    前記マスク層をマスクとして前記シリコン基板の厚さ方向にプラズマエッチングを行うプラズマエッチング工程と、前記プラズマエッチング工程により形成された孔の内壁に保護膜を堆積させるプラズマデポジション工程とを交互に繰り返すことで前記シリコン基板に孔を形成する孔形成工程と、
    前記保護膜を選択的に除去する保護膜除去工程と、
    前記保護膜が除去された前記孔の内壁を選択的にエッチングして前記孔の側壁を平坦化する側壁平坦化工程と、
    を含むことを特徴とするシリコン基板の加工方法。
  2. 前記側壁平坦化工程をドライエッチングで行うことを特徴とする請求項１に記載のシリコン基板の加工方法。
  3. 前記マスク層を前記保護膜除去工程に耐性のある材料で形成し、前記側壁平坦化工程において前記マスク層をマスクとして前記孔の内壁を選択的にエッチングして前記孔の側壁を平坦化することを特徴とする請求項１又は２に記載のシリコン基板の加工方法。
  4. 前記孔形成工程が、前記シリコン基板の一方の面から他方の面に貫通する孔を形成する工程であることを特徴とする請求項１乃至３のいずれか一項に記載のシリコン基板の加工方法。
  5. 前記側壁平坦化工程後に、前記マスク層を除去する工程を有することを特徴とする請求項１乃至４のいずれか一項に記載のシリコン基板の加工方法。
  6. 前記シリコン基板がＳＯＩ基板であり、前記孔形成工程がＳＯＩ基板の活性層に孔を形成する工程であり、前記側壁平坦化工程後に、前記ＳＯＩ基板の活性層以外の層を除去する工程を有することを特徴とする請求項１乃至５のいずれか一項に記載のシリコン基板の加工方法。
  7. 請求項１乃至６のいずれか一項に記載のシリコン基板の加工方法により、シリコン基板の一方の面から他方の面に貫通する孔を有する電極を形成する工程を有することを特徴とする荷電粒子線レンズの製造方法。
JP2012207793A 2012-09-21 2012-09-21 シリコン基板の加工方法及び荷電粒子線レンズの製造方法 Pending JP2014063866A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012207793A JP2014063866A (ja) 2012-09-21 2012-09-21 シリコン基板の加工方法及び荷電粒子線レンズの製造方法
US14/029,447 US20140087562A1 (en) 2012-09-21 2013-09-17 Method for processing silicon substrate and method for producing charged-particle beam lens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207793A JP2014063866A (ja) 2012-09-21 2012-09-21 シリコン基板の加工方法及び荷電粒子線レンズの製造方法

Publications (1)

Publication Number Publication Date
JP2014063866A true JP2014063866A (ja) 2014-04-10

Family

ID=50339251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207793A Pending JP2014063866A (ja) 2012-09-21 2012-09-21 シリコン基板の加工方法及び荷電粒子線レンズの製造方法

Country Status (2)

Country Link
US (1) US20140087562A1 (ja)
JP (1) JP2014063866A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090930A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JP2021034552A (ja) * 2019-08-23 2021-03-01 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
WO2021181768A1 (ja) * 2020-03-10 2021-09-16 パナソニックＩｐマネジメント株式会社 電子部品のクリーニング方法および素子チップの製造方法
JP7478059B2 (ja) 2020-08-05 2024-05-02 株式会社アルバック シリコンのドライエッチング方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887098B2 (en) 2015-06-24 2018-02-06 Toshiba Memory Corporation Method for manufacturing integrated circuit device
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US20230010594A1 (en) * 2021-07-12 2023-01-12 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US20090017576A1 (en) * 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods
TWI479530B (zh) * 2008-10-01 2015-04-01 Mapper Lithography Ip Bv 靜電透鏡結構、靜電透鏡陣列、帶電粒子的子束微影系統以及製造絕緣結構的方法
US8431431B2 (en) * 2011-07-12 2013-04-30 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020090930A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JPWO2020090930A1 (ja) * 2018-10-31 2021-09-30 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JP2021034552A (ja) * 2019-08-23 2021-03-01 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
JP7281741B2 (ja) 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
WO2021181768A1 (ja) * 2020-03-10 2021-09-16 パナソニックＩｐマネジメント株式会社 電子部品のクリーニング方法および素子チップの製造方法
JP7478059B2 (ja) 2020-08-05 2024-05-02 株式会社アルバック シリコンのドライエッチング方法

Also Published As

Publication number Publication date
US20140087562A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP2014063866A (ja) シリコン基板の加工方法及び荷電粒子線レンズの製造方法
CN106829846B (zh) 半导体器件及其制造方法
US10910185B2 (en) Method for the fabrication of electron field emission devices including carbon nanotube electron field emission devices
JP2011165855A (ja) パターン形成方法
US20140190006A1 (en) Method for manufacturing charged particle beam lens
CN106206213B (zh) 一种采用mems工艺制备有机微通道板的方法
JP6568644B2 (ja) メンブレンデバイスの製造方法、メンブレンデバイス、および、ナノポアデバイス
JP2010230982A (ja) スポットサイズ変換素子の作製方法
JP4654811B2 (ja) エッチングマスクおよびドライエッチング方法
CN107425112B (zh) 薄膜声波传感器及其制作方法
WO2015172505A1 (zh) 一种离子注入的方法
TW201401441A (zh) 微結構及其製造方法
TW202320110A (zh) 影響帶電粒子射束的靜電裝置
JP2010256452A (ja) マイクロメカニカル構造体の作製方法
US9348230B2 (en) Method of manufacturing semiconductor device
JP2013058523A (ja) 半導体装置の製造方法
JP2005279923A (ja) 微小電気機械システム
KR101196727B1 (ko) 습식공정으로 제작된 그리드 구조를 포함한 광결정 공진기 및 그 제조방법
JP6059875B2 (ja) 圧電素子の製造方法
US9329203B1 (en) Ultra-sharp nanoprobes and methods
Liu et al. Hard mask free DRIE of crystalline Si nanobarrel with 6.7 nm wall thickness and 50∶ 1 aspect ratio
RU2672033C1 (ru) Способ формирования областей кремния в объеме кремниевой пластины
WO2021134692A1 (zh) 换能器及其制作方法
KR101384725B1 (ko) Ｓｏｉ 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
JP2010183208A (ja) ウエットエッチング方法及び音叉型圧電素子片の加工方法