JP2018190902A - 加工方法 - Google Patents

加工方法 Download PDF

Info

Publication number
JP2018190902A
JP2018190902A JP2017094115A JP2017094115A JP2018190902A JP 2018190902 A JP2018190902 A JP 2018190902A JP 2017094115 A JP2017094115 A JP 2017094115A JP 2017094115 A JP2017094115 A JP 2017094115A JP 2018190902 A JP2018190902 A JP 2018190902A
Authority
JP
Japan
Prior art keywords
workpiece
mask
processing method
cleaning liquid
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017094115A
Other languages
English (en)
Other versions
JP6899252B2 (ja
Inventor
リリ ウェイ フランク
Lili Wei Frank
リリ ウェイ フランク
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
山銅　英之
Hideyuki Sando
英之 山銅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017094115A priority Critical patent/JP6899252B2/ja
Priority to TW107112252A priority patent/TWI744515B/zh
Priority to CN201810409277.8A priority patent/CN108878284B/zh
Priority to US15/974,223 priority patent/US20180330957A1/en
Priority to KR1020180053214A priority patent/KR102461442B1/ko
Publication of JP2018190902A publication Critical patent/JP2018190902A/ja
Application granted granted Critical
Publication of JP6899252B2 publication Critical patent/JP6899252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

【課題】デバイスの実装不良、断線等の加工後の破損を抑制することができる加工方法を提供すること。
【解決手段】加工方法は、被加工物表面のデバイスを覆うとともにストリートを露出させるマスクを準備するマスク準備ステップＳＴ２と、裏面に保持部材が配設された被加工物に対してマスクを介してプラズマ化したＳＦ６を供給して溝を形成し、次いでプラズマ化したＣ４Ｆ８をマスクを介して被加工物に供給して被加工物に被膜を堆積させた後、プラズマ化したＳＦ６をマスクを介して被加工物に供給することで溝底の被膜を除去して溝底の底面をエッチングすることを繰り返すプラズマエッチングステップＳＴ３と、プラズマエッチングステップＳＴ３を実施した後、被加工物を洗浄液で洗浄してプラズマエッチングステップＳＴ３で生成された被膜を除去する異物除去ステップＳＴ４とを備える。
【選択図】図４

Description

本発明は、交差する複数のストリートで区画された各領域にそれぞれデバイスが形成された表面を有し、該デバイスは突起電極を備えた被加工物の加工方法に関する。
シリコンからなる基板やウエーハを分割する方法として、プラズマダイシングが用いられている（例えば、特許文献１及び特許文献２参照）。一方、フリップチップ実装用のデバイスを備えるウエーハやＷＬＣＳＰ（Wafer level Chip Size Package）からなるデバイスを備えるウエーハ等は、球状、ピラー（柱）状、又はピラーの上端部が球状となった等の突起電極が形成されている。
特開２００６−１１４８２５号公報 特許第４０９０４９２号公報
しかしながら、特に、特許文献２に示すボッシュ法を用いたプラズマダイシングを、突起電極が形成されたウエーハに施すと、生成された異物（被膜）が突起電極に堆積してしまう。異物が突起電極に付着したままの状態でデバイスを実装すると、実装不良や断線が発生したり、後に突起電極に異物から腐食が生じて破損するおそれもある。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスの実装不良、断線等の加工後の破損を抑制することができる加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明の加工方法は、交差する複数のストリートで区画された各領域にそれぞれデバイスが形成された表面を有し、該デバイスは突起電極を備えた被加工物の加工方法であって、被加工物表面の該デバイスを覆うとともに該ストリートを露出させるマスクを準備するマスク準備ステップと、表面の該デバイスが該マスクで覆われるとともに裏面に保持部材が配設された被加工物に対して該マスクを介してプラズマ化したＳＦ６を供給して溝を形成し、次いでプラズマ化したＣ４Ｆ８を該マスクを介して被加工物に供給して被加工物に被膜を堆積させた後、プラズマ化したＳＦ６を該マスクを介して被加工物に供給することで該溝底の該被膜を除去して該溝底の底面をエッチングすることを繰り返すプラズマエッチングステップと、該プラズマエッチングステップを実施した後、被加工物を洗浄液で洗浄して該プラズマエッチングステップで生成された該被膜を除去する異物除去ステップと、を備えたことを特徴とする。
前記加工方法おいて、該プラズマエッチングステップを実施する前に、被加工物の裏面に保持部材を配設する保持部材配設ステップを更に備えても良い。
前記加工方法において、該異物除去ステップは、被加工物が洗浄液中に浸漬されて実施されても良い。
前記加工方法において、該保持部材は、基材層と該基材層上に配設された糊層とからなるテープと、該テープの外周縁が貼着された環状フレームと、からなり、該異物除去ステップでは、被加工物は裏面に貼着された該テープと該環状フレームとともに該洗浄液中に浸漬されても良い。
前記加工方法において、該異物除去ステップでは、該洗浄液を常温よりも加熱し、超音波振動を付与して実施しても良い。
本願発明の加工方法は、デバイスの実装不良、断線等の加工後の破損を抑制することができるという効果を奏する。
図１は、実施形態１に係る加工方法の加工対象の被加工物の一例を示す斜視図である。 図２は、図１中のＩＩ部を拡大して示す平面図である。 図３は、図２に示された被加工物の突起電極等の断面図である。 図４は、実施形態１に係る加工方法の流れを示すフローチャートである。 図５は、図４に示された加工方法の保持部材配設ステップ後の被加工物を示す斜視図である。 図６は、図５に示された被加工物及び粘着テープの一部の断面図である。 図７は、図４に示された加工方法のマスク準備ステップを示す側面図である。 図８は、図４に示された加工方法のプラズマエッチングステップで用いられるエッチング装置の構成を示す断面図である。 図９は、図４に示された加工方法のプラズマエッチングステップ後の被加工物の要部の断面図である。 図１０は、図４に示された加工方法の異物除去ステップを示す説明図である。 図１１は、実施形態２に係る加工方法の流れを示すフローチャートである。 図１２は、実施形態３に係る加工方法の流れを示すフローチャートである。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係る加工方法を図面に基づいて説明する。図１は、実施形態１に係る加工方法の加工対象の被加工物の一例を示す斜視図である。図２は、図１中のＩＩ部を拡大して示す平面図である。図３は、図２に示された被加工物の突起電極等の断面図である。
実施形態１に係る加工方法は、図１に示す被加工物２００の加工方法である。実施形態１では、被加工物２００は、シリコン、サファイア、又はガリウムヒ素などを基板とする円板状の半導体ウエーハや光デバイスウエーハである。被加工物２００は、図１に示すように、交差する複数のストリート２０１で区画された各領域にそれぞれデバイス２０２が形成された表面２０３を有する。
デバイス２０２は、図２に示すように、突起電極２０４を備える。また、被加工物２００の基板の表面は、突起電極２０４を除いて、図３に示すように、パッシベーション層２０５が積層されている。パッシベーション層２０５は、パッシベーション膜である。パッシベーション膜は、突起電極２０４を形成する際のマスクとして用いられる。また、パッシベーション膜は、基板の表面に積層されて、デバイス２０２の回路を外部環境から保護し、デバイス２０２の回路を物理的及び化学的に保護する。パッシベーション膜は、例えば、感光性ポリイミドにより構成されている。パッシベーション膜は、プラズマエッチングが困難な膜である。実施形態１において、パッシベーション層２０５は、突起電極２０４を除いて被加工物２００の基板の表面に形成されているが、本発明では、デバイス２０２表面を保護するパッシベーションの役目も果たすべくデバイス２０２全面上に形成されても良い。また、本発明では、突起電極２０４に対応した位置のみに感光性ポリイミドにより構成されたパッシベーション膜が形成されても良く、この場合、デバイス２０２上面は、マスク用ポリイミドと異なる材料で形成されたパッシベーション膜により保護される。
突起電極２０４は、デバイス２０２上に設けられている。実施形態１において、突起電極２０４は、図３に示すように、デバイス２０２上の半田付け電極２０６と、半田付け電極２０６上に設けられた球状のバンプ２０７とを備える。実施形態１において、半田付け電極２０６は、ニッケル又はニッケル合金により構成されたＵＢＭ（Underbump Meta）である。実施形態１において、バンプ２０７は、Ｓｎ−Ａｇ系合金により構成された所謂鉛フリー半田により構成されている。実施形態１において、デバイス２０２は、突起電極２０４を備えた所謂ＷＬＣＳＰ（Wafer level Chip Size Package）である。なお、実施形態１において、突起電極２０４は、球状のバンプ２０７を備えるが、本発明では、柱状に形成されても良い。
図４は、実施形態１に係る加工方法の流れを示すフローチャートである。図５は、図４に示された加工方法の保持部材配設ステップ後の被加工物を示す斜視図である。図６は、図５に示された被加工物及び粘着テープの一部の断面図である。図７は、図４に示された加工方法のマスク準備ステップを示す側面図である。図８は、図４に示された加工方法のプラズマエッチングステップで用いられるエッチング装置の構成を示す断面図である。図９は、図４に示された加工方法のプラズマエッチングステップ後の被加工物の要部の断面図である。図１０は、図４に示された加工方法の異物除去ステップを示す説明図である。
実施形態１に係る加工方法は、被加工物２００をストリート２０１に沿って切断して、個々のデバイス２０２に分割する方法である。加工方法は、図４に示すように、保持部材配設ステップＳＴ１と、マスク準備ステップＳＴ２と、プラズマエッチングステップＳＴ３と、異物除去ステップＳＴ４とを備える。
保持部材配設ステップＳＴ１は、プラズマエッチングステップＳＴ３を実施する前に、被加工物２００の表面２０３の裏側の裏面２０８に保持部材２１０を配設するステップである。実施形態１において、保持部材２１０は、図５に示すように、テープである粘着テープ２１１と、粘着テープ２１１の外周縁が貼着された環状フレーム２１２とからなる。粘着テープ２１１は、図６に示すように、ＰＥＴ（Polyethylene Terephthalate）、ＰＯ（Polyolefin）、又はＰＶＣ（Polyvinyl Chloride）などの合成樹脂により構成された基材層２１３と、基材層２１３上に配設され被加工物２００の裏面２０８に貼着するアクリル系やゴム系の樹脂からなる糊層２１４とからなる。保持部材配設ステップＳＴ１は、図５に示すように、外縁部に環状フレーム２１２が貼着された粘着テープ２１１に被加工物２００の裏面２０８を貼着する。なお、図６は、バンプ２０７即ち突起電極２０４を省略している。
なお、本発明では、保持部材配設ステップＳＴ１において、被加工物２００と同じ大きさのＰＥＴ（Polyethylene Terephthalate）、ＰＯ（Polyolefin）、又はＰＶＣ（Polyvinyl Chloride）などの合成樹脂で構成された保持部材である保護テープを裏面２０８に貼着しても良い。また、本発明では、保持部材配設ステップＳＴ１において、保持部材として、ガラス板、シリコンウエーハ、セラミックス板を被加工物２００の裏面２０８に貼着しても良い。加工方法は、マスク準備ステップＳＴ２に進む。
マスク準備ステップＳＴ２は、被加工物２００表面２０３のデバイス２０２を覆うとともに、ストリート２０１を露出させるマスクを準備するステップである。実施形態１において、マスク準備ステップＳＴ２は、図７に示すように、粘着テープ２１１を介して切削装置１のチャックテーブル２に吸引保持し、環状フレーム２１２をクランプ部３でクランプする。マスク準備ステップＳＴ２は、切削装置１の切削ユニット４をストリート２０１に沿って被加工物２００に対して相対的に移動させながら切削ブレード５をストリート２０１上のパッシベーション層２０５に切り込ませて、ストリート２０１上のパッシベーション層２０５を除去し、ストリート２０１の基板を露出させる。実施形態１において、パッシベーション層２０５は、ストリート２０１上の部分が除去されて、マスクに形成される。
実施形態１において、マスク準備ステップＳＴ２は、ストリート２０１に切削加工を施して、ストリート２０１の基板を露出させているが、本発明では、これに限定されず、ストリート２０１にレーザ光を照射して、アブレーション加工を施して、ストリート２０１上のパッシベーション層２０５を除去し、ストリート２０１の基板を露出させても良い。また、本発明では、前工程において、ストリート２０１上のパッシベーション層２０５が除去されている場合には、マスク準備ステップＳＴ２は、保持部材２１０が貼着された被加工物２００を準備することで、前述したマスクを準備しても良い。加工方法は、プラズマエッチングステップＳＴ３に進む。
プラズマエッチングステップＳＴ３は、表面２０３のデバイス２０２がマスクであるパッシベーション層２０５で覆われるとともに裏面２０８に保持部材である粘着テープ２１１が配設された被加工物２００に対してパッシベーション層２０５を介してプラズマ化したＳＦ６を供給して図９に示す溝２２０をストリート２０１に形成し、次いでプラズマ化したＣ４Ｆ８をパッシベーション層２０５を介して被加工物２００に供給して被加工物２００に被膜を堆積させた後、プラズマ化したＳＦ６をパッシベーション層２０５を介して被加工物２００に供給することで溝２２０底の被膜を除去して溝２２０底の底面をエッチングすることを繰り返すステップである。実施形態１において、プラズマエッチングステップＳＴ３は、ストリート２０１をエッチングにより除去して、被加工物２００を個々のデバイス２０２に分割する。
プラズマエッチングステップＳＴ３は、図８に示すエッチング装置１０を用いて実施する。図８に示すエッチング装置１０は、密閉空間１１を形成するハウジング１２を具備している。このハウジング１２の側壁１３は、被加工物２００を搬出入するための開口１４が設けられている。開口１４の外側には、開口１４を開閉するためのゲート２０が上下方向に移動可能に配設されている。ゲート２０は、シリンダ２１とシリンダ２１から伸縮自在なピストンロッド２２とからなるゲート作動ユニット２３によって上下方向に移動される。また、ハウジング１２の底壁１５には、ガス排出ユニット２４に接続された排気口１６が設けられている。
エッチング装置１０は、密閉空間１１内に下部電極３０と上部電極４０とが対向して配設している。下部電極３０は、導電性の材料によって形成されており、円盤状の被加工物保持部３１と、被加工物保持部３１の下面中央部から突出した円柱状の支持部３２とからなる。下部電極３０は、支持部３２がハウジング１２の底壁１５に形成された孔１７内に挿通され、絶縁体３３を介して底壁１５にシールされた状態で支持されている。下部電極３０は、支持部３２を介して高周波電源５０に電気的に接続されている。
下部電極３０の被加工物保持部３１の上部には、吸着保持部材３４（静電チャック、ＥＳＣ：Electrostatic chuck）が設けられている。吸着保持部材３４は、図示しない電源からプラスの電圧が印加される正極電極３５と、電源からマイナスの電圧が印加される負極電極３６とを備える。下部電極３０は、吸着保持部材３４上に被加工物２００が載置され、正極電極３５にプラスの電圧が印加され、負極電極３６にマイナスの電圧が印加されることにより、電極３５，３６間に発生した静電吸着力によって被加工物２００を吸着保持部材３４上に吸着保持する。
また、下部電極３０の被加工物保持部３１の下部には、冷却通路３７が形成されている。この冷却通路３７の一端は支持部３２に形成された冷媒導入通路３８に連通され、冷却通路３７の他端は支持部３２に形成された冷媒排出通路３９に連通されている。冷媒導入通路３８および冷媒排出通路３９は、冷媒供給ユニット５１に連通されている。下部電極３０は、冷媒供給ユニット５１が作動すると、冷媒であるヘリウムガスが冷媒導入通路３８、冷却通路３７および冷媒排出通路３９を通して循環されて、下部電極３０の異常昇温が防止される。
上部電極４０は、導電性の材料によって形成されており、円盤状のガス噴出部４１と、ガス噴出部４１の上面中央部から突出した円柱状の支持部４２とからなっている。上部電極４０は、ガス噴出部４１が下部電極３０を構成する被加工物保持部３１と対向して配設され、支持部４２がハウジング１２の上壁１８に形成された孔１９内に挿通され、孔１９に装着されたシール部材２５によって上下方向に移動可能に支持されている。支持部４２の上端部は、作動部材２６を介して昇降駆動ユニット２７に連結されている。なお、また、上部電極４０は、高周波電源５０から高周波電力が印加される。
上部電極４０のガス噴出部４１は、下面に開口する噴出口４３を複数設けている。噴出口４３は、ガス噴出部４１に形成された連通路４４および支持部４２に形成された連通路４５を介してＳＦ６ガス供給ユニット５２およびＣ４Ｆ８ガス供給ユニット５３に接続されている。
エッチング装置１０は、上記ゲート作動ユニット２３、ガス排出ユニット２４、高周波電源５０、冷媒供給ユニット５１、昇降駆動ユニット２７、ＳＦ６ガス供給ユニット５２、Ｃ４Ｆ８ガス供給ユニット５３等を制御する制御ユニット６０を備える。制御ユニット６０は、エッチング装置１０の構成要素をそれぞれ制御して、被加工物２００をプラズマエッチングする動作をエッチング装置１０に実施させるものである。なお、制御ユニット６０は、コンピュータである。制御ユニット６０は、ＣＰＵ（Central Processing Unit）のようなマイクロプロセッサを有する演算処理装置と、ＲＯＭ（Read Only Memory）又はＲＡＭ（Random Access Memory）のようなメモリを有する記憶装置と、入出力インターフェース装置とを有する。制御ユニット６０の演算処理装置は、記憶装置に記憶されているコンピュータプログラムに従って演算処理を実施して、エッチング装置１０を制御するための制御信号を入出力インターフェース装置を介してエッチング装置１０の上述した構成要素に出力する。
プラズマエッチングステップＳＴ３では、制御ユニット６０は、ゲート作動ユニット２３を作動してゲート２０を図８中の下方に移動させ、ハウジング１２の開口１４を開ける。次に、図示しない搬出入手段によってマスク準備ステップＳＴ２が実施された被加工物２００を開口１４を通してハウジング１２内の密閉空間１１に搬送し、下部電極３０を構成する被加工物保持部３１の吸着保持部材３４上に粘着テープ２１１を介して被加工物２００の裏面２０８を載置する。このとき、制御ユニット６０は、昇降駆動ユニット２７を作動して上部電極４０を上昇させておく。制御ユニット６０は、電極３５，３６に電力を印加して吸着保持部材３４上に被加工物２００を吸着保持する。
制御ユニット６０は、ゲート作動ユニット２３を作動してゲート２０を上方に移動させ、ハウジング１２の開口１４を閉じる。制御ユニット６０は、昇降駆動ユニット２７を作動して上部電極４０を下降させ、上部電極４０を構成するガス噴出部４１の下面と下部電極３０を構成する被加工物保持部３１に保持された被加工物２００との間の距離をプラズマエッチング処理に適した所定の電極間距離（例えば１０ｍｍ）に位置付ける。
制御ユニット６０は、ガス排出ユニット２４を作動してハウジング１２内の密閉空間１１を真空排気して、密閉空間１１の圧力を２５Ｐａに維持する。制御ユニット６０は、被加工物２００に対してプラズマ化したＳＦ６を供給して溝２２０を形成するエッチングステップと、エッチングステップに次いでプラズマ化したＣ４Ｆ８を被加工物２００に供給して被加工物２００に被膜を堆積させる被膜堆積ステップとを交互に繰り返す。なお、被膜堆積ステップ後のエッチングステップは、溝２２０底の被膜を除去して溝２２０底の底面をエッチングする。このように、プラズマエッチングステップＳＴ３は、所謂ボッシュ法で被加工物２００をプラズマエッチングする。
なお、エッチングステップでは、制御ユニット６０は、ＳＦ６ガス供給ユニット５２を作動しプラズマ発生用のＳＦ６ガスを上部電極４０の複数の噴出口４３から下部電極３０の吸着保持部材３４上に保持された被加工物２００に向けて噴出する。そして、制御ユニット６０は、プラズマ発生用のＳＦ６ガスを供給した状態で、高周波電源５０から上部電極４０にプラズマを作り維持する高周波電力を印加を印加し、高周波電源５０から下部電極３０にイオンを引き込むための高周波電力を印加する。これにより、下部電極３０と上部電極４０との間の空間にＳＦ６ガスからなる等方性を有するプラズマが発生し、このプラズマが被加工物２００に引き込まれて、パッシベーション層２０５から露出したストリート２０１をエッチングして、溝２２０を形成する。
また、被膜堆積ステップでは、制御ユニット６０は、Ｃ４Ｆ８ガス供給ユニット５３を作動しプラズマ発生用のＣ４Ｆ８ガスを上部電極４０の複数の噴出口４３から下部電極３０の吸着保持部材３４上に保持された被加工物２００に向けて噴出する。そして、制御ユニット６０は、プラズマ発生用のＣ４Ｆ８ガスを供給した状態で、高周波電源５０から上部電極４０にプラズマを作り維持する高周波電力を印加を印加し、高周波電源５０から下部電極３０にイオンを引き込むための高周波電力を印加する。これにより、下部電極３０と上部電極４０との間の空間にＣ４Ｆ８ガスからなるプラズマが発生し、このプラズマが被加工物２００に引き込まれて、被加工物２００に被膜を堆積させる。
エッチングステップと被膜堆積ステップとの双方において、制御ユニット６０は、以下の条件でエッチング装置１０の各構成要素を制御する。
密閉空間１１の圧力：２５Ｐａ
高周波電力の周波数：１３．５６ＭＨｚ
吸着保持部材３４の温度：１０℃
冷媒供給ユニット５１が供給するヘリウムガスの圧力：２０００Ｐａ（ゲージ圧）
エッチングステップにおいて、制御ユニット６０は、以下の条件でエッチング装置１０の各構成要素を制御する。
上部電極４０に印加する電力：２５００Ｗ
下部電極３０に印加する電力：１５０Ｗ
上部電極４０から供給するガスの種類：ＳＦ６
上部電極４０から供給するガスの流量：４００ｓｃｃｍ（standard cubic centimeter per minute）
ステップ時間：５秒
被膜堆積ステップにおいて、制御ユニット６０は、以下の条件でエッチング装置１０の各構成要素を制御する。
上部電極４０に印加する電力：２５００Ｗ
下部電極３０に印加する電力：５０Ｗ
上部電極４０から供給するガスの種類：Ｃ４Ｆ８
上部電極４０から供給するガスの流量：４００ｓｃｃｍ（standard cubic centimeter per minute）
ステップ時間：３秒
プラズマエッチングステップＳＴ３では、制御ユニット６０は、溝２２０の深さ即ち被加工物２００の厚さに応じて、エッチングステップと被膜堆積ステップとを繰り返す回数を設定する。実施形態１では、制御ユニット６０は、エッチングステップと被膜堆積ステップとを５０回ずつ繰り返す即ち５０サイクル繰り返すが、本発明では、サイクル数は５０に限定されない。加工方法は、プラズマエッチングステップＳＴ３を終了すると、異物除去ステップＳＴ４に進む。
なお、実施形態１において、プラズマエッチングステップＳＴ３が実施された被加工物２００は、図９に示すように、溝２２０が基板を貫通して、個々のデバイス２０２に分割された状態で粘着テープ２１１に貼着されている。プラズマエッチングステップＳＴ３後のデバイス２０２は、図９に示すように、プラズマエッチングステップＳＴ３において生成された異物であるフルオロカーボン（ＣｘＦｙ）により構成された被膜３００が堆積している。実施形態１において、被膜３００は、溝２２０の切断面、パッシベーション層２０５の表面（特に、バンプ２０７の近傍）、及びバンプ２０７の表面（特に、パッシベーション層２０５の近傍）に付着している。
異物除去ステップＳＴ４は、プラズマエッチングステップＳＴ３を実施した後、被加工物２００を図１０に示す洗浄液１００で洗浄してプラズマエッチングステップＳＴ３で生成された被膜３００を除去するステップである。実施形態１において、異物除去ステップＳＴ４では、プラズマエッチングステップＳＴ３が実施された被加工物２００を粘着テープ２１１に貼着されて環状フレーム２１２に支持された状態でカセット１０１内に複数収容する。
異物除去ステップＳＴ４は、図１０に示すように、複数の被加工物２００を収容したカセット１０１を、常温によりも高温に加熱された洗浄液１００を収容した洗浄槽１０２内に挿入し、被加工物２００が粘着テープ２１１と環状フレーム２１２とともに洗浄液１００中に浸漬されて実施される。また、実施形態１では、異物除去ステップＳＴ４は、洗浄槽１０２に設けられた超音波振動ユニット１０３に交流電源１０４からの電力を印加して、洗浄槽１０２内の洗浄液１００を超音波振動させて、被加工物２００から被膜３００を除去する。こうして、実施形態１において、異物除去ステップＳＴ４では、洗浄液１００を常温よりも加熱し、超音波振動を付与して実施するが、本発明では、超音波振動を付与しなくても良い。
また、実施形態１において、異物除去ステップＳＴ４は、洗浄液１００を４５℃以上でかつ５０℃以下の温度に加熱するが、洗浄液１００の温度は、これに限定されない。また、実施形態１において、異物除去ステップＳＴ４は、超音波振動ユニット１０３に交流電源１０４から２００Ｗの電力を印加して、洗浄液１００に１００ｋＨｚの超音波振動を付与しつつ１０分から１５分洗浄するが、交流電源１０４から印加する電力、洗浄液１００に付与する超音波振動の周波数及び洗浄時間はこれらに限定されない。加工方法は、異物除去ステップＳＴ４後では、被加工物２００を洗浄槽１０２の外に取り出して、被加工物２００を自然乾燥させる。
なお、本発明では、洗浄液１００として、粘着テープ２１１と環状フレーム２１２とを溶解させない（特に、糊層２１４の粘着力を低下させない）液体が望ましく、フッ素系の洗浄液、又は、プラズマエッチングに耐性を有するレジストを除去する際に用いられるレジスト剥離剤を用いることができる。フッ素系洗浄液として、ＨＦＥ（ハイドロフルオロエーテル）を用いることができ、レジスト剥離剤として、有機溶剤ベースのレジスト剥離剤を用いることができる。
また、実施形態１において、異物除去ステップＳＴ４は、複数の被加工物２００を収容したカセット１０１毎洗浄液１００に浸漬させて洗浄する所謂枚葉処理を実施しているが、本発明では、被加工物２００を一枚ずつ洗浄液１００に浸漬させる所謂バッチ処理を実施しても良い。
実施形態１に係る加工方法は、プラズマエッチングステップＳＴ３後に洗浄液１００を用いて異物である被膜３００を除去する異物除去ステップＳＴ４を実施するため、デバイス２０２から被膜３００を除去することができる。その結果、実施形態１に係る加工方法は、デバイス２０２の実装不良、断線等の加工後の破損を抑制することができる。
また、実施形態１に係る加工方法は、保持部材配設ステップＳＴ１において被加工物２００の裏面２０８に保持部材２１０を貼着するので、特に、プラズマエッチングステップＳＴ３後の被加工物２００を保持部材２１０毎搬送でき、被加工物２００を容易に搬送することができる。
また、実施形態１に係る加工方法は、異物除去ステップＳＴ４では洗浄液１００内に被加工物２００を浸漬させる。このために、加工方法は、突起電極２０４のバンプ２０７の下端と被加工物２００の表面２０３との間に堆積した被膜３００を除去することができるとともに、突起電極２０４が円柱状に形成されている場合には、突起電極２０４形成中に電極下端側がえぐれて生じる所謂アンダーカットに堆積した被膜３００を除去することができる。
また、実施形態１に係る加工方法は、保持部材２１０が粘着テープ２１１と環状フレーム２１２とからなるので、特にプラズマエッチングステップＳＴ３後の被加工物２００を環状フレーム２１２毎搬送でき、被加工物２００を容易に搬送することができる。
また、実施形態１に係る加工方法は、異物除去ステップＳＴ４では、洗浄液１００を常温よりも高温に加熱し、洗浄液１００に超音波振動を付与するので、被膜３００に微小な振動が付与された洗浄液１００を衝突させることができ、被膜３００を除去することができる。
また、実施形態１に係る加工方法は、洗浄液１００として、フッ素系の洗浄液特にＨＦＥ（ハイドロフルオロエーテル）を用いた場合、洗浄液１００中に被加工物２００を浸漬させても、種々の種類の粘着テープ２１１の糊層２１４の粘着力を低下させることなく、被膜３００をデバイス２０２から除去することができる。その結果、加工方法は、被加工物２００を脱落させることなく異物除去ステップＳＴ４を実施でき、被加工物２００の搬送性を低下させることなく、被膜３００を除去することができる。
また、実施形態１に係る加工方法は、洗浄液１００として、レジスト剥離剤特に有機溶剤ベースのレジスト剥離剤を用いた場合、洗浄液１００中に被加工物２００を浸漬させても、特定の種類の粘着テープ２１１の糊層２１４の粘着力を低下させることなく、被膜３００をデバイス２０２から除去することができ、デバイス２０２に残存した被膜３００の量を抑制することができる。その結果、加工方法は、被加工物２００を脱落させることなく異物除去ステップＳＴ４を実施でき、被加工物２００の搬送性を低下させることなく、デバイス２０２に残存した被膜３００の量を抑制することができる。
〔実施形態２〕
本発明の実施形態２に係る加工方法を図面に基いて説明する。図１１は、実施形態２に係る加工方法の流れを示すフローチャートである。図１１は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係る加工方法は、加工対象物である被加工物２００にパッシベーション層２０５が形成されていないことと、マスク準備ステップＳＴ２−２が実施形態１の加工方法と異なることと、異物除去ステップＳＴ４を実施した後にマスク除去ステップＳＴ１０を実施すること以外、実施形態１に係る加工方法と同じである。
実施形態２に係る加工方法のマスク準備ステップＳＴ２−２は、ＰＶＡ（ポリビニルアルコール）、又はＰＶＰ（ポリビニルピロリドン）等により構成された水溶性の樹脂を被加工物２００の表面２０３全体に塗布した後、ストリート２０１に切削加工又はレーザ光を照射するアブレーション加工を施して、ストリート２０１を露出させて、マスクを形成する。また、実施形態２において、マスク準備ステップＳＴ２−２は、水溶性の樹脂によりマスクを形成したが、本発明では、硬化するとプラズマ耐性を有する液体であるレジストを被加工物２００の表面２０３全体に塗布し、露光、現像して、ストリート２０１上のレジストを除去してマスクを形成しても良い。なお、レジストを塗布する際には、例えば、被加工物２００を軸心回りに回転する回転テーブルに保持した後、回転テーブルを軸心回りに回転させながら表面２０３にレジストを供給する。
実施形態２に係る加工方法のマスク除去ステップＳＴ１０は、異物除去ステップＳＴ４を実施した後にマスクを除去するステップである。マスク除去ステップＳＴ１０は、マスクが水溶性の樹脂により構成されている場合には、表面に純水などの洗浄水を供給してマスクを除去し、マスクがレジストにより構成されている場合には、アッシングを実施してマスクを除去する。なお、実施形態２において、マスクがレジストにより構成され、異物除去ステップＳＴ４の洗浄液としてレジスト剥離剤を用いる場合には、マスク除去ステップＳＴ１０を実施することなく、異物除去ステップＳＴ４において被膜３００と共にマスクを除去しても良い。
実施形態２に係る加工方法は、実施形態１と同様に、プラズマエッチングステップＳＴ３後に洗浄液１００を用いて異物である被膜３００を除去する異物除去ステップＳＴ４を実施するため、デバイス２０２から被膜３００を除去することができる。その結果、実施形態２に係る加工方法は、デバイス２０２の実装不良、断線等の加工後の破損を抑制することができる。
〔実施形態３〕
本発明の実施形態３に係る加工方法を図面に基いて説明する。図１２は、実施形態３に係る加工方法の流れを示すフローチャートである。図１２は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態３に係る加工方法は、プラズマエッチングステップＳＴ３−３が実施形態１の加工方法と異なることと、プラズマエッチングステップＳＴ３−３を実施した後に裏面研削ステップＳＴ１１を実施してから異物除去ステップＳＴ４を実施すること以外、実施形態１に係る加工方法と同じである。
実施形態３に係る加工方法のプラズマエッチングステップＳＴ３−３は、ストリート２０１に形成される溝２２０により被加工物２００を個々のデバイス２０２に分割することなく、溝２２０の深さをデバイス２０２の仕上げ厚さ以上に形成する。裏面研削ステップＳＴ１１は、被加工物２００の裏面２０８に研削加工を施して、裏面２０８側に溝２２０を露出させて、被加工物２００を個々のデバイス２０２に分割するステップである。
裏面研削ステップＳＴ１１は、被加工物２００の表面２０３に図示しない保護部材を貼着し、裏面２０８から粘着テープ２１１を剥がし、保護部材を介して被加工物２００の表面２０３側を図示しない研削装置のチャックテーブルに吸引保持し、被加工物２００の裏面２０８に研削砥石を当接させて、チャックテーブル及び研削砥石を軸心回りに回転する。裏面研削ステップＳＴ１１は、被加工物２００の裏面２０８に研削加工を施して、被加工物２００を仕上げ厚さまで薄化する。裏面研削ステップＳＴ１１は、被加工物２００を仕上げ厚さまで薄化すると、溝２２０の深さが仕上げ厚さ以上であるために、裏面２０８側に溝２２０が露出して、被加工物２００は、個々のデバイス２０２に分割される。
実施形態３に係る加工方法は、実施形態１と同様に、プラズマエッチングステップＳＴ３−３後に洗浄液１００を用いて異物である被膜３００を除去する異物除去ステップＳＴ４を実施するため、デバイス２０２から被膜３００を除去することができる。その結果、実施形態３に係る加工方法は、デバイス２０２の実装不良、断線等の加工後の破損を抑制することができる。
また、実施形態３に係る加工方法は、プラズマエッチングステップＳＴ３−３後に裏面研削ステップＳＴ１１を実施するので、デバイス２０２の厚さを所望の仕上げ厚さに形成することができる。
次に、本発明の発明者は、前述した実施形態１及び実施形態２の効果を確認した。結果を以下の表１及び表２に示す。
Figure 2018190902
表１は、実施形態１及び実施形態２に係る加工方法の異物除去ステップＳＴ４の効果を確認した結果であり、加工後の特に突起電極２０４の周囲の被膜３００の残存状況を走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を用いてエネルギー分散型Ｘ線分析（Energy dispersive X-ray spectrometry：ＥＤＸ）により確認した結果である。表１中の比較例１は、図４に示す実施形態１に係る加工方法から異物除去ステップＳＴ４を除いた加工方法を実施した。表１中の比較例２は、図１１に示す実施形態２に係る加工方法から異物除去ステップＳＴ４を除いた加工方法を実施した。
また、表１中の本発明品１及び本発明品２は、洗浄液としてフッ素系の洗浄液特にＨＦＥ（ハイドロフルオロエーテル）を用い、本発明品３及び本発明品４は、洗浄液１００として、レジスト剥離剤特に有機溶剤ベースのレジスト剥離剤を用いた。本発明品１及び本発明品３は、実施形態１に係る加工方法を実施し、異物除去ステップＳＴ４において洗浄液１００に超音波振動を付与した。本発明品２及び本発明品４は、実施形態２に係る加工方法を実施し、異物除去ステップＳＴ４において洗浄液１００に超音波振動を付与しなかった。
比較例１及び比較例２は、フッ素を検出したので、被膜３００が堆積していることが明らかとなった。また、本発明品１及び本発明品２は、フッ素を検出できなかったので、被膜３００を除去したことが明らかとなった。また、本発明品３及び本発明品４は、検出したフッ素の量を比較例１及び比較例２よりも抑制できたので、残存した被膜３００の量を抑制できたことが明らかとなった。よって、表１によれば、異物除去ステップＳＴ４を実施し、洗浄液１００としてフッ素系の洗浄液特にＨＦＥ（ハイドロフルオロエーテル）を用いると、被膜３００を除去できることが明らかとなった。また、表１によれば、異物除去ステップＳＴ４を実施し、洗浄液１００としてレジスト剥離剤特に有機溶剤ベースのレジスト剥離剤を用いると、被膜３００の量を抑制できることが明らかとなった。
Figure 2018190902
表２は、実施形態１及び実施形態２に係る加工方法の異物除去ステップＳＴ４中のデバイス２０２の粘着テープ２１１からの脱落を確認した結果であり、粘着テープ２１１として種々の種類の粘着テープからの被加工物２００の脱落を確認した結果である。表２の確認において用いられた粘着テープ２１１は、基材層２１３がＰＥＴ、ＰＯ、又はＰＶＣからなり、糊層２１４がアクリル系やゴム系の樹脂からなり、各種厚みの異なるテープである。
表２中の本発明品５及び本発明品６は、洗浄液としてフッ素系の洗浄液特にＨＦＥ（ハイドロフルオロエーテル）を用い、本発明品７及び本発明品８は、洗浄液１００として、レジスト剥離剤特に有機溶剤ベースのレジスト剥離剤を用いた。本発明品５及び本発明品７は、異物除去ステップＳＴ４において洗浄液１００に超音波振動を付与した。本発明品６及び本発明品８は、異物除去ステップＳＴ４において洗浄液１００に超音波振動を付与しなかった。
本発明品５及び本発明品６は、種々の種類の粘着テープ２１１からデバイス２０２が脱落しなかった。よって、表２によれば、異物除去ステップＳＴ４を実施し、洗浄液１００としてフッ素系の洗浄液特にＨＦＥ（ハイドロフルオロエーテル）を用いると、種々の種類の粘着テープ２１１の糊層２１４の粘着力を低下させることなく、種々の種類の粘着テープ２１１からデバイス２０２を脱落させることなく、被膜３００を除去できることが明らかとなった。
本発明品７及び本発明品８は、特定の種類の粘着テープ２１１からデバイス２０２が脱落しなかった。よって、表２によれば、異物除去ステップＳＴ４を実施し、レジスト剥離剤特に有機溶剤ベースのレジスト剥離剤を用いると、特定の種類の粘着テープ２１１の糊層２１４の粘着力を低下させることなく、特定の種類の粘着テープ２１１からデバイス２０２を脱落させることなく、デバイス２０２に残存した被膜３００の量を抑制することができることが明らかとなった。
また、本発明品５、６、７及び８において、デバイス２０２が脱落しなかったのは、高密度、分子量の高いポリマーからなる粘着テープ２１１である。このために、高密度、分子量の高いポリマーからなる粘着テープ２１１を用いることで、薬品による膨潤を抑えられるために好ましいと考えられることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１００ 洗浄液
２００ 被加工物
２０１ ストリート
２０２ デバイス
２０３ 表面
２０４ 突起電極
２０５ パッシベーション層（マスク）
２０８ 裏面
２１０ 保持部材
２１１ 粘着テープ（テープ）
２１２ 環状フレーム
２１３ 基材層
２１４ 糊層
２２０ 溝
３００ 被膜
ＳＴ１ 保持部材配設ステップ
ＳＴ２ マスク準備ステップ
ＳＴ３ プラズマエッチングステップ
ＳＴ４ 異物除去ステップ

Claims (5)

  1. 交差する複数のストリートで区画された各領域にそれぞれデバイスが形成された表面を有し、該デバイスは突起電極を備えた被加工物の加工方法であって、
    被加工物表面の該デバイスを覆うとともに該ストリートを露出させるマスクを準備するマスク準備ステップと、
    表面の該デバイスが該マスクで覆われるとともに裏面に保持部材が配設された被加工物に対して該マスクを介してプラズマ化したＳＦ６を供給して溝を形成し、次いでプラズマ化したＣ４Ｆ８を該マスクを介して被加工物に供給して被加工物に被膜を堆積させた後、プラズマ化したＳＦ６を該マスクを介して被加工物に供給することで該溝底の該被膜を除去して該溝底の底面をエッチングすることを繰り返すプラズマエッチングステップと、
    該プラズマエッチングステップを実施した後、被加工物を洗浄液で洗浄して該プラズマエッチングステップで生成された該被膜を除去する異物除去ステップと、を備えた加工方法。
  2. 該プラズマエッチングステップを実施する前に、被加工物の裏面に保持部材を配設する保持部材配設ステップを更に備えた、請求項１に記載の加工方法。
  3. 該異物除去ステップは、被加工物が洗浄液中に浸漬されて実施される、請求項１に記載の加工方法。
  4. 該保持部材は、基材層と該基材層上に配設された糊層とからなるテープと、該テープの外周縁が貼着された環状フレームと、からなり、
    該異物除去ステップでは、被加工物は裏面に貼着された該テープと該環状フレームとともに該洗浄液中に浸漬される、請求項３に記載の加工方法。
  5. 該異物除去ステップでは、該洗浄液を常温よりも加熱し、超音波振動を付与して実施する、請求項３に記載の加工方法。
JP2017094115A 2017-05-10 2017-05-10 加工方法 Active JP6899252B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017094115A JP6899252B2 (ja) 2017-05-10 2017-05-10 加工方法
TW107112252A TWI744515B (zh) 2017-05-10 2018-04-10 被加工物的加工方法
CN201810409277.8A CN108878284B (zh) 2017-05-10 2018-05-02 被加工物的加工方法
US15/974,223 US20180330957A1 (en) 2017-05-10 2018-05-08 Workpiece processing method
KR1020180053214A KR102461442B1 (ko) 2017-05-10 2018-05-09 피가공물의 가공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017094115A JP6899252B2 (ja) 2017-05-10 2017-05-10 加工方法

Publications (2)

Publication Number Publication Date
JP2018190902A true JP2018190902A (ja) 2018-11-29
JP6899252B2 JP6899252B2 (ja) 2021-07-07

Family

ID=64096838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017094115A Active JP6899252B2 (ja) 2017-05-10 2017-05-10 加工方法

Country Status (5)

Country Link
US (1) US20180330957A1 (ja)
JP (1) JP6899252B2 (ja)
KR (1) KR102461442B1 (ja)
CN (1) CN108878284B (ja)
TW (1) TWI744515B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283652A (ja) * 2008-05-22 2009-12-03 Asahi Glass Co Ltd 洗浄方法
JP2014082264A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体モジュールの製造方法
JP2014513868A (ja) * 2011-03-14 2014-06-05 プラズマ − サーム、エルエルシー 半導体ウェーハをプラズマ・ダイシングする方法及び装置
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP2015532008A (ja) * 2012-08-27 2015-11-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去
JP2017028170A (ja) * 2015-07-24 2017-02-02 株式会社ディスコ ウエーハの加工方法
JP2017504190A (ja) * 2013-12-06 2017-02-02 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド 表面上の残渣を除去するための洗浄用製剤

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP3679871B2 (ja) * 1996-09-04 2005-08-03 株式会社荏原製作所 ポリッシング装置及び搬送ロボット
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
JP2002208563A (ja) * 2001-01-09 2002-07-26 Ebara Corp 被加工物の加工装置及び加工方法
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP3958080B2 (ja) * 2002-03-18 2007-08-15 東京エレクトロン株式会社 プラズマ処理装置内の被洗浄部材の洗浄方法
US20040058551A1 (en) * 2002-09-23 2004-03-25 Meagley Robert P. Fluorous cleaning solution for lithographic processing
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7531047B1 (en) * 2007-12-12 2009-05-12 Lexmark International, Inc. Method of removing residue from a substrate after a DRIE process
US20090212014A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method and system for performing multiple treatments in a dual-chamber batch processing system
WO2009142281A1 (ja) * 2008-05-22 2009-11-26 旭硝子株式会社 フッ素化合物による洗浄方法
JP5048587B2 (ja) * 2008-05-22 2012-10-17 エヌ・ティ・ティ・アドバンステクノロジ株式会社 フッ素化合物による洗浄方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
US8863763B1 (en) * 2009-05-27 2014-10-21 WD Media, LLC Sonication cleaning with a particle counter
US8404056B1 (en) * 2009-05-27 2013-03-26 WD Media, LLC Process control for a sonication cleaning tank
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
JP6061527B2 (ja) * 2012-07-13 2017-01-18 東京応化工業株式会社 非水系洗浄剤及びケイ素基板のエッチング加工方法
JP2014063866A (ja) * 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
KR20160011666A (ko) * 2013-09-19 2016-02-01 가부시키가이샤 제이올레드 유기 발광 소자의 제조 방법 및 표시 장치의 제조 방법
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
US11075118B2 (en) * 2016-06-22 2021-07-27 Semiconductor Components Industries, Llc Semiconductor die singulation methods
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283652A (ja) * 2008-05-22 2009-12-03 Asahi Glass Co Ltd 洗浄方法
JP2014513868A (ja) * 2011-03-14 2014-06-05 プラズマ − サーム、エルエルシー 半導体ウェーハをプラズマ・ダイシングする方法及び装置
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
JP2015532008A (ja) * 2012-08-27 2015-11-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去
JP2014082264A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体モジュールの製造方法
JP2017504190A (ja) * 2013-12-06 2017-02-02 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド 表面上の残渣を除去するための洗浄用製剤
JP2017028170A (ja) * 2015-07-24 2017-02-02 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN108878284A (zh) 2018-11-23
TWI744515B (zh) 2021-11-01
CN108878284B (zh) 2024-02-20
KR102461442B1 (ko) 2022-10-31
TW201901798A (zh) 2019-01-01
KR20180123982A (ko) 2018-11-20
US20180330957A1 (en) 2018-11-15
JP6899252B2 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
US9379015B2 (en) Wafer processing method
US11164783B2 (en) Manufacturing method of semiconductor device with metal film
US10354919B2 (en) Wafer dividing method
CN108231676B (zh) 晶片的加工方法
TW201643957A (zh) 晶圓的分割方法
JP6770858B2 (ja) 分割方法
US10991622B2 (en) Wafer processing method
US11133186B2 (en) Processing method of workpiece
CN115547929A (zh) 芯片的制造方法
TWI780318B (zh) 晶圓的加工方法
TWI783139B (zh) 晶圓的加工方法
JP7401183B2 (ja) ウェーハの加工方法
JP6899252B2 (ja) 加工方法
JP7442927B2 (ja) チップの製造方法
JP2019102481A (ja) 被加工物の加工方法
JP7104559B2 (ja) 被加工物の加工方法
JP7292803B2 (ja) ウェーハの加工方法
TWI842762B (zh) 附金屬膜之半導體器件的製造方法
JP2019096812A (ja) 被加工物の加工方法
JP7104558B2 (ja) 被加工物の加工方法
JP7128064B2 (ja) 被加工物の加工方法
JP2023038555A (ja) 基板の分割方法
TW202414548A (zh) 器件晶圓之加工方法
JP2024048066A (ja) デバイスウェーハの加工方法
JP2020088159A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6899252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150