JP2006295066A - 半導体チップの製造方法及び半導体チップ - Google Patents
半導体チップの製造方法及び半導体チップ Download PDFInfo
- Publication number
- JP2006295066A JP2006295066A JP2005117221A JP2005117221A JP2006295066A JP 2006295066 A JP2006295066 A JP 2006295066A JP 2005117221 A JP2005117221 A JP 2005117221A JP 2005117221 A JP2005117221 A JP 2005117221A JP 2006295066 A JP2006295066 A JP 2006295066A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- etching
- plasma
- semiconductor
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 490
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 98
- 238000005530 etching Methods 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims abstract description 143
- 238000001020 plasma etching Methods 0.000 claims abstract description 54
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 85
- 230000001681 protective effect Effects 0.000 claims description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 49
- 239000000203 mixture Substances 0.000 claims description 34
- 229920001721 polyimide Polymers 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 238000004380 ashing Methods 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 208
- 235000012431 wafers Nutrition 0.000 description 190
- 239000007789 gas Substances 0.000 description 170
- 238000010586 diagram Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 238000005452 bending Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000002156 mixing Methods 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000004886 process control Methods 0.000 description 12
- 238000001816 cooling Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000002826 coolant Substances 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000007664 blowing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- UJMWVICAENGCRF-UHFFFAOYSA-N oxygen difluoride Chemical compound FOF UJMWVICAENGCRF-UHFFFAOYSA-N 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 第1の面における分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、その後、プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行う製造方法において、いずれかのタイミングにおいて上記半導体ウェハに対して等方性エッチングを行う。
【選択図】 図7
Description
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させる絶縁膜露呈工程と、
当該絶縁膜露呈工程の後、プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを行うことで、上記各々の素子形成領域において、上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行う角部除去工程と、
当該角部除去工程の後、当該露呈された絶縁膜を除去して、上記各々の素子形成領域を個々の上記半導体チップに分割する絶縁膜除去工程とを含み、
上記絶縁膜露呈工程、上記角部除去工程、又は上記絶縁膜除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法を提供する。
当該異方性エッチングを継続して行うことで、上記角部除去工程を行い、
上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行い、
その後、上記絶縁膜除去工程を行う第1態様又は第2態様に記載の半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第1態様から第7態様のいずれか1つに記載の半導体チップの製造方法を提供する。
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させる絶縁膜露呈工程と、
当該絶縁膜露呈工程の後、プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを行うことで、上記各々の素子形成領域において上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割する角部及び絶縁膜除去工程とを含み、
上記絶縁膜露呈工程、又は上記角部及び絶縁膜除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法を提供する。
当該異方性エッチングを継続して行うことで、上記角部及び絶縁膜除去工程を行い、
上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行う第9態様又は第10態様に記載の半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第9態様から第14態様のいずれか1つに記載の半導体チップの製造方法を提供する。
上記第1の面に絶縁性を有する保護シートが貼り付けられ、当該第1の面とは反対側の面である第2の面に上記分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個々の半導体チップとして分割する保護シート露呈工程と、
当該保護シート露呈工程の後、プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記プラズマエッチングを行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行う角部除去工程とを含み、
上記保護シート露呈工程、又は上記角部除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法を提供する。
当該異方性エッチングを継続して行うことで、上記角部除去工程を行い、
その後、上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行う第16態様又は第17態様に記載の半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第16態様から第20態様のいずれか1つに記載の半導体チップの製造方法を提供する。
当該方形状における全ての稜線が除去されていることを特徴とする半導体チップを提供する。
当該第1の面と平行にその反対側に配置された第2の面と、
上記第1の面及び上記第2の面の周囲に配置され、当該第1の面の端部と第2の面の端部とを接続する接続面とを備える半導体チップであって、
上記第1の面及び上記第2の面における上記それぞれの端部に稜線が形成されないように、上記接続面が湾曲凸面部を有することを特徴とする半導体チップを提供する。
(プラズマ処理装置の構成)
本発明の第1の実施形態にかかる半導体チップの製造方法において半導体ウェハの分割に用いられるプラズマ処理装置101の構成を模式的に示す模式構成図を図1に示す。なお、図1は、プラズマ処理装置101の縦断面を示す模式構成図である。このプラズマ処理装置101は、複数の半導体素子が回路形成面(第1の面)に形成された半導体ウェハを、半導体素子を含む半導体チップの個片に分割することで、それぞれの半導体チップを製造する装置である。
次にこのような構成を有するプラズマ処理装置101における制御系の構成について、図4に示す制御系のブロック図を用いて以下に説明する。
次に、このような構成を有するプラズマ処理装置101を用いて行われる半導体チップの製造方法およびこの半導体チップの製造方法の過程において実行される半導体ウェハの分割方法(プラズマダイシング処理)について、以下に説明する。また、半導体ウェハの分割方法おける一連の手順を示すフローチャートを図7に示し、さらに、半導体チップの製造方法における一連の処理内容を説明するための模式説明図を図8(A)〜(C)、図9(A)〜(C)、図10(A)〜(C)、及び図11(A)、(B)に示し、これらの図面を主に参照しながら以下に説明を行う。
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第2の実施形態にかかる半導体チップの製造方法について、図16(A)〜(C)、図17(A)〜(C)、図18(A)〜(C)、及び図19(A)、(B)に示す模式説明図を用いて以下に説明する。
上述においては、表面保護膜として形成されるポリイミド膜146を分割領域R2に配置される絶縁膜として用いるような場合について説明したが、本第2実施形態はこのような場合についてのみに限定されるものではない。このような場合に代えて、例えば、表面保護膜として窒化シリコン(Si3N4)により形成された窒化シリコン膜が用いられるような場合であってもよい。このように窒化シリコン膜が用いられる場合について、本第2実施形態の変形例にかかる半導体チップの製造方法として以下に説明する。また、当該説明にあたって、半導体チップの製造方法に手順を示すフローチャートを図20に示すとともに、ノッチ形成工程及び窒化シリコン膜(絶縁膜)の除去工程が同時に行われている状態を示す模式説明図を図21に示す。
次に、本発明の第3の実施形態にかかる半導体チップの製造方法について、図22に示す手順のフローチャートと、図23(A)〜(C)、図24(A)〜(C)、図25(A)、(B)、及び図26(A)、(B)に示す模式説明図を用いて以下に説明する。本第3実施形態の半導体チップの製造方法においては、上記第1実施形態及び上記第2実施形態とは異なり、絶縁性を有する保護シートを、分割領域R2に配置される絶縁膜として用いて、ノッチ形成等を行うものである。なお、以降においては、この異なる点についてのみ説明を行うものとする。また、本第3実施形態に半導体チップの製造方法は、上記第1実施形態において用いられたプラズマ処理装置101において行うことができる。従って、プラズマ処理装置101の構成等の説明については省略するものとする。
2 処理室
3 下部電極
4 上部電極
5A、5B、5C 絶縁部材
6 半導体ウェハ
6a 回路形成面
6b マスク配置面
8 真空ポンプ
17 高周波電源部
18 静電吸着用DC電源部
19 ガス混合部
20A、20B、20C、20D 第1〜第4のガス供給部
21 ガス流量調整部
22A、22B、22C、22D 第1〜第4の開閉バルブ
23A、23B、23C、23D 第1〜第4の流量制御バルブ
28 圧力センサ
30 保護シート
33 制御装置
35 シリコン酸化膜(絶縁膜)
36 イオン
40 半導体チップ
40a R部(回路形成面側)
40b R部(マスク配置面側)
41 エッチング底部
42 ノッチ
43 接続端子
44 半導体素子
81 プラズマ処理条件
82 動作プログラム
91 プロセス制御部
92 記憶部
95 処理時間計測部
101 プラズマ処理装置
Claims (25)
- 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させる絶縁膜露呈工程と、
当該絶縁膜露呈工程の後、プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを行うことで、上記各々の素子形成領域において、上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行う角部除去工程と、
当該角部除去工程の後、当該露呈された絶縁膜を除去して、上記各々の素子形成領域を個々の上記半導体チップに分割する絶縁膜除去工程とを含み、
上記絶縁膜露呈工程、上記角部除去工程、又は上記絶縁膜除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法。 - 上記等方性プラズマエッチングの実施により、上記半導体ウェハ又は上記それぞれの半導体チップにおける上記各々の素子形成領域において、上記第2の面側に配置された上記マスクに接する角部を除去する請求項1に記載の半導体チップの製造方法。
- 上記半導体ウェハに対し、異方性プラズマエッチングを実施することで、上記絶縁膜露呈工程を行い、
当該異方性エッチングを継続して行うことで、上記角部除去工程を行い、
上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行い、
その後、上記絶縁膜除去工程を行う請求項1又は2に記載の半導体チップの製造方法。 - 上記異方性エッチングと上記等方性エッチングとの切り替えは、プラズマ発生用ガスの圧力、ガス組成、高周波出力、又は放電周波数の中の一のパラメータ又は複数のパラメータの組み合わせにより決定される上記異方性エッチング用のプラズマ条件と上記等方性エッチング用のプラズマ条件を切り替えることにより行う請求項3に記載の半導体チップの製造方法。
- 上記絶縁膜は、上記半導体ウェハの上記第1の面において酸化シリコン(SiO2)により形成された膜である請求項1から4のいずれか1つに記載の半導体チップの製造方法。
- 上記絶縁膜は、上記半導体ウェハの上記第1の面において形成された上記それぞれの半導体素子の表面を保護するようにポリイミド(PI)により形成された表面保護膜である請求項1から4のいずれか1つに記載の半導体チップの製造方法。
- 上記絶縁膜除去工程の実施後、当該半導体ウェハの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行う請求項1から6のいずれか1つに記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項1から7のいずれか1つに記載の半導体チップの製造方法。 - 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させる絶縁膜露呈工程と、
当該絶縁膜露呈工程の後、プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを行うことで、上記各々の素子形成領域において上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割する角部及び絶縁膜除去工程とを含み、
上記絶縁膜露呈工程、又は上記角部及び絶縁膜除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法。 - 上記等方性プラズマエッチングの実施により、上記半導体ウェハ又は上記それぞれの半導体チップにおける上記各々の素子形成領域において、上記第2の面側に配置された上記マスクに接する角部を除去する請求項9に記載の半導体チップの製造方法。
- 上記半導体ウェハに対し、異方性プラズマエッチングを実施することで、上記絶縁膜露呈工程を行い、
当該異方性エッチングを継続して行うことで、上記角部及び絶縁膜除去工程を行い、
上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行う請求項9又は10に記載の半導体チップの製造方法。 - 上記異方性エッチングと上記等方性エッチングとの切り替えは、プラズマ発生用ガスの圧力、ガス組成、高周波出力、又は放電周波数の中の一のパラメータ又は複数のパラメータの組み合わせにより決定される上記異方性エッチング用のプラズマ条件と上記等方性エッチング用のプラズマ条件を切り替えることにより行う請求項11に記載の半導体チップの製造方法。
- 上記絶縁膜は、上記半導体ウェハの上記第1の面において形成された上記それぞれの半導体素子の表面を保護するように窒化シリコン(Si3N4)により形成された表面保護膜である請求項9から12のいずれか1つに記載の半導体チップの製造方法。
- 上記等方性エッチングの実施による上記マスクに接する角部の除去を行った後、当該半導体ウェハの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行う請求項9から13のいずれか1つに記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項9から14のいずれか1つに記載の半導体チップの製造方法。 - 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面に絶縁性を有する保護シートが貼り付けられ、当該第1の面とは反対側の面である第2の面に上記分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個々の半導体チップとして分割する保護シート露呈工程と、
当該保護シート露呈工程の後、プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記プラズマエッチングを行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行う角部除去工程とを含み、
上記保護シート露呈工程、又は上記角部除去工程の実施前あるいは実施後のいずれかのタイミングにおいて、上記マスクが配置された状態の上記半導体ウェハ若しくは上記個々の半導体チップに対して、等方性プラズマエッチングを実施することを特徴とする半導体チップの製造方法。 - 上記等方性プラズマエッチングの実施により、上記半導体ウェハ又は上記それぞれの半導体チップにおける上記各々の素子形成領域において、上記第2の面側に配置された上記マスクに接する角部を除去する請求項16に記載の半導体チップの製造方法。
- 上記半導体ウェハに対し、異方性プラズマエッチングを実施することで、上記保護シート露呈工程を行い、
当該異方性エッチングを継続して行うことで、上記角部除去工程を行い、
その後、上記異方性エッチングから上記等方性エッチングに切り替えて、当該等方性エッチングを実施することにより上記マスクに接する角部の除去を行う請求項16又は17に記載の半導体チップの製造方法。 - 上記異方性エッチングと上記等方性エッチングとの切り替えは、プラズマ発生用ガスの圧力、ガス組成、高周波出力、又は放電周波数の中の一のパラメータ又は複数のパラメータの組み合わせにより決定される上記異方性エッチング用のプラズマ条件と上記等方性エッチング用のプラズマ条件を切り替えることにより行う請求項18に記載の半導体チップの製造方法。
- 上記等方性エッチングの実施による上記マスクに接する角部の除去を行った後、上記半導体ウェハの上記第1の面より上記絶縁性保護シートを剥離して除去する請求項16から19のいずれか1つに記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項16から20のいずれか1つに記載の半導体チップの製造方法。 - 複数の半導体素子が形成された半導体ウェハを当該半導体素子の個片に分割して得られる略方形状を有する半導体チップであって、
当該方形状における全ての稜線が除去されていることを特徴とする半導体チップ。 - 上記方形状における上記それぞれの稜線に相当する部分において、湾曲凸面部が形成されている請求項21に記載の半導体チップ。
- 半導体素子が形成された第1の面と、
当該第1の面と平行にその反対側に配置された第2の面と、
上記第1の面及び上記第2の面の周囲に配置され、当該第1の面の端部と第2の面の端部とを接続する接続面とを備える半導体チップであって、
上記第1の面及び上記第2の面における上記それぞれの端部に稜線が形成されないように、上記接続面が湾曲凸面部を有することを特徴とする半導体チップ。 - 上記接続面が上記湾曲凸面部により構成される請求項24に記載の半導体チップ。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117221A JP4275095B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
AT06731932T ATE514185T1 (de) | 2005-04-14 | 2006-04-11 | Herstellungsverfahren für halbleiterchips |
PCT/JP2006/307996 WO2006112423A1 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips, and semiconductor chip |
US11/918,432 US8012805B2 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips, and semiconductor chip |
EP06731932A EP1875497B1 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips |
CNB2006800124366A CN100511642C (zh) | 2005-04-14 | 2006-04-11 | 半导体芯片的制造方法和半导体芯片 |
KR1020077023264A KR101153616B1 (ko) | 2005-04-14 | 2006-04-11 | 반도체 칩의 제조 방법 및 반도체 칩 |
TW095113173A TW200723394A (en) | 2005-04-14 | 2006-04-13 | Manufacturing method for semiconductor chips, and semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117221A JP4275095B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006295066A true JP2006295066A (ja) | 2006-10-26 |
JP2006295066A5 JP2006295066A5 (ja) | 2007-04-12 |
JP4275095B2 JP4275095B2 (ja) | 2009-06-10 |
Family
ID=36601160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005117221A Active JP4275095B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8012805B2 (ja) |
EP (1) | EP1875497B1 (ja) |
JP (1) | JP4275095B2 (ja) |
KR (1) | KR101153616B1 (ja) |
CN (1) | CN100511642C (ja) |
TW (1) | TW200723394A (ja) |
WO (1) | WO2006112423A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529258A (ja) * | 2005-01-24 | 2008-07-31 | 松下電器産業株式会社 | 半導体チップの製造方法 |
US8623703B2 (en) | 2011-01-13 | 2014-01-07 | Seiko Epson Corporation | Silicon device and silicon device manufacturing method |
JP2014060366A (ja) * | 2012-09-19 | 2014-04-03 | Panasonic Corp | プラズマダイシング方法及びプラズマダイシング装置 |
JP5862819B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法およびエッチング条件の設計方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US7781310B2 (en) | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8012857B2 (en) * | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
CA2672584A1 (en) * | 2009-07-17 | 2011-01-17 | Murray J. Burke | Compression apparatus and method |
US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
US9165833B2 (en) | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US20110175209A1 (en) * | 2010-01-18 | 2011-07-21 | Seddon Michael J | Method of forming an em protected semiconductor die |
TWI505343B (zh) * | 2010-01-18 | 2015-10-21 | Semiconductor Components Ind | 半導體晶片分割方法 |
US8378458B2 (en) * | 2010-03-22 | 2013-02-19 | Advanced Micro Devices, Inc. | Semiconductor chip with a rounded corner |
US8802545B2 (en) | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
US8723314B2 (en) | 2012-02-29 | 2014-05-13 | Advanced Micro Devices, Inc. | Semiconductor workpiece with backside metallization and methods of dicing the same |
JP2014045138A (ja) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | トレンチ形成方法及び半導体装置の製造方法 |
US9553021B2 (en) * | 2012-09-03 | 2017-01-24 | Infineon Technologies Ag | Method for processing a wafer and method for dicing a wafer |
US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
US9728518B2 (en) | 2014-04-01 | 2017-08-08 | Ati Technologies Ulc | Interconnect etch with polymer layer edge protection |
US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
JP6524419B2 (ja) * | 2016-02-04 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
JP6524562B2 (ja) * | 2017-02-23 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップおよびその製造方法 |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
KR102498148B1 (ko) * | 2018-09-20 | 2023-02-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
GB201917988D0 (en) * | 2019-12-09 | 2020-01-22 | Spts Technologies Ltd | A semiconductor wafer dicing process |
CN113321180B (zh) * | 2021-05-31 | 2023-05-16 | 成都海威华芯科技有限公司 | 一种mems滤波器制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0215652A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6448153B2 (en) * | 1996-10-29 | 2002-09-10 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
JP4387007B2 (ja) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
JP2002100707A (ja) | 2000-09-22 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP3966168B2 (ja) * | 2002-11-20 | 2007-08-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3991872B2 (ja) | 2003-01-23 | 2007-10-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP4275096B2 (ja) * | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4288252B2 (ja) * | 2005-04-19 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
-
2005
- 2005-04-14 JP JP2005117221A patent/JP4275095B2/ja active Active
-
2006
- 2006-04-11 WO PCT/JP2006/307996 patent/WO2006112423A1/en active Application Filing
- 2006-04-11 KR KR1020077023264A patent/KR101153616B1/ko not_active IP Right Cessation
- 2006-04-11 US US11/918,432 patent/US8012805B2/en active Active
- 2006-04-11 CN CNB2006800124366A patent/CN100511642C/zh active Active
- 2006-04-11 EP EP06731932A patent/EP1875497B1/en not_active Not-in-force
- 2006-04-13 TW TW095113173A patent/TW200723394A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529258A (ja) * | 2005-01-24 | 2008-07-31 | 松下電器産業株式会社 | 半導体チップの製造方法 |
US8623703B2 (en) | 2011-01-13 | 2014-01-07 | Seiko Epson Corporation | Silicon device and silicon device manufacturing method |
JP2014060366A (ja) * | 2012-09-19 | 2014-04-03 | Panasonic Corp | プラズマダイシング方法及びプラズマダイシング装置 |
JP5862819B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法およびエッチング条件の設計方法 |
JP2016058710A (ja) * | 2014-09-08 | 2016-04-21 | 富士ゼロックス株式会社 | 半導体片の製造方法およびエッチング条件の設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090057838A1 (en) | 2009-03-05 |
CN101160652A (zh) | 2008-04-09 |
US8012805B2 (en) | 2011-09-06 |
EP1875497A1 (en) | 2008-01-09 |
KR20080009077A (ko) | 2008-01-24 |
EP1875497B1 (en) | 2011-06-22 |
TW200723394A (en) | 2007-06-16 |
WO2006112423A1 (en) | 2006-10-26 |
KR101153616B1 (ko) | 2012-06-18 |
JP4275095B2 (ja) | 2009-06-10 |
CN100511642C (zh) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275095B2 (ja) | 半導体チップの製造方法 | |
JP4275096B2 (ja) | 半導体チップの製造方法 | |
JP4288252B2 (ja) | 半導体チップの製造方法 | |
JP4546483B2 (ja) | 半導体チップの製造方法 | |
JP3991872B2 (ja) | 半導体装置の製造方法 | |
US9177823B2 (en) | Plasma etching method and plasma etching apparatus | |
JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
KR102037542B1 (ko) | 기판 배치대 및 플라즈마 처리 장치 | |
JPWO2012133585A1 (ja) | プラズマエッチング装置及びプラズマエッチング方法 | |
EP1118115A1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
KR101295889B1 (ko) | 반도체 장치의 제조 방법 | |
JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 | |
JP2006066663A (ja) | 半導体パッケージ部品 | |
JP2006222154A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4275095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |