JP2016058710A - 半導体片の製造方法およびエッチング条件の設計方法 - Google Patents

半導体片の製造方法およびエッチング条件の設計方法 Download PDF

Info

Publication number
JP2016058710A
JP2016058710A JP2015106148A JP2015106148A JP2016058710A JP 2016058710 A JP2016058710 A JP 2016058710A JP 2015106148 A JP2015106148 A JP 2015106148A JP 2015106148 A JP2015106148 A JP 2015106148A JP 2016058710 A JP2016058710 A JP 2016058710A
Authority
JP
Japan
Prior art keywords
groove
groove portion
substrate
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015106148A
Other languages
English (en)
Other versions
JP5862819B1 (ja
Inventor
健一 大野
Kenichi Ono
健一 大野
英之 生駒
Hideyuki Ikoma
英之 生駒
祥午 駒形
Shogo Komagata
祥午 駒形
道昭 村田
Michiaki Murata
道昭 村田
勤 大塚
Tsutomu Otsuka
勤 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2015106148A priority Critical patent/JP5862819B1/ja
Priority to US14/820,038 priority patent/US9997363B2/en
Application granted granted Critical
Publication of JP5862819B1 publication Critical patent/JP5862819B1/ja
Publication of JP2016058710A publication Critical patent/JP2016058710A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供する。
【解決手段】複数の発光素子１００が形成された半導体基板Ｗの表面の切断領域に、異方性ドライエッチングで表面側の微細溝１４０を形成した後、基板裏面からバックグラインドにより基板を薄化させ、複数の半導体素子を半導体片に個片化する。微細溝１４０の形成途中で、微細溝１４０が、第１の溝部分と、当該第１の溝部分の下方に位置し、第１の溝部分の幅Ｓａよりも広い幅Ｓｂを有する第２の溝部分とを有するように、異方性ドライエッチングのエッチング条件を変更する工程を有する。
【選択図】図２

Description

本発明は、半導体片の製造方法、半導体片を含む回路基板および電子装置、並びにエッチング条件の設計方法に関する。
半導体ウエハの裏面側に太いダイシングソーで溝を形成し、半導体ウエハの表面側に細いダイシングソーで溝を形成することで、１枚の半導体ウエハから取得できるチップ数を向上させる方法が知られている（特許文献１）。また、ウエハの表面に化学的なエッチングにより一定の深さの溝を形成し、当該溝と対応するようにウエハの裏面からダイシングブレードにより溝を形成することにより半導体チップの切り出しを行う方法が提案されている（特許文献２、特許文献３）。さらに回路形成面のコーナーのチッピングやクラックを防止するため、チップの側面の回路形成面寄りの部分を垂直にし、裏面寄りの部分を裏面に近づくにつれてチップサイズが小さくなるように傾斜させる構造が提案されている（特許文献４）。
特開平４−１０５５４号公報 特開昭６１−２６７３４３号公報 米国特許第７８９７４８５号公報 特開２００９−１３５３４８号公報
一枚の基板から取得できる半導体片の数を増やすための方法として、基板の表面からエッチングで表面側の溝を形成し、基板の裏面から表面側の溝に達するまで基板を薄化することで複数の半導体片に個片化する方法を採用することが考えられる。
この方法の場合、表面側の溝を形成するエッチングとしては、微細な溝を形成しやすい異方性ドライエッチングを採用することが考えられる。しかしながら、異方性ドライエッチングで形成される溝は一般的に垂直な溝形状となるため、個片化した後の半導体片は、表面の面積と裏面側の面積が同一となり、半導体片を実装する際の接着剤のはみ出し分だけ実装面積が増えるなどの課題があった。
そこで、本発明においては、基板の表面から異方性ドライエッチングで溝を形成し、基板の裏面から基板を薄化することで複数の半導体片に個片化する方法において、個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供することを目的とする。
請求項１は、基板の表面から、異方性ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記異方性ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、を備える半導体片の製造方法。
請求項２は、前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を停止して前記第２の溝部分を形成する、請求項１に記載の半導体片の製造方法。
請求項３は、前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を、前記第１の流量よりも少ない第２の流量に変更して前記第２の溝部分を形成する、請求項１に記載の半導体片の製造方法。
請求項４は、前記異方性ドライエッチングは、エッチングガスに含まれるエッチング用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記エッチング用のガスの流量を、前記第１の流量よりも多い第２の流量に変更して前記第２の溝部分を形成する、請求項１ないし請求項３のいずれかに記載の半導体片の製造方法。
請求項５は、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、前記表面から溝の幅が徐々に狭くなる形状を有し、前記第２の溝部分は、溝の幅が徐々に広がる形状を有する、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
請求項６は、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、基板の表面から裏面に向けて幅が広くなる部分を有さず、前記第２の溝部分は、前記第１の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
請求項７は、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、請求項５または請求項６に記載の半導体片の製造方法。
請求項８は、前記第１の溝部分は、前記基板を薄化する工程後において、前記粘着層が前記第２の溝部分に進入していない深さを有する、請求項５ないし請求項７のいずれかに記載の半導体片の製造方法。
請求項９は、基板の表面側から第１の異方性ドライエッチングで第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に第２の溝部分を形成する工程であって、前記第１の異方性ドライエッチングで当該第２の溝部分を形成するよりも広い幅の溝が形成できる第２の異方性ドライエッチングにエッチング条件を切り替えて当該第２の溝部分を形成する工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、を備える半導体片の製造方法。
請求項１０は、基板の表面から、ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項１１は、前記エッチング条件の変更を３段階以上行うことで、前記第１の溝部分と前記第２の溝部分との間に角部を有さない前記表面側の溝を形成する、請求項１０に記載の半導体片の製造方法。
請求項１２は、請求項１ないし１１いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１３は、請求項１２に記載の回路基板を実装する電子装置。
請求項１４は、請求項１に記載の半導体片の製造方法に使用するエッチング条件の設計方法であって、前記第２の溝部分を等方性ドライエッチングで形成した場合に、前記第１の溝部分の入口部分において前記第１の溝部分の形成時に形成された保護膜に穴が空くときは、量産時に使用する前記第２の溝部分を形成するエッチング条件として、前記第２の溝部分を形成する際の保護膜形成用のガスを完全に停止せずに、当該ガスの流量を第１の溝部分の形成時よりも低下させるエッチング条件を選択するエッチング条件の設計方法。
請求項１及び９によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合であっても、半導体片の裏面側の面積が表面側の面積よりも小さい半導体片を製造できる。
請求項２によれば、第２の溝部分を形成する際に保護膜形成用のガスの流量を停止しない場合よりも、裏面側の面積が小さい半導体片を製造しやすくなる。
請求項３によれば、第２の溝部分を形成する際に保護膜形成用のガスの流量を停止する場合よりも、表面側の溝の入口部分において、意図しない半導体層がエッチングされることを抑制しやすくなる。
請求項４によれば、第２の溝部分を形成する際に、エッチングガスに含まれるエッチング用のガスの流量を変更しない場合よりも、半導体片の裏面側の面積が小さい半導体片を製造しやすくなる。
請求項５によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合において、第１の溝部分を一定の幅で形成する場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項６によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合において、第１の溝部分を基板の表面から徐々に幅が広がる形状のみで形成される場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項７及び１０によれば、第１の溝部分と第２の溝部分との間に角部を有する表面側の溝と比較し、粘着層の残存を抑制できる。
請求項８によれば、前記粘着層が前記第２の溝部分に進入する深さを有する場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項９によれば、単一の異方性ドライエッチングのみで表面側の溝を形成する場合と比較し、半導体片の裏面側の面積が小さい半導体片を製造できる。
請求項１１によれば、前記エッチング条件の変更を２段階で行う場合と比較し、第１の溝部分と第２の溝部分との間の側壁の角度変化がなだらかとなる。
請求項１４によれば、表面側の溝の入口部分において、意図しない半導体層がエッチングされることを抑制しやすくなる。
本発明の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。 本発明の第１の実施例に係る半導体チップの概略斜視図である。 半導体チップが垂直形状であるときのプリント配線基板への接着を説明する図である。 本実施例による半導体チップのプリント配線基板への接着と垂直形状の半導体チップのプリント配線基板への接着とを対比して説明する図である。 本発明の実施例による微細溝の典型的な構成を示す断面図である。 本発明の他の実施例による半導体チップの概略斜視図である。 本発明の他の実施例による微細溝の構成を示す断面図である。 バックグラインド工程において粘着層が微細溝内に進入する様子を説明する図である。 ダイシング用テープを基板表面から剥離するときの粘着層の残存を説明する断面図である。 本発明の実施例による微細溝を形成する第１の製造方法のフローを示す図である。 本発明の実施例による第１の製造方法によりフラスコ形状の微細溝の製造工程の概略断面図である。
本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。一例として、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。１つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに１つの半導体片は、そのような１つまたは複数の発光素子を駆動する駆動回路を包含することもできる。また、基板は、例えば、シリコン、ＳｉＣ、化合物半導体、サファイア等で構成される基板であることができるが、これらに限定されず、少なくとも半導体を含む基板（以下、総称して半導体基板という）であれば他の材料の基板であってもよい。一例としては、面発光型半導体レーザーや発光ダイオード等の発光素子が形成される、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体基板である。
以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参照して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。
図１は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（Ｓ１００）、レジストパターンを形成する工程（Ｓ１０２）、半導体基板の表面に微細溝を形成する工程（Ｓ１０４）、レジストパターンを剥離する工程（Ｓ１０６）、半導体基板を反転し、基板表面にダイシング用テープを貼付ける工程（Ｓ１０８）、機械加工等により裏面研削し半導体基板を薄化する工程（Ｓ１１０）、ダイシング用テープに紫外線（ＵＶ）を照射し、半導体基板の裏面にエキスパンド用テープを貼付ける工程（Ｓ１１２）、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する工程（Ｓ１１４）、半導体片（半導体チップ）をコレットによりピッキングし、プリント回路基板等に半導体チップをダイマウントする工程（Ｓ１１６）を含む。図２（Ａ）ないし（Ｄ）、および図３（Ｅ）ないし（Ｊ）に示す半導体基板の断面図は、それぞれステップＳ１００ないしＳ１１６の各工程に対応している。
発光素子を形成する工程（Ｓ１００）では、図２（Ａ）に示すように、ＧａＡｓ等の半導体基板Ｗの表面に、複数の発光素子１００が形成される。発光素子１００は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子１００として１つの領域を示しているが、１つの発光素子１００は、個片化された１つの半導体片に含まれる素子を例示しており、１つの発光素子１００の領域には、１つの発光素子のみならず、複数の発光素子やその他の回路素子が含まれ得ることに留意すべきである。また、説明を分かり易くするために発光素子１００を基板表面から突出するように強調して示しているが、発光素子１００は、基板表面とほぼ同一面に形成されるものであってもよい。
図４は、発光素子の形成工程が完了したときの半導体基板Ｗの一例を示す平面図である。ここには、便宜上、中央部分の発光素子１００のみが例示されている。半導体基板Ｗの表面には、複数の発光素子１００が行列方向にアレイ状に形成されている。１つの発光素子１００の平面的な領域は、概ね矩形状であり、各発光素子１００は、一定間隔Ｓを有するスクライブライン等で規定される切断領域１２０によって格子状に離間されている。
発光素子の形成が完了すると、次に、半導体基板Ｗの表面にレジストパターンが形成される（Ｓ１０２）。図２（Ｂ）に示すように、レジストパターン１３０は、半導体基板Ｗの表面のスクライブライン等で規定される切断領域１２０が露出されるように加工される。レジストパターン１３０の加工は、フォトリソ工程によって行われる。
次に、半導体基板Ｗの表面に微細な溝が形成される（Ｓ１０４）。図２（Ｃ）に示すように、レジストパターン１３０をマスクに用い、半導体基板Ｗの表面に一定の深さの微細な溝（以下、便宜上、微細溝または表面側の溝という）１４０が形成される。このような微細溝は、異方性ドライエッチングにより形成でき、例えば、異方性プラズマエッチング（リアクティブイオンエッチング）により形成される。本実施例の微細溝１４０は、基板表面側の幅よりも基板裏面側の幅が大きくなるような形状を有し、その一例が図２（Ｄ）に拡大して示されている。この微細溝１４０は、基板表面側の幅Ｓａよりも基板裏面側の幅Ｓｂが大きく（Ｓｂ＞Ｓａ）、その側面が直線状に傾斜した逆メサ形状を有する。微細溝１４０のその他の形状、および製造方法の詳細は後述する。
微細溝１４０は、厚みの薄いダイシングブレードで形成するよりも、異方性ドライエッチングを用いることで、微細溝の幅が狭くかつ深く形成され、さらにダイシングブレードを使用したときよりも微細溝周辺の発光素子１００に振動や応力等が影響するのが抑制される。微細溝１４０の基板表面側の幅Ｓａは、レジストパターン１３０に形成された開口の幅とほぼ等しく、幅Ｓａは、例えば、数μｍから十数μｍである。また、その深さは、例えば、約１０μｍから１００μｍ程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝１４０を一般的なダイシングブレードによって形成した場合には、切断領域１２０の間隔Ｓが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として４０ないし６０μｍ程度と大きくなる。一方、微細溝１４０を半導体プロセスで形成した場合には、溝幅自体が狭いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くなる。言い換えれば、切断領域１２０の間隔Ｓが小さくなるため、発光素子をウエハ上に高密度に配置すれば半導体片の取得数が増加する。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。
次に、レジストパターンを剥離する（Ｓ１０６）。図２（Ｄ）に示すように、レジストパターン１３０を半導体基板の表面から剥離すると、表面には切断領域１２０に沿って形成された微細溝１４０が露出される。
次に、半導体基板Ｗを反転し、基板表面に紫外線硬化型のダイシング用テープを貼り付ける（Ｓ１０８）。図３（Ｅ）に示すように、発光素子側に粘着層を有するダイシング用テープ１６０が貼り付けられ、基板表面が保護される。
次に、基板裏面がバックグラインド（機械加工）により研削され、基板が薄化される（Ｓ１１０）。バックグラインドによる薄化は、図３（Ｆ）に示すように、微細溝１４０が露出されるまで行われる。バックグラインドは、例えば、回転する砥石１７０を水平ないし垂直方向に移動することで基板が一定の厚さになる。基板の薄化工程は、バックグランドに加えて、ＣＭＰ（Chemical Mechanical Polishing）により行うものであってもよい。
次に、半導体基板Ｗを反転し、基板表面に貼付されたダイシング用テープ１６０へ紫外線（ＵＶ）を照射し、また基板裏面にエキスパンド用テープを貼り付ける（Ｓ１１２）。図３（Ｇ）に示すようにダイシング用テープ１６０に紫外線１８０が照射され、その粘着層が硬化され、他方、半導体基板の裏面にエキスパンド用テープ１９０が貼り付けられる。紫外線１８０の照射と、エキスパンド用テープ１９０の貼り付けの順序は、どちらが先に行われてもよい。
次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（Ｓ１１４）。図３（Ｈ）に示すように、ダイシング用テープ１６０が半導体基板の表面から剥離される。また、エキスパンド用テープ１９０は、基材に伸縮性を有し、ダイシング後に個片化した半導体片のピックアップが容易になるようにテープを伸ばし、発光素子の間隔を拡張する。
エキスパンド用テープ１９０に紫外線２００が照射され、その粘着層が硬化された後、個片化された半導体片のピッキングおよびダイマウントを行う（Ｓ１１６）。図３（Ｉ）、（Ｊ）に示すように、エキスパンド用テープ１９０からコレットによりピッキングされた半導体片２１０が、はんだ等の導電性ペーストなどを用いた接着剤２２０を介して回路基板２３０上に接着される。
次に、本実施例の工程により個片化された半導体チップの実装（ダイマウント）について説明する。図５は、図２、３に示す逆メサ形状の微細溝の形成により個片化された半導体チップの模式的な斜視図である。半導体チップ２１０は、矩形状の表面３００と、矩形状の裏面３１０と、表面３００および裏面３１０を連結する４つの側面３２０とを含む、概ね六面体から構成される。４つの側面３２０は、微細溝１４０を形成したときのエッチング面であり、裏面３１０は、バックグラインドされた研削面である。微細溝１４０が、図２（Ｄ）に示すように、基板表面側の幅Ｓａから基板裏面側の幅Ｓｂに向けて一様に直線状に傾斜する側面であるとき、半導体チップ２１０の側面３２０は、表面３００から裏面３１０に向けてサイズが小さくなるように直線状に傾斜する。すなわち、表面３００の面積は、幅Ｘａ×幅Ｙａであり、裏面３１０の面積は、幅Ｘｂ×幅Ｙｂであり（Ｘａ＞Ｘｂ、Ｙａ＞Ｙｂ）、表面３００よりも裏面３１０の面積が小さい。
次に、半導体チップの回路基板への実装について説明する。先ず始めに、比較例として、側面が垂直形状の略直方体状の半導体チップの実装について説明する。図６（Ａ）は、回路基板へ実装された半導体チップの模式的な側面図、図６（Ｂ）は、その上面図である。直方体状の半導体チップ１０は、表面１２と、裏面１６と、これらの間を接続する４つの側面１４とを含んで構成される。この半導体チップ１０は、本実施例の半導体チップ２１０と異なり、側面１４は表面１２および裏面１６と直交する。すなわち、表面１２の面積と裏面１６の面積とはほぼ等しい。
半導体チップ１０の裏面１６は、回路基板２０の表面に塗布された接着剤２２によって接着される。回路基板２０への実装時、半導体チップ１０には回路基板２０に向けて一定の力で印加されるため、粘性のある接着剤２２の一部が裏面１６を超えて側方にはみ出す。このときの接着剤２２が半導体チップの側面から垂直方向へはみ出した距離をはみ出し距離ｄとすると、半導体チップ１０の表面実装に要する実際の平面専有面積は、裏面１６の大きさではなく、接着剤２２のはみ出し距離ｄを考慮した大きさとなる。すなわち、平面占有面積は、はみ出し距離ｄの分だけ大きくなる。コスト低減のためにチップサイズを小さくすることが望まれるが、チップサイズを小さくしても接着剤２２によるはみ出し距離ｄが大きければ、平面専有面積を減少することができず、チップサイズの縮小による効果を十分に享受することができない。例えば、回路基板上に、複数の半導体チップを直線状または千鳥状に配列するような装置では、平面占有面積が減少されなければ、その装置の小型化、薄型化を十分に図ることができない。
図７（Ａ）、（Ｂ）は、図６に示す垂直形状の半導体チップ１０を実装したときの側面図および正面図、図７（Ｃ）、（Ｄ）は、図５に示す逆メサ形状の半導体チップ２１０を実装したときの側面図および正面図である。垂直形状の半導体チップ１０を実装したときの平面専有面積は、図７（Ａ）、（Ｂ）に示すように、半導体チップ１０の表面または裏面の面積に、はみ出し距離ｄを加えた面積となる。これに対し、本実施例の半導体チップ２１０を回路基板２３０上に実装したとき、裏面３１０から接着剤２２０が四方にはみ出すが、表面３００から裏面３１０に向けて側面３２０が内側に傾斜するため、真上から半導体チップ２１０を見たとき、はみ出した接着剤２２０は側面３２０の傾斜の影に隠れる。すなわち、半導体チップ２１０の裏面３１０から接着剤２２０がはみ出しても、側面３２０が傾斜しているため、接着剤２２０のはみ出し距離ｄがそのまま平面占有面積を増加させない。言い換えれば、半導体チップ２１０の平面占有面積は、面積の大きい表面３００が支配的であるが、仮に、はみ出し距離ｄが生じたとしても、表面３００と裏面３１０間の幅の差Ｘａ−Ｘｂ、Ｙａ−Ｙｂによってはみ出し距離ｄが緩和されることになる。もし、表面３００と裏面３１０の幅の差分Ｘａ−Ｘｂ、Ｙａ−Ｙｂが、はみ出し距離ｄよりも大きければ、平面専有面積は、はみ出し距離ｄの影響を全く受けないことになる。さらに裏面３１０の底角θが鈍角になると、接着剤２２０と側面３２０との接合面積が増加するため、はみ出し距離ｄが、垂直形状の半導体チップ１０を実装するときよりも小さくなるという効果もある。
次に、本実施例に適用され得る微細溝の種々の構成例について説明する。本実施例による微細溝１４０は、その底部の幅が基板表面と平行な方向に拡張されるように加工されるものであり、その典型的な微細溝の構成例を図８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。図８（Ａ）に示す微細溝５００は、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の球面状の側面及び裏面を有する第２の溝部分５２０とを有する。第２の溝部分５２０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の内径であり、Ｓａ２＞Ｓａ１の関係にある。図の例では、第２の溝部分５２０の中心近傍において、幅Ｓａ２が最大となる。
図８（Ｂ）に示す微細溝５００Ａは、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２のほぼ直線状の側面を有する矩形状の第２の溝部分５３０とを有する。第２の溝部分５３０は、図８（Ａ）に示す第２の溝部分５２０の球面状の側面及び裏面を直線状に変化させたものであり、第２の溝部分５３０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、ほぼ一定である（Ｓａ２＞Ｓａ１）。なお、ここに示す第２の溝部分の形状は例示であって、第２の溝部分の形状は、第１の溝部分の幅Ｓａ１よりも大きな幅をもつ形状であれば良く、例えば、図８（Ａ）に示す第２の溝部分５２０と、図８（Ｂ）に示す第２の溝部分５３０の中間の形状、すなわち第２の溝部分が楕円状であってもよい。更に言い換えれば、第２の溝部分は、第１の溝部分との境界部の溝の幅（Ｄ１の深さでの溝の幅）よりも広い幅の空間を有する形状であればよい。
図８（Ｃ）に示す微細溝５００Ｂは、深さＤ１のほぼ均一な幅Ｓａ１を形成する側面を有する第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の逆テーパ状の第２の溝部分５４０とを有する。第２の溝部分５４０の側面は、底部に向けて幅が徐々に大きくなるように傾斜されている。第２の溝部分５４０の幅Ｓａ２は、基板表面と水平な方向の対向する側面間の距離であり、当該距離は、第２の溝部分５４０の最下部近傍（下端近傍）で最大となる。なお、図８（Ｃ）においては、第２の溝部分５４０の側面の傾斜角度と異なる角度であれば、第１の溝部分５１０側面が底部に向けて幅が徐々に大きくなるように傾斜していてもよい。
図８（Ｄ）に示す微細溝５００Ｃは、基板表面の開口幅Ｓａ１から最下部近傍の幅Ｓａ２まで、徐々に幅が大きくなる形状を有している。つまり、深さＤ２を有する逆テーパ状の溝から構成され、微細溝５００Ｃは、図８（Ｃ）に示す第１の溝部分５１０の深さＤ１を限りなく小さくしたものである。図５に示す半導体チップ２１０は、図８（Ｄ）の微細溝５００Ｄが形成されたときに個片化されたものである。なお、図８（Ｄ）の形状は、図８（Ａ）ないし図８（Ｃ）の形状のように、第１の溝部分と第２の溝部分の境界で側面の角度が変わる形状ではないが、溝全体の上部と下部を比較すると、下部の方が溝幅が広くなっている形状であり、第１の溝部分（上部）と第１の溝部分よりも広い幅の第２の溝部分（下部）を有している。
図８（Ａ）ないし（Ｃ）に示すように、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０を有する形状は、図８（Ｄ）に示すような完全な逆メサ形状よりも、半導体チップのコーナー部のチッピングやクラックを抑制しやすい。図９は、図８（Ｃ）に示す微細溝５００Ｂが形成されたときに個片化された半導体チップ２１０Ａの斜視図である。同図に示すように、半導体チップ２１０Ａの表面３００には、表面３００から垂直に延在する側面３２０Ａが形成される。この側面３２０Ａは、第１の溝部分５１０に対応する。図５に示すように、側面３２０が表面３００から鋭角に延在する場合、その境界部分のチッピングやクラックが生じ易くなるが、図９に示すような側面３２０Ａによりチッピングやクラッキングが抑制される。
次に、バックグラインドによる基板の薄化工程について説明する。バックグラインドにおいて、基板裏面が研削され、基板は、微細溝１４０が貫通する厚さに加工される。基板の厚さは、図８（Ａ）ないし（Ｄ）に示される微細溝の形状に応じて、半導体チップの裏面の面積が最適化されるように選択されることが望ましい。図８（Ａ）に示すような微細溝５００が形成されたとき、バックグラインドによる研削は、基板の厚さが、少なくとも、第２の溝部分５２０の深さＤ２の半分を超え、かつ第１の溝部分５１０に到達しない範囲に制御される。深さＤ２／２のとき、半導体チップの裏面の面積が最小になる。図８（Ｂ）に示すような微細溝５００Ａが形成されたとき、基板の厚さが第２の溝部分５３０の深さＤ２の範囲内に収まるように、研削が制御される。この範囲内であれば、半導体チップの裏面の面積は一定である。図８（Ｃ）、（Ｄ）に示すような微細溝５００Ｂ、５００Ｃが形成されたとき、基板の厚さが第２の溝部分５４０、５５０の深さＤ２の範囲内に収まるように、研削が制御される。基板の厚さが第２の溝部分５４０、５５０の底部近傍であるとき、半導体チップの裏面が最小になる。
次に、ダイシング用テープを剥離する際に発生するダイシング用テープの粘着層の残存の抑制に効果的な微細溝について説明する。微細溝の第１の溝部分の形状は、図８（Ｄ）のような基板表面から裏面に向けて幅が徐々に広くなる形状（逆テーパ形状）よりも、図８（Ａ）ないし図８（Ｃ）に示すような垂直形状の溝の方が粘着層が残存しにくい。これは、逆テーパ形状は、溝内に入り込んだ粘着層に紫外線があたりにくい形状であるため、粘着層が硬化しずらく、また、硬化したとしても、剥離の際に、溝内に入り込んだ粘着層の根元部分に垂直形状の場合も応力がかかり易く、ちぎれやすいためである。更には、第１の溝部分の形状は、図８（Ａ）ないし図８（Ｃ）の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）が粘着層が残存しにくい。図１０（Ａ）に、第１の溝部分が順テーパ形状であり、第２の溝部分が逆テーパ形状の微細溝の例を示す。同図に示すように、微細溝５００Ｄは、図８（Ｃ）に示す垂直形状の第１の溝部分を逆テーパ形状の溝部分５６０に変更したものである。微細溝５００Ｄは、基板表面の開口幅Ｓａ１から深さＤ１の幅Ｓａ３まで順方向に傾斜した対向する側面を有し、幅Ｓａ３から底部の幅Ｓａ２まで逆方向に傾斜した対向する側面を有する。図１０（Ａ）おいては、Ｓａ２＞Ｓａ１＞Ｓａ３の関係にあるが、Ｓａ１とＳａ３の関係については、いずれが大きくてもよい。
次に、ダイシング用テープを剥離する際の粘着層の残存について図１１、図１２を参照して説明する。ここで、基板表面には、幅Ｓａ１が均一となるような直線状の側面を有する垂直形状の微細溝３０が形成されているものとする。図１１に示すように、バックグラインドの工程中、砥石１７０の回転や、砥石１７０と半導体基板Ｗの相対的な移動などにより、微細溝３０の内壁を介して振動Ｂおよび切削圧力Ｐが粘着層１６４に印加される。切削圧力Ｐにより半導体基板ＷがＹ方向に押圧されると、粘性のある粘着層１６４が流動して微細溝３０内に入り込む。また、振動Ｂが微細溝３０の近傍に伝達されることで、粘着層１６４の流動を助長する。
砥石１７０による研削が終了すると、基板裏面にエキスパンド用テープ１９０が貼り付けられ、ダイシング用テープ１６０には紫外線１８０が照射される。紫外線が照射された粘着層１６４は硬化し、その粘着力が失われ、図１２に示すように、ダイシング用テープ１６０が基板表面から剥離される。一方、エキスパンド用テープ１９０は、テープ基材１９２と、その上に積層された粘着層１９４とを含み、切断された半導体片を粘着層１９４によって保持している。
ここで、微細溝３０内に入り込んだ粘着層１６４ａは、その一部が十分に紫外線によって照射されず、未硬化になりやすい。未硬化の粘着層１６４は、粘着性を有しているため、粘着層１６４が基板表面から剥離されるとき、未硬化の粘着層１６４ａが切れ、粘着層１６４ａが微細溝３０内に残存したり、あるいは基板表面に再付着して残存し得る。また、仮に硬化した状態であっても、粘着層１６４ａは狭い微細溝に深く侵入しているため、剥離する際の応力によりちぎれて残存し得る。もし、残存した粘着層１６４ｂが発光素子の表面に再付着されてしまうと、発光素子の光量に低下をきたし、発光素子が不良品とされ、歩留まりが低下することになる。また、発光素子以外の半導体チップであっても、粘着層１６４ｂが残存することでチップの外観検査等で不良と判定されるなど、その他の悪影響が想定される。このため、ダイシング用テープの剥離時に、粘着層１６４ａ、１６４ｂが基板表面に残存することは好ましいものではない。
このようなダイシング用テープの剥離の際に粘着層が残存することを抑制するには、微細溝の第１の溝部分の形状は、図１０（Ａ）に示すように、基板表面から裏面に向けて幅が徐々に狭くなる順テーパ形状であることが望ましい。順テーパ形状の方が、垂直形状（図８（Ａ）ないし（Ｃ））や、逆メサ形状（図８（Ｄ））よりも、紫外線が照射され易く、硬化された粘着層が微細溝から抜け易いためである。但し、第１の溝部分が垂直形状や逆メサ形状である微細溝を用いることを排除するものではない。微細溝内への粘着層の残存は、微細溝の幅の大きさ、微細溝のピッチ、粘着層の粘性などの条件によって左右されるものであり、第１の溝部分が垂直形状や逆メサ形状であっても、実用上、粘着層の残存の問題が生じないようであれば、これらの形状を有する微細溝であってもよいことは当然である。
次に、図１０（Ａ）の溝形状よりも粘着層の残存により効果的な形状について説明する。図１０（Ｂ）は、図１０（Ａ）の溝形状よりも粘着層の残存により効果的な形状の一例である。図１０（Ｂ）では、順テーパ形状と逆テーパ形状との間に図１０（Ａ）のような角部を有さず、順テーパ形状から逆テーパ形状に向けて、溝の側壁の角度が徐々に変化している。このような形状によれば、粘着層が、逆テーパ形状の深さまで侵入したとしても、剥離の際に角部によるひっかかりがないため、図１０（Ａ）の溝形状よりも粘着層が残存しにくい。このような溝形状は、後述する通り、異方性ドライエッチングのエッチング強度を急激には替えずに、角部が生じない範囲の強度差で変化させることで形成される。また、図８（Ｃ）のような形状においても、垂直形状と逆テーパ形状との間に角部を有さず、垂直形状から逆テーパ形状に向けて、溝の側壁の角度が徐々に変化するようにしてもよい。このような形状によれば、粘着層が、逆テーパ形状の深さまで侵入したとしても、剥離の際に角部によるひっかかりがないため、図８（Ｃ）の溝形状よりも粘着層が残存しにくくなる。
また、図８（Ａ）ないし（Ｄ）に示す微細溝５００、５００Ａ、５００Ｂ、５００Ｃ、図１０（Ａ）、（Ｂ）に示す微細溝５００Ｄは、基板と直交する中心線に関して線対称に構成されても、線対称に構成されなくてもよい。また、図８（Ａ）〜（Ｄ）、図１０（Ａ）、（Ｂ）は、微細溝の特徴を分かり易く説明するために直線または曲面により描かれたものであり、実際に形成される微細溝の側面には、段差または凹凸が含まれてもよく、コーナーは必ずしも厳密に角形状にはならず、曲面で形成されうることに留意すべきである。また、図８（Ａ）〜（Ｄ）、図１０（Ａ）、（Ｂ）は、あくまで微細溝の一例をしての形状を示したものであり、第１の溝部分と連通する下方に、第１の幅よりも大きい幅を有する第２の溝部分が形成される形状であれば他の形状であってもよい。例えば、図１０（Ａ）、（Ｂ）の形状においては、深さＤ１の順テーパ形状と深さＤ２の逆メサ形状との間に、基板表面に対して略垂直な側面を有する溝部分が含まれていてもよい。その他として、図８（Ａ）〜（Ｄ）、図１０（Ａ）、（Ｂ）に示すそれぞれの形状を組み合わせた形状や、組み合わせた後に更に変形させた形状であってもよい。また、図８（Ａ）〜（Ｄ）、図１０（Ａ）、（Ｂ）に示す順テーパ形状や逆メサ形状の角度もあくまで一例であり、基板面に垂直な面に対して傾斜を有すればよく、その傾斜の程度は問わない。
次に、本実施例の微細溝の製造方法について説明する。図１３は、本実施例の微細溝を製造するための第１の製造方法を示すフローである。図８（Ａ）ないし（Ｄ）、図１０（Ａ）、（Ｂ）に示されるような微細溝は、幅Ｓａ１を有する第１の溝部分を第１のエッチングにより形成する工程（Ｓ１５０）、次に、第１の溝部分の下方に幅Ｓａ１よりも広い幅Ｓａ２を有する第２の溝部分を第２のエッチングにより形成する工程（Ｓ１６０）を含む。ここで、第２のエッチングは第１のエッチングよりも側壁方向へのエッチング強度が強いエッチングを用いる。一例として、第１のエッチングとして異方性ドライエッチングを、第２のエッチングとして等方性ドライエッチングを使用する場合の例を説明する。
図１４は、図８（Ａ）に示す微細溝５００の製造工程を説明する概略断面図である。ＧａＡｓ基板Ｗの表面に、フォトレジスト７００が形成される。フォトレジストは、例えば、粘性１００ｃｐｉのｉ線レジストであり、約８μｍの厚さに塗布される。公知のフォトリソ工程、例えばｉ線ステッパー、ＴＭＡＨ２．３８％の現像液を用いて、フォトレジスト７００に開口７１０が形成される。この開口７１０の幅は、第１の溝部分の幅Ｓａ１を規定する。
フォトレジスト７００をエッチングマスクに用い、異方性ドライエッチングにより基板表面に第１の溝部分５１０を形成する。例えば、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝２０sccm、エッチング時間２０分である。公知のようにＣＦ系のガスを添加することで、エッチングと同時に側壁に保護膜７２０が形成される。反応ガスのプラズマによりラジカル、イオンが生成される。溝の側壁はラジカルのみでアタックされるが、保護膜７２０があるためエッチングされない。一方、底部は垂直入射したイオンにより保護膜が除去され、除去された部分がラジカルによりエッチングされる。このため、異方性エッチングが達成される。
次に、エッチング条件を変更することで、等方性エッチングが行われる。一例として、ここでは、側壁保護膜７２０を形成する役割のＣ４Ｆ８の供給を停止する。誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、エッチング時間１０分である。Ｃ４Ｆ８の供給が停止されたことで、側壁保護膜７２０が形成されなくなるため、第１の溝部分５１０の底部において等方性エッチングが達成される。これにより、第１の溝部分５１０の下方に第２の溝部分５２０が形成される。第２の溝部分５２０は、第１の溝部分５１０の幅Ｓａ１からさらに横及び下方向に広がった球面状の側面及び裏面を有する。なお、上記のエッチング条件は一例であり、微細溝の幅、深さ、形状等に応じてエッチング条件が適宜変更され得る。
なお、図８（Ｃ）のような形状は、第２の溝部分を形成する際に、側壁方向へのエッチング強度を図８（Ａ）の第２の溝部分を形成する場合よりも弱めればよい。側壁方向へのエッチング強度は、エッチング装置の出力やエッチングガスなどのエッチング条件を変えることで変更可能であり、具体的には、例えば、側壁保護用のガスであるＣ４Ｆ８の供給を完全に停止せずに、第１の溝部分を形成する際の流量よりも減したり、エッチング用のガスであるＣｌ２などの流量を増やしたり、または、これらを組み合わせればよい。言い換えると、第１の溝部分の形成時及び第２の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えることで形成すればよい。そして、このような流量の設定を、第１の溝部分を形成する前に予め設定しておけば、第１の溝部分及び第２の溝部分が一連の連続したエッチング工程にて形成される。なお、粘着層の残存を抑制するために、第１の溝部分を、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）に形成する場合は、そのような形状になるように、Ｃ４Ｆ８やＣｌ２の流量やエッチング装置の出力を適正化したり、流量を切り替えるようにすればよい。また、図８（Ｄ）のような形状は、図８（Ｃ）における第１の溝部分の形成を省略すれば形成可能である。また、このようなエッチングは一般的に異方性ドライエッチングとして達成される。なお、エッチング強度の切り替えの前後における強度差が大きいと、図８（Ｃ）や図１０（Ａ）の形状のように、第１の溝部分と第２の溝部分との間に角部が形成され、粘着層の残存の原因となる。これを抑制するためには、角部が形成されない程度の強度差にするか、またはそのような強度差になるように、エッチング条件を３段階以上とし、徐々に強度を切り替えることで、例えば、図１０（Ｂ）に示すような、角部のない形状となる。すなわち、エッチング条件の変更を３段階以上で行えば、第１の溝部分と第２の溝部分との間の側壁の角度変化がよりなだらかとなる。
次に、第２の溝部分を形成する際に、保護膜形成用のガスを停止する場合と停止せずに流量を減らす場合の使い分けについて説明する。保護膜形成用のガスを停止する場合、所謂等方性ドライエッチングとなり、異方性エッチングで第２の溝部分を形成するよりも幅の広い溝が形成され、より幅の広い溝が形成されれば、半導体チップの裏面の面積がより小さくなる。しかしながら、第２の溝部分を等方性ドライエッチングで形成する場合、側壁を保護する保護膜は第２の溝部分だけでなく第１の溝部分にも新たに形成されなくなるので、第１の溝部分の側壁に形成された保護膜は、等方性ドライエッチングにより削られるのみとなる。よって、第１の溝部分に形成される保護膜の厚みが十分でないと、第２の溝部分を等方性ドライエッチングで形成中に、第１の溝部分の保護膜に穴があき、意図しない半導体層までエッチングされてしまう場合がある。特に溝の入口部分（溝の入口から１０μｍ程度の深さの範囲）は、溝の底部側よりも新鮮なガスが供給されやすいため、そのような現象が発生しやすくなる。
ここで、発光素子や能動素子等の各素子や配線等の周辺の機能部分は基板の表面、つまり、溝の入口部分の近傍にも形成されるのが一般的であり、これらの素子等への悪影響を抑制するためには、第１の溝部分の入口部分において、意図しない半導体層がエッチングされないようにする必要がある。そこで、第２の溝部分を等方性ドライエッチングで形成した場合に第１の溝部分の保護膜に穴があいてしまう場合は、第２の溝部分を形成する際に保護膜形成用のガスを完全に停止せずに流量を低下させるにとどめ、第２の溝部分の溝幅が多少狭くなったとしても、第１の溝部分の保護膜に穴が空かないエッチング条件を選択する。
具体的には、設計段階において、第２の溝部分を等方性ドライエッチングで形成した場合に、第１の溝部分の入口部分に穴が空き、意図しない半導体層がエッチングされてしまうときは、量産時のエッチング条件として、第２の溝部分を形成する際に保護膜形成用のガスを完全に停止せずに、流量を低下させるにとどめる。このようにして、第１の溝部分の入口部分に穴が空かない範囲において第２の溝部分を形成するようにエッチング条件を設計すれば、第１の溝部分の入口部分において、意図しない半導体層がエッチングされないようになる。
以上、本実施例の微細溝を製造するための製造方法について説明したが、以下のような変形例を採用してもよい。例えば、表面側の溝には、少なくとも第１の溝部分と第２の溝部分が形成されればよいため、例えば、第１の溝部分と第２の溝部分との間や第２の溝部分よりも基板の裏面側に近い位置に第３や第４の溝部分が存在してもよく、また、それらは、第３の異方性又は等方性ドライエッチングや第４の異方性又は等方性ドライエッチングによって形成されてもよい。また、第２の溝部分は、第１の溝部分の最下部の幅よりも必ずしも広い幅を有している必要はない。これは、第１の溝部分の形状が基板の裏面に向けて徐々に狭くなる形状である場合等において、この狭くなる度合いを緩めるようにドライエッチングの条件を変更することで、単一の異方性ドライエッチングで表面側の溝を形成する場合と比較し裏面側の面積が小さくなるためである。
以上、本発明の実施の形態について詳述したが、各実施の形態や、実施の形態に開示した個々の機能や構造は、その作用や効果が矛盾しない範囲において組み合わせることができる。また、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：発光素子
１２０：切断領域(スクライブライン)
１３０：レジストパターン
１４０：微細溝
１６０：ダイシング用テープ
１７０：砥石
１９０：エキスパンド用テープ
２１０：半導体チップ
３００：表面
３１０：裏面
３２０：側面
５００、５００Ａ、５００Ｂ、５００Ｃ、５００Ｄ：微細溝
５１０、５６０：第１の溝部分
５２０、５３０、５４０、５５０：第２の溝部分
７００、８００：フォトレジスト
７１０、８１０：開口
７２０、８３０、８５０：保護膜
本発明は、半導体片の製造方法およびエッチング条件の設計方法に関する。
請求項１は、基板の表面から、異方性ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記異方性ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、前記表面から溝の幅が徐々に狭くなる形状を有し、前記第２の溝部分は、溝の幅が徐々に広がる形状を有し、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項２は、基板の表面から、異方性ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記異方性ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、基板の表面から裏面に向けて幅が広くなる部分を有さず、前記第２の溝部分は、前記第１の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有し、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項３は、前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、
前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を停止して前記第２の溝部分を形成する、請求項１または２に記載の半導体片の製造方法。
請求項４は、前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を、前記第１の流量よりも少ない第２の流量に変更して前記第２の溝部分を形成する、請求項１または２に記載の半導体片の製造方法。
請求項５は、前記異方性ドライエッチングは、エッチングガスに含まれるエッチング用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記エッチング用のガスの流量を、前記第１の流量よりも多い第２の流量に変更して前記第２の溝部分を形成する、請求項１ないし４のいずれかに記載の半導体片の製造方法。
請求項６は、前記第１の溝部分は、前記基板を薄化する工程後において、前記粘着層が前記第２の溝部分に進入していない深さを有する、請求項１ないし５いずれかに記載の半導体片の製造方法。
請求項７は、基板の表面側から第１の異方性ドライエッチングで第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に第２の溝部分を形成する工程であって、前記第１の異方性ドライエッチングで当該第２の溝部分を形成するよりも広い幅の溝が形成できる第２の異方性ドライエッチングにエッチング条件を切り替えて当該第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、前記表面から溝の幅が徐々に狭くなる形状を有し、前記第２の溝部分は、溝の幅が徐々に広がる形状を有し、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項８は、基板の表面側から第１の異方性ドライエッチングで第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に第２の溝部分を形成する工程であって、前記第１の異方性ドライエッチングで当該第２の溝部分を形成するよりも広い幅の溝が形成できる第２の異方性ドライエッチングにエッチング条件を切り替えて当該第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第１の溝部分は、基板の表面から裏面に向けて幅が広くなる部分を有さず、前記第２の溝部分は、前記第１の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有し、前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項９は、基板の表面から、ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、半導体片の製造方法。
請求項１０は、前記エッチング条件の変更を３段階以上行うことで、前記第１の溝部分と前記第２の溝部分との間に角部を有さない前記表面側の溝を形成する、請求項９に記載の半導体片の製造方法。
請求項１１は、請求項１または２に記載の半導体片の製造方法に使用するエッチング条件の設計方法であって、
前記第２の溝部分を等方性ドライエッチングで形成した場合に、前記第１の溝部分の入口部分において前記第１の溝部分の形成時に形成された保護膜に穴が空くときは、量産時に使用する前記第２の溝部分を形成するエッチング条件として、前記第２の溝部分を形成する際の保護膜形成用のガスを完全に停止せずに、当該ガスの流量を第１の溝部分の形成時よりも低下させるエッチング条件を選択するエッチング条件の設計方法。
請求項１、２、７及び８によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合であっても、半導体片の裏面側の面積が表面側の面積よりも小さい半導体片を製造できる。
請求項３によれば、第２の溝部分を形成する際に保護膜形成用のガスの流量を停止しない場合よりも、裏面側の面積が小さい半導体片を製造しやすくなる。
請求項４によれば、第２の溝部分を形成する際に保護膜形成用のガスの流量を停止する場合よりも、表面側の溝の入口部分において、意図しない半導体層がエッチングされることを抑制しやすくなる。
請求項５によれば、第２の溝部分を形成する際に、エッチングガスに含まれるエッチング用のガスの流量を変更しない場合よりも、半導体片の裏面側の面積が小さい半導体片を製造しやすくなる。
請求項１及び７によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合において、第１の溝部分を一定の幅で形成する場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項２及び８によれば、表面側の溝の形成に異方性ドライエッチングを使用する場合において、第１の溝部分を基板の表面から徐々に幅が広がる形状のみで形成される場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項１、２、７、８及び９によれば、第１の溝部分と第２の溝部分との間に角部を有する表面側の溝と比較し、粘着層の残存を抑制できる。
請求項６によれば、前記粘着層が前記第２の溝部分に進入する深さを有する場合と比較し、基板の表面から保持部材を剥離した際の粘着層の残存を抑制できる。
請求項９によれば、単一の異方性ドライエッチングのみで表面側の溝を形成する場合と比較し、半導体片の裏面側の面積が小さい半導体片を製造できる。
請求項１０によれば、前記エッチング条件の変更を２段階で行う場合と比較し、第１の溝部分と第２の溝部分との間の側壁の角度変化がなだらかとなる。
請求項１１によれば、表面側の溝の入口部分において、意図しない半導体層がエッチングされることを抑制しやすくなる。

Claims (14)

  1. 基板の表面から、異方性ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、
    前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記異方性ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、
    前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、
    を備える半導体片の製造方法。
  2. 前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、
    前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を停止して前記第２の溝部分を形成する、請求項１に記載の半導体片の製造方法。
  3. 前記異方性ドライエッチングは、エッチングガスに含まれる溝の側壁を保護する保護膜形成用のガスの流量が第１の流量であり、前記表面側の溝の形成途中で、前記保護膜形成用のガスの流量を、前記第１の流量よりも少ない第２の流量に変更して前記第２の溝部分を形成する、請求項１に記載の半導体片の製造方法。
  4. 前記異方性ドライエッチングは、エッチングガスに含まれるエッチング用のガスの流量が第１の流量であり、
    前記表面側の溝の形成途中で、前記エッチング用のガスの流量を、前記第１の流量よりも多い第２の流量に変更して前記第２の溝部分を形成する、請求項１ないし請求項３のいずれかに記載の半導体片の製造方法。
  5. 前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、
    前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、
    前記第１の溝部分は、前記表面から溝の幅が徐々に狭くなる形状を有し、
    前記第２の溝部分は、溝の幅が徐々に広がる形状を有する、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
  6. 前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、
    前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、
    前記第１の溝部分は、基板の表面から裏面に向けて幅が広くなる部分を有さず、前記第２の溝部分は、前記第１の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
  7. 前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、請求項５または請求項６に記載の半導体片の製造方法。
  8. 前記第１の溝部分は、前記基板を薄化する工程後において、前記粘着層が前記第２の溝部分に進入していない深さを有する、請求項５ないし請求項７のいずれかに記載の半導体片の製造方法。
  9. 基板の表面側から第１の異方性ドライエッチングで第１の溝部分を形成する工程と、
    前記第１の溝部分と連通する下方に第２の溝部分を形成する工程であって、前記第１の異方性ドライエッチングで当該第２の溝部分を形成するよりも広い幅の溝が形成できる第２の異方性ドライエッチングにエッチング条件を切り替えて当該第２の溝部分を形成する工程と、
    前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、を備える半導体片の製造方法。
  10. 基板の表面から、ドライエッチングで表面側の溝の第１の溝部分を形成する工程と、
    前記第１の溝部分と連通する下方に位置し、前記第１の溝部分の幅よりも広い幅を有する前記表面側の溝の第２の溝部分を形成する工程であって、前記表面側の溝の形成途中で、前記ドライエッチングのエッチング条件を前記第１の溝部分の幅よりも広い幅の溝部分を形成するエッチング条件に変更することで前記第２の溝部分を形成する工程と、
    前記表面側の溝が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、
    前記基板の裏面から、前記第２の溝部分に達するまで前記基板を薄化する工程と、
    前記基板を薄化した後に、前記表面と前記保持部材とを剥離する工程と、を備え、
    前記表面側の溝は、前記第１の溝部分と前記第２の溝部分との間に角部を有さず、前記第１の溝部分から前記第２の溝部分にかけて前記表面側の溝の側壁の角度が徐々に変化する形状である、
    半導体片の製造方法。
  11. 前記エッチング条件の変更を３段階以上行うことで、前記第１の溝部分と前記第２の溝部分との間に角部を有さない前記表面側の溝を形成する、請求項１０に記載の半導体片の製造方法。
  12. 請求項１ないし１１いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
  13. 請求項１２に記載の回路基板を実装する電子装置。
  14. 請求項１に記載の半導体片の製造方法に使用するエッチング条件の設計方法であって、
    前記第２の溝部分を等方性ドライエッチングで形成した場合に、前記第１の溝部分の入口部分において前記第１の溝部分の形成時に形成された保護膜に穴が空くときは、量産時に使用する前記第２の溝部分を形成するエッチング条件として、前記第２の溝部分を形成する際の保護膜形成用のガスを完全に停止せずに、当該ガスの流量を第１の溝部分の形成時よりも低下させるエッチング条件を選択するエッチング条件の設計方法。
JP2015106148A 2014-09-08 2015-05-26 半導体片の製造方法およびエッチング条件の設計方法 Active JP5862819B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015106148A JP5862819B1 (ja) 2014-09-08 2015-05-26 半導体片の製造方法およびエッチング条件の設計方法
US14/820,038 US9997363B2 (en) 2014-09-08 2015-08-06 Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014182116 2014-09-08
JP2014182116 2014-09-08
JP2015106148A JP5862819B1 (ja) 2014-09-08 2015-05-26 半導体片の製造方法およびエッチング条件の設計方法

Publications (2)

Publication Number Publication Date
JP5862819B1 JP5862819B1 (ja) 2016-02-16
JP2016058710A true JP2016058710A (ja) 2016-04-21

Family

ID=55305523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015106148A Active JP5862819B1 (ja) 2014-09-08 2015-05-26 半導体片の製造方法およびエッチング条件の設計方法

Country Status (2)

Country Link
US (1) US9997363B2 (ja)
JP (1) JP5862819B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017106209A1 (en) 2015-12-13 2017-06-22 GenXComm, Inc. Interference cancellation methods and apparatus
US10257746B2 (en) 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
DE102017104859A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung von mindestens einem Halbleiterbauelement
US11150409B2 (en) 2018-12-27 2021-10-19 GenXComm, Inc. Saw assisted facet etch dicing
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
KR20210006565A (ko) * 2019-07-08 2021-01-19 삼성전자주식회사 플라즈마 다이싱 방법
US10727945B1 (en) 2019-07-15 2020-07-28 GenXComm, Inc. Efficiently combining multiple taps of an optical filter
US11215755B2 (en) 2019-09-19 2022-01-04 GenXComm, Inc. Low loss, polarization-independent, large bandwidth mode converter for edge coupling
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
CA3234722A1 (en) 2021-10-25 2023-05-04 Farzad Mokhtari-Koushyar Hybrid photonic integrated circuits for ultra-low phase noise signal generators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088686A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Works Ltd 半導体圧力センサ用台座及びその製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2006295066A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体チップ
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2011146717A (ja) * 2010-01-18 2011-07-28 Semiconductor Components Industries Llc 半導体ダイを形成する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267343A (ja) 1985-05-22 1986-11-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0410554A (ja) 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009135348A (ja) 2007-12-03 2009-06-18 Panasonic Corp 半導体チップと半導体装置およびそれらの製造方法
US7622365B2 (en) 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088686A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Works Ltd 半導体圧力センサ用台座及びその製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2006295066A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体チップ
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2011146717A (ja) * 2010-01-18 2011-07-28 Semiconductor Components Industries Llc 半導体ダイを形成する方法

Also Published As

Publication number Publication date
JP5862819B1 (ja) 2016-02-16
US20160071733A1 (en) 2016-03-10
US9997363B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP5862819B1 (ja) 半導体片の製造方法およびエッチング条件の設計方法
JP5637333B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5862733B1 (ja) 半導体片の製造方法
JP5637329B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9589812B2 (en) Fabrication method of semiconductor piece
KR102024697B1 (ko) 반도체편의 제조 방법
US11342189B2 (en) Semiconductor packages with die including cavities and related methods
JP2004055852A (ja) 半導体装置及びその製造方法
JP5773049B1 (ja) 半導体片の製造方法
JP5884935B1 (ja) 半導体片の製造方法
JP2016096167A (ja) 半導体片の製造方法、回路基板および電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350