JPS58168263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58168263A JPS58168263A JP5193782A JP5193782A JPS58168263A JP S58168263 A JPS58168263 A JP S58168263A JP 5193782 A JP5193782 A JP 5193782A JP 5193782 A JP5193782 A JP 5193782A JP S58168263 A JPS58168263 A JP S58168263A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- ions
- insulating film
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、例えば多層配線を有する半導体装置のように
表面の段差は少ない方が望ましい半導体装置を製造する
のに好適な方法に関する。
表面の段差は少ない方が望ましい半導体装置を製造する
のに好適な方法に関する。
従来技術と問題点
例えば、多層配線を有する半導体装置では、成る層の配
線を形成し、その配線を絶縁膜で覆い、その上に更に配
線を形成するようにしているが、の形成時に於ける写真
工程を楕密に行なうことができず、線幅が均一にならな
かったり、段差のエツジで上層配線が切断された状態に
なったりする。
線を形成し、その配線を絶縁膜で覆い、その上に更に配
線を形成するようにしているが、の形成時に於ける写真
工程を楕密に行なうことができず、線幅が均一にならな
かったり、段差のエツジで上層配線が切断された状態に
なったりする。
このような技術的諌題は提起され′てから久しく、また
、それに対処する技術も極々提供され、それなシの実効
をあげているが、簡単な工程で確実な効果が得られるよ
うな技術燻少ないようである。
、それに対処する技術も極々提供され、それなシの実効
をあげているが、簡単な工程で確実な効果が得られるよ
うな技術燻少ないようである。
発明の目的
本発明は、イオン注入法を応用して絶縁膜のエツチング
・レートを選択的に変化させ、結果的に絶縁膜が平坦に
なるようエツチングを行ない、その上に形成された配線
が断線したり、線幅が不均一になったシするのを防止し
ようとするものである。
・レートを選択的に変化させ、結果的に絶縁膜が平坦に
なるようエツチングを行ない、その上に形成された配線
が断線したり、線幅が不均一になったシするのを防止し
ようとするものである。
発明の実施例
第１図乃至第６図紘本発明−実施例を説明する為の工程
要所に於ける半導体装置の要部断面図であり、次に、こ
れ勢の図面を参照しつつ説明する。
要所に於ける半導体装置の要部断面図であり、次に、こ
れ勢の図面を参照しつつ説明する。
第１図参照
に二酸化シリコン絶縁膜２を形成し、その上に例えば多
結晶シリコンからなる第１層目配線６゜を形成する。そ
の結果５０００〜１５０００ ＣＡ）の段差を生じる。
結晶シリコンからなる第１層目配線６゜を形成する。そ
の結果５０００〜１５０００ ＣＡ）の段差を生じる。
（２） 例えば化学堆積法にて燐硅酸ガラス膜４を厚
さ例えば１ｓｏｏｏ Ｃ； ）程度に形成する。図にも
表わされているように、燐硅酸ガラス膜４には著しい段
差を生じる。尚、これは二酸化硅素膜など他の絶縁膜に
代えても良い。
さ例えば１ｓｏｏｏ Ｃ； ）程度に形成する。図にも
表わされているように、燐硅酸ガラス膜４には著しい段
差を生じる。尚、これは二酸化硅素膜など他の絶縁膜に
代えても良い。
第２図参゛照
（３）装置を回転台に載置して回転させながらイオン注
入法を適用し、Ｐ＋イオン或いはＰｒイオンを斜め方向
から打ち込む。このようにすると、イオンは燐硅酸ガラ
ス膜４の凸部には面濃度に、凹部には低盪度に注入され
る。即ち、選択的イオン注入が行なわれる。尚、ドーズ
量は精密であることを要しないが、例えば５Ｘ１０
（ａｍ ）程度以上とする。またエネルギーは、倒起
は５０に＃ｒとし、イオン打込み角度（０）は２０″程
度とする。
入法を適用し、Ｐ＋イオン或いはＰｒイオンを斜め方向
から打ち込む。このようにすると、イオンは燐硅酸ガラ
ス膜４の凸部には面濃度に、凹部には低盪度に注入され
る。即ち、選択的イオン注入が行なわれる。尚、ドーズ
量は精密であることを要しないが、例えば５Ｘ１０
（ａｍ ）程度以上とする。またエネルギーは、倒起
は５０に＃ｒとし、イオン打込み角度（０）は２０″程
度とする。
第６図参照
（４） エツチング液として例えばＮＨ４Ｆ＋２ＯＮ
ＨＦを使用し、燐硅酸ガラス膜４の全面エツチングを行
なう。燐硅酸ガラス膜４に於いて、燐を高濃度に注入さ
れた部分とそうでない部分とでは、その濃度差に応じエ
ツチング・レートにｔ差ができ、高濃度に注入された部
分の方が例えば６〜４倍も速くエツチングされる。従っ
て、適当なところまでエツチングを行なうと、燐硅酸ガ
ラス膜４０表面は極めてなだらかなｔのとなる。
ＨＦを使用し、燐硅酸ガラス膜４の全面エツチングを行
なう。燐硅酸ガラス膜４に於いて、燐を高濃度に注入さ
れた部分とそうでない部分とでは、その濃度差に応じエ
ツチング・レートにｔ差ができ、高濃度に注入された部
分の方が例えば６〜４倍も速くエツチングされる。従っ
て、適当なところまでエツチングを行なうと、燐硅酸ガ
ラス膜４０表面は極めてなだらかなｔのとなる。
（５） この後、例えばアルミニウムの配線を形成す
るが、燐硅酸ガラス膜４の表面が略平坦であるから、従
来の如きアルミニウム配線の断綜、線幅不均一などは生
じない。
るが、燐硅酸ガラス膜４の表面が略平坦であるから、従
来の如きアルミニウム配線の断綜、線幅不均一などは生
じない。
前記実施例で杖、半導体基板を回転させながら、斜め方
向からイオン注入を行なうようにしているが、そのよう
な手段を採らなくても絶縁膜中に選択的にイオンを注入
することができる。これを次に説明する。
向からイオン注入を行なうようにしているが、そのよう
な手段を採らなくても絶縁膜中に選択的にイオンを注入
することができる。これを次に説明する。
第１図に関して説明し九ように燐硅酸ガラス展４を形成
してからその上に低粘度のフォト・レジストをスピン・
コートして第４図に見られるようにフォト・レジスト膜
５を形成する。
してからその上に低粘度のフォト・レジストをスピン・
コートして第４図に見られるようにフォト・レジスト膜
５を形成する。
前記のようにして形成されたフォト・レジスト膜５は下
地の燐硅酸ガラス膜４の凹凸に拘わらず表面祉略平坦に
なる。従って、燐硅酸ガラス膜４の凹部には厚く、凸部
には薄くフォト・レジストが被着されている。尚、フォ
ト・レジストは他の材料、例えば液状二酸化シリコン（
ＣＬＤ）などに代えても良い、また、フォト・レジスト
膜５を形成してから必要に応じ軽度のプラズマ・アッシ
ングを行なっても良い。
地の燐硅酸ガラス膜４の凹凸に拘わらず表面祉略平坦に
なる。従って、燐硅酸ガラス膜４の凹部には厚く、凸部
には薄くフォト・レジストが被着されている。尚、フォ
ト・レジストは他の材料、例えば液状二酸化シリコン（
ＣＬＤ）などに代えても良い、また、フォト・レジスト
膜５を形成してから必要に応じ軽度のプラズマ・アッシ
ングを行なっても良い。
さて、次に、垂直方向から燐イオンを注入すると、燐硅
酸ガラス［４の凸部には高濃度の燐イオンが打ち込まれ
、凹部には厚いフォト・レジスト膜５に妨げられて燐イ
オンは殆んど注入されない。
酸ガラス［４の凸部には高濃度の燐イオンが打ち込まれ
、凹部には厚いフォト・レジスト膜５に妨げられて燐イ
オンは殆んど注入されない。
従って、この後、フォト・レジスト膜５を除去してから
、第６図に関して説明したのと同様な化学エツチングを
行なって平坦な表面を得ることができる。尚、本発明の
明細書には絶縁膜として燐硅酸ガラスを挙げて説明して
いるが、二酸化シリコンを用いても同様な効果が得られ
る。
、第６図に関して説明したのと同様な化学エツチングを
行なって平坦な表面を得ることができる。尚、本発明の
明細書には絶縁膜として燐硅酸ガラスを挙げて説明して
いるが、二酸化シリコンを用いても同様な効果が得られ
る。
発明の効果
本発明に依れば、下層配線と上層配線との間に形成され
る絶縁膜に段差が存在しても、それを平坦化することが
できるので上層配線が段差のエツジで切断されるなどの
事故はカくなシ、配線バターニングの写真工程も一精密
に行なうことができるので線幅にバラツキを生じること
もなくなる。°そして、本発明を実施するには、イオン
注入及び化学エツチングなどを主体とする僅かな工程増
加が存在するのみであるから何叫の困ｍも表い。
る絶縁膜に段差が存在しても、それを平坦化することが
できるので上層配線が段差のエツジで切断されるなどの
事故はカくなシ、配線バターニングの写真工程も一精密
に行なうことができるので線幅にバラツキを生じること
もなくなる。°そして、本発明を実施するには、イオン
注入及び化学エツチングなどを主体とする僅かな工程増
加が存在するのみであるから何叫の困ｍも表い。
【図面の簡単な説明】
第１図乃至第６図は本発明一実施例を説明するための工
程要所に於ける半導体装置の要部断面図、第４図は他の
実施例を説明するための工程要所に於ける半導体装置の
置部断面図である。 図に於いて、１Ｆｉシリコン半導体基板、２は二酸化シ
リコン絶縁膜、３は多結晶シリコンからなる配線、４は
燐硅酸ガラス膜である。 第 １ 図 第２０ １３ 凹 第４ 図
程要所に於ける半導体装置の要部断面図、第４図は他の
実施例を説明するための工程要所に於ける半導体装置の
置部断面図である。 図に於いて、１Ｆｉシリコン半導体基板、２は二酸化シ
リコン絶縁膜、３は多結晶シリコンからなる配線、４は
燐硅酸ガラス膜である。 第 １ 図 第２０ １３ 凹 第４ 図
Claims (1)
- 半導体基板上に形成された下層配線の上に絶縁膜を形成
し、次に、該絶縁膜の凸部に高濃度の不純物イオンを選
択的に注入し、しかる後、前記絶縁膜をエツチングして
表面を平坦にする工程が含まれてなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193782A JPS58168263A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193782A JPS58168263A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168263A true JPS58168263A (ja) | 1983-10-04 |
Family
ID=12900774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193782A Pending JPS58168263A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278258A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1982
- 1982-03-30 JP JP5193782A patent/JPS58168263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278258A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR910006093B1 (ko) | 반도체 장치의 제조방법 | |
| JPS58168263A (ja) | 半導体装置の製造方法 | |
| JP2000235969A (ja) | 半導体装置の製造方法 | |
| JPS6314498B2 (ja) | ||
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| EP0146613A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES. | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPS62274641A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| JPS6262464B2 (ja) | ||
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH08241889A (ja) | 不純物導入マスクの作製方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPH0420256B2 (ja) | ||
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS595668A (ja) | 半導体装置の製造方法 |