JP3157595B2 - 誘電体分離基板 - Google Patents
誘電体分離基板Info
- Publication number
- JP3157595B2 JP3157595B2 JP09244492A JP9244492A JP3157595B2 JP 3157595 B2 JP3157595 B2 JP 3157595B2 JP 09244492 A JP09244492 A JP 09244492A JP 9244492 A JP9244492 A JP 9244492A JP 3157595 B2 JP3157595 B2 JP 3157595B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- groove
- oxide film
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誘電体分離基板に係
り、特に、高耐圧化と微細化とを両立した誘電体分離基
板に関する。
り、特に、高耐圧化と微細化とを両立した誘電体分離基
板に関する。
【０００２】
【従来の技術】図８は、従来の誘電体分離基板１１を利
用したダイオードの断面図である。
用したダイオードの断面図である。
【０００３】このダイオードは、ｎ- 型多結晶Ｓｉ支持
基板１４の主表面に誘電体薄膜１３を介して埋め込まれ
たＳｉ単結晶島１２に、ボロン（Ｂ）等のｐ型ドーパン
ドによってｐ+ 型領域８１を形成し、さらに、リン
（Ｐ）等のｎ型ドーパンドによってｎ+ 型領域８２を形
成して構成されている。
基板１４の主表面に誘電体薄膜１３を介して埋め込まれ
たＳｉ単結晶島１２に、ボロン（Ｂ）等のｐ型ドーパン
ドによってｐ+ 型領域８１を形成し、さらに、リン
（Ｐ）等のｎ型ドーパンドによってｎ+ 型領域８２を形
成して構成されている。
【０００４】このような構成のダイオードに図示の如く
電圧を印加すると、基板表面の酸化膜１６上に形成され
た引き出し配線１８の電界効果によって、Ｓｉ単結晶島
１２の主表面に空乏層が広がり、これが誘電体薄膜１３
を周回してチャネル（図示せず）を形成してしまう。
電圧を印加すると、基板表面の酸化膜１６上に形成され
た引き出し配線１８の電界効果によって、Ｓｉ単結晶島
１２の主表面に空乏層が広がり、これが誘電体薄膜１３
を周回してチャネル（図示せず）を形成してしまう。
【０００５】この結果、上記した従来技術では、チャネ
ルによってｐ型領域８１と他の領域とが電気的に接続さ
れてしまったり、電界集中を引き起こして高耐圧が得ら
れないという問題があった。
ルによってｐ型領域８１と他の領域とが電気的に接続さ
れてしまったり、電界集中を引き起こして高耐圧が得ら
れないという問題があった。
【０００６】そこで、このチャネルを止めるために、Ｓ
ｉ単結晶島１２の底部および側壁部に不純物濃度の高い
ｎ+ 埋込層１５を形成する構造が知られている。ところ
が、ｎ+ 埋込層１５を形成すると、このｎ+ 埋込層１５
と引き出し配線１８とが交差する基板表面部において電
界集中が起こり、耐圧が低下するという問題が新たに生
じてしまう。
ｉ単結晶島１２の底部および側壁部に不純物濃度の高い
ｎ+ 埋込層１５を形成する構造が知られている。ところ
が、ｎ+ 埋込層１５を形成すると、このｎ+ 埋込層１５
と引き出し配線１８とが交差する基板表面部において電
界集中が起こり、耐圧が低下するという問題が新たに生
じてしまう。
【０００７】このような問題を解決するためには、配線
１８による電界効果の影響を無視できる程度に酸化膜１
６を厚くすればよい。しかしながら、酸化膜１６を厚く
すると基板表面の段差が大きくなるので、微細化が難し
くなったり、段差部において断線が起こりやすくなって
信頼性が低下してしまうという問題があった。
１８による電界効果の影響を無視できる程度に酸化膜１
６を厚くすればよい。しかしながら、酸化膜１６を厚く
すると基板表面の段差が大きくなるので、微細化が難し
くなったり、段差部において断線が起こりやすくなって
信頼性が低下してしまうという問題があった。
【０００８】これらの問題点を解決するものとして、例
えば特開昭60-208842 号公報では、図９に示したよう
に、厚い酸化膜１６ａを、その表面が他の領域の酸化膜
１６表面と同一平面となるように、厚い酸化膜１６ａの
大部分を基板内部に埋設する構造が提案されている。
えば特開昭60-208842 号公報では、図９に示したよう
に、厚い酸化膜１６ａを、その表面が他の領域の酸化膜
１６表面と同一平面となるように、厚い酸化膜１６ａの
大部分を基板内部に埋設する構造が提案されている。
【０００９】図７は、厚い酸化膜１６ａを基板内部に埋
設して基板表面を平坦化した場合（実線）と、厚い酸化
膜１６ａを基板表面に突出させた場合（破線）との、酸
化膜１６の膜厚と最小加工寸法との関係を表した図であ
る。
設して基板表面を平坦化した場合（実線）と、厚い酸化
膜１６ａを基板表面に突出させた場合（破線）との、酸
化膜１６の膜厚と最小加工寸法との関係を表した図であ
る。
【００１０】このように、厚い酸化膜１６ａを基板内部
に埋設する構造を採用することにより、十分な耐圧を維
持しながら、表面段差の小さい基板が得られ、微細化お
よび信頼性の向上が可能になった。
に埋設する構造を採用することにより、十分な耐圧を維
持しながら、表面段差の小さい基板が得られ、微細化お
よび信頼性の向上が可能になった。
【００１１】
【発明が解決しようとする課題】ところが、本発明の発
明等が更に詳細に検討したところ、上記した構造では酸
化膜１６の厚い部分と薄い部分との段差がＳｉ単結晶１
２内において大きくなり、しかも段差部の側面１９が基
板の主表面に対して垂直になるため、酸化膜１６底部の
角の部分２０（図９参照）で電界の集中が生じ、十分な
耐圧が得られないことがわかった。
明等が更に詳細に検討したところ、上記した構造では酸
化膜１６の厚い部分と薄い部分との段差がＳｉ単結晶１
２内において大きくなり、しかも段差部の側面１９が基
板の主表面に対して垂直になるため、酸化膜１６底部の
角の部分２０（図９参照）で電界の集中が生じ、十分な
耐圧が得られないことがわかった。
【００１２】本発明の目的は、上記した従来技術の問題
点を解決して、高耐圧化を実現しながら、信頼性の向
上、微細化を可能にした誘電体分離基板を提供すること
にある。
点を解決して、高耐圧化を実現しながら、信頼性の向
上、微細化を可能にした誘電体分離基板を提供すること
にある。
【００１３】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では、半導体支持基板の主表面に誘電体
薄膜を介して埋め込まれた多数の単結晶島内に半導体素
子を形成してなる誘電体分離基板において、基板表面に
おいて半導体素子と接続され、単結晶島外まで延長され
た引き出し配線と、少なくとも引き出し配線と第１導電
型高濃度埋込層とが交差する基板表面に搾設され、側壁
と基板表面とのなす角度が鈍角である溝と、前記溝内を
含む基板上に形成され、その主表面が略平坦な絶縁膜と
を具備した。
ために、本発明では、半導体支持基板の主表面に誘電体
薄膜を介して埋め込まれた多数の単結晶島内に半導体素
子を形成してなる誘電体分離基板において、基板表面に
おいて半導体素子と接続され、単結晶島外まで延長され
た引き出し配線と、少なくとも引き出し配線と第１導電
型高濃度埋込層とが交差する基板表面に搾設され、側壁
と基板表面とのなす角度が鈍角である溝と、前記溝内を
含む基板上に形成され、その主表面が略平坦な絶縁膜と
を具備した。
【００１４】
【作用】上記した構成によれば、溝内には比較的厚い絶
縁膜が形成されるので引き出し電極が発生する電界によ
る空乏層の発生を防止でき、しかも、単結晶島内部での
厚い絶縁膜の側面と基板表面とのなす角度が鈍角となっ
て電界集中が緩和されるので耐圧が向上する。また、基
板表面が平坦化されて段差がなくなるので信頼性が向上
し、微細化が可能になる。
縁膜が形成されるので引き出し電極が発生する電界によ
る空乏層の発生を防止でき、しかも、単結晶島内部での
厚い絶縁膜の側面と基板表面とのなす角度が鈍角となっ
て電界集中が緩和されるので耐圧が向上する。また、基
板表面が平坦化されて段差がなくなるので信頼性が向上
し、微細化が可能になる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１６】図１は、本発明の一実施例であるダイオー
ドの断面図であり、前記と同一の符号は同一または同等
部分を表している。
ドの断面図であり、前記と同一の符号は同一または同等
部分を表している。
【００１７】本実施例では、引き出し配線１８とｎ+ 埋
込層１５とが交差する基板表面に、側壁１９と主表面と
の成す角度θが鈍角（＞９０°）の溝１０が搾設されて
おり、当該溝１０内および単結晶Ｓｉ島１２の主表面に
は、その露出面が略平坦となるように酸化膜２６が形成
されている。
込層１５とが交差する基板表面に、側壁１９と主表面と
の成す角度θが鈍角（＞９０°）の溝１０が搾設されて
おり、当該溝１０内および単結晶Ｓｉ島１２の主表面に
は、その露出面が略平坦となるように酸化膜２６が形成
されている。
【００１８】本実施例によれば、引き出し配線１８によ
る電界が酸化膜２６の厚い部分２６ａに阻まれ、ｎ+ 埋
込層１５内に生じる電界集中が緩和されるので耐圧が向
上する。また、酸化膜２６ａが基板内部に埋設されてい
るので、基板表面の段差が無くなって断線が発生しにく
くなり、信頼性が向上して微細加工も可能になる。
る電界が酸化膜２６の厚い部分２６ａに阻まれ、ｎ+ 埋
込層１５内に生じる電界集中が緩和されるので耐圧が向
上する。また、酸化膜２６ａが基板内部に埋設されてい
るので、基板表面の段差が無くなって断線が発生しにく
くなり、信頼性が向上して微細加工も可能になる。
【００１９】さらに、溝１０の側壁１９と主表面との成
す角度θが鈍角なので、溝１０底部での酸化膜２６端部
への電界集中を緩和することができるようになる。
す角度θが鈍角なので、溝１０底部での酸化膜２６端部
への電界集中を緩和することができるようになる。
【００２０】図２は、本発明の第２実施例であるダイオ
ードの断面図であり、前記と同一の符号は同一または同
等部分を表している。
ードの断面図であり、前記と同一の符号は同一または同
等部分を表している。
【００２１】本実施例では、引き出し配線１８とｎ+ 埋
込層１５とが交差する基板表面に深さが２階段の溝１０
ａが形成され、当該溝１０ａ内および単結晶Ｓｉ島１２
の主表面に、その露出面が略平坦な酸化膜３６が形成さ
れている。
込層１５とが交差する基板表面に深さが２階段の溝１０
ａが形成され、当該溝１０ａ内および単結晶Ｓｉ島１２
の主表面に、その露出面が略平坦な酸化膜３６が形成さ
れている。
【００２２】このような酸化膜３６は、後に図３に関し
て詳述するように、例えば、LOCOS(Local Oxidation of
Silicon)法による酸化膜形成を繰り返し行って厚い酸
化膜３６ａおよび比較的厚い酸化膜３６ｂを形成した
後、さらに基板表面に薄い酸化膜３６ｃを均一に形成す
ることによって得ることができる。
て詳述するように、例えば、LOCOS(Local Oxidation of
Silicon)法による酸化膜形成を繰り返し行って厚い酸
化膜３６ａおよび比較的厚い酸化膜３６ｂを形成した
後、さらに基板表面に薄い酸化膜３６ｃを均一に形成す
ることによって得ることができる。
【００２３】また、本実施例では、引き出し配線１８下
の単結晶島１２内に、単結晶島１２端部への電界集中を
緩和するためのｎ+ 拡散層１７が形成されている。
の単結晶島１２内に、単結晶島１２端部への電界集中を
緩和するためのｎ+ 拡散層１７が形成されている。
【００２４】本実施例によれば、前記同様、配線１８に
よる電界集中の緩和、基板表面の段差が小さくなること
に起因した信頼線の向上等が達成される。さらに、本実
施例によれば、特に拡散層１７を設けたことにより、引
き出し配線１８下の単結晶島１２端部への電界集中が緩
和されるので、耐圧がさらに向上する。
よる電界集中の緩和、基板表面の段差が小さくなること
に起因した信頼線の向上等が達成される。さらに、本実
施例によれば、特に拡散層１７を設けたことにより、引
き出し配線１８下の単結晶島１２端部への電界集中が緩
和されるので、耐圧がさらに向上する。
【００２５】図３は、前記図２に関して説明した誘電体
分離基板の製造方法を示した断面図である。ここでは、
従来の誘電体分離基板の製造方法の説明は省き、Ｓｉ単
結晶島１２主面の鏡面研磨が完了した後の工程から説明
する。
分離基板の製造方法を示した断面図である。ここでは、
従来の誘電体分離基板の製造方法の説明は省き、Ｓｉ単
結晶島１２主面の鏡面研磨が完了した後の工程から説明
する。
【００２６】初めに、全面に酸化膜を形成した後に溝１
０を搾設する領域の酸化膜を除去してマスクパターン３
１を形成する［同図(a) ］。
０を搾設する領域の酸化膜を除去してマスクパターン３
１を形成する［同図(a) ］。
【００２７】次いで、例えばＫＯＨのようなアルカリ系
エッチング液でエッチングを行って基板表面に溝１０ａ
を形成する。［１００］基板を用いた場合、溝１０ａの
側壁１９と基板主表面との成す角度θは１２５．３°と
なる。また、溝１０ａの深さは、後の工程で堆積させる
酸化膜３６の膜厚の約５５％以上とすることが望まし
い。
エッチング液でエッチングを行って基板表面に溝１０ａ
を形成する。［１００］基板を用いた場合、溝１０ａの
側壁１９と基板主表面との成す角度θは１２５．３°と
なる。また、溝１０ａの深さは、後の工程で堆積させる
酸化膜３６の膜厚の約５５％以上とすることが望まし
い。
【００２８】エッチング後、マスク材として使用した酸
化膜３１を除去する。この際、誘電体薄膜１３の端部１
３ａが残るようにエッチング量をコントロールする。こ
れは、誘電体薄膜１３の端部１３ａまでエッチングして
しまうと、この後のLOCOS 法による酸化膜形成時に、酸
化膜の成長速度に差が生じて基板表面に段差が生じてし
まうためである。
化膜３１を除去する。この際、誘電体薄膜１３の端部１
３ａが残るようにエッチング量をコントロールする。こ
れは、誘電体薄膜１３の端部１３ａまでエッチングして
しまうと、この後のLOCOS 法による酸化膜形成時に、酸
化膜の成長速度に差が生じて基板表面に段差が生じてし
まうためである。
【００２９】以上のようにして溝１０ａを形成後、リン
等のｎ形不純物を打ち込んで熱拡散させ、ｎ形領域１７
ａを形成する［同図(b) ］。
等のｎ形不純物を打ち込んで熱拡散させ、ｎ形領域１７
ａを形成する［同図(b) ］。
【００３０】次いで、酸素雰囲気中で応力緩和用の酸化
膜３４を全面に形成し、更に、基板表面および溝１０ａ
の側壁１９、換言すれば、溝１０ａの底部の除く全面に
保護膜としてナイトライド膜３５を形成する［同図(c)
］。
膜３４を全面に形成し、更に、基板表面および溝１０ａ
の側壁１９、換言すれば、溝１０ａの底部の除く全面に
保護膜としてナイトライド膜３５を形成する［同図(c)
］。
【００３１】次いで、LOCOS 法によって厚い酸化膜３６
ａを溝１０ａ内部に形成する。この長時間の酸化によっ
て、前記打ち込まれたｎ形不純物１７ａは更に拡散さ
れ、接合深さの深い拡散層１７となる［同図(d) ］。
ａを溝１０ａ内部に形成する。この長時間の酸化によっ
て、前記打ち込まれたｎ形不純物１７ａは更に拡散さ
れ、接合深さの深い拡散層１７となる［同図(d) ］。
【００３２】次いで、LOCOS 法による酸化膜形成を更に
行い、比較的厚い酸化膜３６ｂを形成する［同図(e)
］。
行い、比較的厚い酸化膜３６ｂを形成する［同図(e)
］。
【００３３】以後、従来技術と同様に全面に薄い酸化膜
３６ｃを形成した後、予定箇所に開口部を設けて引き出
し配線１８を接続する。
３６ｃを形成した後、予定箇所に開口部を設けて引き出
し配線１８を接続する。
【００３４】以上のようなプロセスで作成された基板
は、高耐圧を得るために必要な厚い酸化膜３６ａを形成
したにもかかわらず、表面段差が非常に小さく微細加工
が可能となる。上記した方法で試作した例では、厚い酸
化膜３６ａの厚みが約４μｍ、薄い酸化膜３６ｂの厚み
約２μｍの場合、基板表面上の段差を１μｍ以下に抑え
ることができた。
は、高耐圧を得るために必要な厚い酸化膜３６ａを形成
したにもかかわらず、表面段差が非常に小さく微細加工
が可能となる。上記した方法で試作した例では、厚い酸
化膜３６ａの厚みが約４μｍ、薄い酸化膜３６ｂの厚み
約２μｍの場合、基板表面上の段差を１μｍ以下に抑え
ることができた。
【００３５】図４は、本発明の第３実施例の断面図であ
り、前記と同一の符号は同一または同等部分を表してい
る。
り、前記と同一の符号は同一または同等部分を表してい
る。
【００３６】本実施例では、引き出し配線１８の延長方
向に向かって段階的に深くなる溝１０ｃを形成したあ
と、例えばLOCOS 法による酸化膜形成を繰り返すことに
より酸化膜４２を形成している。明らかな様に、本実施
例によっても前記と同様の効果が達成される。
向に向かって段階的に深くなる溝１０ｃを形成したあ
と、例えばLOCOS 法による酸化膜形成を繰り返すことに
より酸化膜４２を形成している。明らかな様に、本実施
例によっても前記と同様の効果が達成される。
【００３７】図５は、本発明の第４実施例の断面図であ
り、前記と同一の符号は同一または同等部分を表してい
る。
り、前記と同一の符号は同一または同等部分を表してい
る。
【００３８】本実施例では、溝１０ｄ内にLOCOS 法によ
り厚い酸化膜５１を形成した後、熱酸化法に比べて成膜
速度が著しく速い化学的蒸着法を用いて絶縁膜５２を堆
積させ、絶縁膜を形成している。本実施例によれば、製
造時間が短縮されるので生産性が向上する。
り厚い酸化膜５１を形成した後、熱酸化法に比べて成膜
速度が著しく速い化学的蒸着法を用いて絶縁膜５２を堆
積させ、絶縁膜を形成している。本実施例によれば、製
造時間が短縮されるので生産性が向上する。
【００３９】図６は、本発明の第５の実施例の断面図で
あり、前記と同一の符号は同一または同等部分を表して
いる。
あり、前記と同一の符号は同一または同等部分を表して
いる。
【００４０】本実施例では、溝１０ｅの底部に酸化膜６
１を形成した後、保護用の薄い酸化膜６２を溝の側壁に
一様に被着し、その上に、熱もしくは化学的処理によっ
て硬化する有機材料、例えばポリイミド６３等を塗布し
て絶縁膜を形成している。
１を形成した後、保護用の薄い酸化膜６２を溝の側壁に
一様に被着し、その上に、熱もしくは化学的処理によっ
て硬化する有機材料、例えばポリイミド６３等を塗布し
て絶縁膜を形成している。
【００４１】本実施例によれば、熱酸化法に比べて絶縁
膜の堆積が容易であるばかりでなく、絶縁膜が柔らかい
粘性のため表面段差の緩和に大きな効果がある。
膜の堆積が容易であるばかりでなく、絶縁膜が柔らかい
粘性のため表面段差の緩和に大きな効果がある。
【００４２】なお、上記した各実施例では、本発明をダ
イオードの形成された誘電体分離基板を例にして説明し
たが、本発明はこれのみに限定されず、ＭＯＳトランジ
スタやバイポーラトランジスタなど、他の半導体装置が
単結晶島内に形成される誘電体分離基板にも同様に適用
することが可能である。
イオードの形成された誘電体分離基板を例にして説明し
たが、本発明はこれのみに限定されず、ＭＯＳトランジ
スタやバイポーラトランジスタなど、他の半導体装置が
単結晶島内に形成される誘電体分離基板にも同様に適用
することが可能である。
【００４３】
【発明の効果】上記したように、本発明によれば以下の
ような効果が達成される。 (1) 引き出し配線による電界効果の影響が、厚い酸化膜
により緩和されるので耐圧が向上する。 (2) 厚い酸化膜が基板内部に埋設されているので、基板
表面の段差が無くなって断線が発生しにくくなり、信頼
性が向上して微細加工も可能になる。 (3) 厚い酸化膜が埋設される溝の側壁と主表面との成す
角度θが鈍角なので、溝底部の酸化膜端部への電界集中
が緩和されて耐圧が更に向上する。 (4) 引き出し配線下の単結晶端部に高濃度拡散層を形成
したので、引き出し配線下の単結晶島１２端部への電界
集中が緩和されて耐圧がさらに向上する。
ような効果が達成される。 (1) 引き出し配線による電界効果の影響が、厚い酸化膜
により緩和されるので耐圧が向上する。 (2) 厚い酸化膜が基板内部に埋設されているので、基板
表面の段差が無くなって断線が発生しにくくなり、信頼
性が向上して微細加工も可能になる。 (3) 厚い酸化膜が埋設される溝の側壁と主表面との成す
角度θが鈍角なので、溝底部の酸化膜端部への電界集中
が緩和されて耐圧が更に向上する。 (4) 引き出し配線下の単結晶端部に高濃度拡散層を形成
したので、引き出し配線下の単結晶島１２端部への電界
集中が緩和されて耐圧がさらに向上する。
【図１】 本発明の第１実施例の断面図である。
【図２】 本発明の第２実施例の断面図である。
【図３】 図２の製造方法を示した断面図である。
【図４】 本発明の第３実施例の断面図である。
【図５】 本発明の第４実施例の断面図である。
【図６】 本発明の第５実施例の断面図である。
【図７】 酸化膜の膜厚と最小加工寸法との関係を示し
た図である。
た図である。
【図８】 従来技術の断面図である。
【図９】 従来技術の断面図である。
１０…溝、１１…誘電体分離基板、１２…ｎ- 形単結晶
領域、１３…誘電体薄膜、１４…多結晶Ｓｉ，１５…ｎ
+ 埋込層、１６、２６、３６、４２、５１、６１…酸化
膜、１７…ｎ形拡散領域、１８…引き出し配線、１９…
側壁、３４…応力緩和用の酸化膜、３５…ナイトライド
膜、６３…ポリイミド、８１…ｐ+ 形領域、８２…ｎ+
形領域
領域、１３…誘電体薄膜、１４…多結晶Ｓｉ，１５…ｎ
+ 埋込層、１６、２６、３６、４２、５１、６１…酸化
膜、１７…ｎ形拡散領域、１８…引き出し配線、１９…
側壁、３４…応力緩和用の酸化膜、３５…ナイトライド
膜、６３…ポリイミド、８１…ｐ+ 形領域、８２…ｎ+
形領域
フロントページの続き (72)発明者 森 睦宏 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平４−64247（ＪＰ，Ａ) 特開 昭61−119056（ＪＰ，Ａ) 特開 昭61−244024（ＪＰ，Ａ) 特開 平３−270230（ＪＰ，Ａ) 特開 昭59−217338（ＪＰ，Ａ) 特開 平１−196163（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762 H01L 21/76
Claims (6)
- 【請求項１】 半導体支持基板の主表面に誘電体薄膜を
介して埋め込まれた多数の第１導電型半導体単結晶島内
に半導体素子を形成してなる誘電体分離基板において、前記誘電体薄膜の内側と単結晶島との間に 形成された第
１導電型高濃度埋込層と、 基板表面において半導体素子と接続され、単結晶島外ま
で延長された引き出し配線と、 少なくとも前記引き出し配線と第１導電型高濃度埋込層
とが交差する基板表面に搾設され、その側壁と基板表面
とのなす角度が鈍角である溝と、 前記溝内を含む基板上に形成され、その主表面が略平坦
な絶縁膜と、 前記引き出し配線下の単結晶島端部の表面に形成された
第１導電型高濃度拡散層と を具備したことを特徴とする
誘電体分離基板。 - 【請求項２】 前記溝の深さが、引き出し配線の延長方
向に階段状に深くなることを特徴とする請求項１記載の
誘電体分離基板。 - 【請求項３】 前記絶縁膜は、半導体支持基板の主表面
より下に埋設された部分の厚みが、主表面より上に露出
した部分の厚みより厚いことを特徴とする請求項１また
は２に記載の誘電体分離基板。 - 【請求項４】 前記絶縁膜は、溝内に形成された第１の
絶縁膜と第１の絶縁膜表面を含む基板表面に形成された
第２の絶縁膜との積層膜であることを特徴とする請求項
１ないし請求項３のいずれかに記載の誘電体分離基板。 - 【請求項５】 第２の絶縁膜と溝の側壁との間に保護膜
が形成されたことを特徴とする請求項４に記載の誘電体
分離基板。 - 【請求項６】 前記溝の深さが、第１の絶縁膜の膜厚の
約５５％以上であることを特徴とする請求項４または５
に記載の誘電体分離基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09244492A JP3157595B2 (ja) | 1992-03-19 | 1992-03-19 | 誘電体分離基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09244492A JP3157595B2 (ja) | 1992-03-19 | 1992-03-19 | 誘電体分離基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267442A JPH05267442A (ja) | 1993-10-15 |
| JP3157595B2 true JP3157595B2 (ja) | 2001-04-16 |
Family
ID=14054586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09244492A Expired - Fee Related JP3157595B2 (ja) | 1992-03-19 | 1992-03-19 | 誘電体分離基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0872884A1 (en) * | 1997-04-14 | 1998-10-21 | Harris Corporation | Method and semiconductor device having maximum terminal voltage |
-
1992
- 1992-03-19 JP JP09244492A patent/JP3157595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267442A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474952A (en) | Process for producing a semiconductor device | |
| US5442223A (en) | Semiconductor device with stress relief | |
| US4593459A (en) | Monolithic integrated circuit structure and method of fabrication | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| US6433400B1 (en) | Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| KR100314347B1 (ko) | 반도체장치및그제조방법 | |
| US4633290A (en) | Monolithic CMOS integrated circuit structure with isolation grooves | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| JP3157595B2 (ja) | 誘電体分離基板 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
| US4251300A (en) | Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| JPH0687480B2 (ja) | 半導体装置の製造方法 | |
| JPS6273667A (ja) | 半導体素子の製造方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| KR100268890B1 (ko) | 반도체소자및그의제조방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| EP0200552A1 (en) | Photoelectric converting device | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |