JPS5814526A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5814526A
JPS5814526A JP11186881A JP11186881A JPS5814526A JP S5814526 A JPS5814526 A JP S5814526A JP 11186881 A JP11186881 A JP 11186881A JP 11186881 A JP11186881 A JP 11186881A JP S5814526 A JPS5814526 A JP S5814526A
Authority
JP
Japan
Prior art keywords
single crystal
silicon
pad
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11186881A
Other languages
English (en)
Other versions
JPH0335830B2 (ja
Inventor
Junji Sakurai
桜井 潤治
Tsutomu Ogawa
力 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11186881A priority Critical patent/JPS5814526A/ja
Publication of JPS5814526A publication Critical patent/JPS5814526A/ja
Publication of JPH0335830B2 publication Critical patent/JPH0335830B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発Qlは80 I (5ilicon on Ins
ulatingSubstrate) 構造の半導体装
置の製造方法に関す。
単結晶シリコン基板上に絶縁膜を設け、該絶縁膜上に島
状に分離された半導体素子を形成するSOI@造の半導
体装1tの製造工程において、半導体素子を形成すべき
位置に選択的に絶縁膜を配設して半導体素子のパッドと
し、該ノ(ラド及びその周囲のシリコン基板上に非単結
晶シリコンすなわち多結晶シリコン或いは非結晶シリコ
ンよりなる膜を形成して、波動或いは粒子ビーム照射に
より眩非単結晶シリコン臆を融解肱基板にエピタキシャ
ルに再結晶せしめることにより該)くラド上に単結晶シ
リコン膜を形成する場合において、該ノくラドとしては
、選択酸化法によって形成される二酸化シvtン(St
Ot)jl[がその製造方法、側端面の形状及び一般的
特性の点で最も適当である。
しかしながら融解されたシリコンの二酸化シリコン面へ
の濡れの悪さから、単結晶化後にシリコン族が該パッド
から剥離することがあるなど付着力が不十分である。
二酸化シリコンに代るべき絶縁物質として窒化シ!jコ
ン(8is・N4)については、融解されたシリコンの
窒化シリコン面への濡れは二酸化シリコンより優れ、単
結晶化後の付着力も十分ではあるが、前記の選択酸化膜
と同様の形状と厚さとを壱する窒化Illを形成するこ
とは期待し得ない。なんとならば、厚い窒化膜は内部応
力によってクラックが生じ易いからである。
また選択酸化膜上に選択的に窒化シリコン膜を形成する
ことも従来実施されていない。
本発明は、単結晶化されたシリコン膜と選択酸化法によ
って形成された二酸化シリコン絶縁膜との付着力を十分
ならしめる、選択酸化膜上に選択的に形成された層間膜
を得ることを目的とする。
本発明は、選択酸化膜の形成とマスクを共用して、選択
酸化膜の光層部分をシリコン−オキ7ナイトライド(8
i xNYOl−)或いは窒化シリコンとすることによ
りその目的を達成する。
以下に本発明を実施例により回向を用いて詳細に説明す
る。
第1図にh面図を示す如く、単結晶シリコン基板l上に
熱酸化法等により厚さ約59nmの二酸化シリコンM2
’i−形成し、次いで化学蒸看法吟により淳さ約150
nmの窒化シリコン膜を形成し、SOI構造半導体素子
のパッドとする二酸化シリコン膜を形成する部分を選択
的に除去してマスク3とする。再び熱酸化法等によりマ
スク3の開口部分のシリコン基板を酸化し、第二図に断
面図を示す如く厚さ約600nmの二酸化シリコンより
なるパッド4を形成するり ド4の表層部分をシリコン・オキシナイトライド層5と
するが、その何れの方法においても選択酸化のマスク3
を窒化の際にもマスクとすることにより、二酸化シリコ
ン膜とオキシナイトライド層とを整合せしめる本実施例
におけるシリコン基板・ キシナイトライド形成の嬉−の方法は、第itsに示す
状態の基板を1気圧のアンモニア(NH,)雰囲気中で
約1100Cに1時間程度置くことによりシリコン・オ
キシナイトライドとする。
また第二の方法は、パッド4にN“イオンを約180k
e、Vにて5X10”/−乃至lXl0”/crI?の
ドーズ量にイオン注入し、1200Cにおいて約2時間
アニールすることにより、シリコン・オキシナイトライ
ドとする。
更に第三の方法は、アンモニア、窒素或いは両者の混合
雰囲気中で波動或いは粒子ビーム照射による方法で、例
えばクセノン(Xe):7ンプの7うy シ&光のs 
J /crt?、 2 om sの照射を5’KJ/i
の加圧窒素雰囲気中で実施することによりシリコ;ン・
オキシナイトライド層5を形成後燐酸(HSPO,)水
溶液中に温度160C乃至170C程腿において約30
分t!J+浸漬して窒化シリーンよりなるマスク3を除
去し、次いで緩衝弗化水素酸等によるウェットエツチン
グによりシリコン拳オキシナイト2イド層5をマスクと
してパッド4以外の二酸化シリコン膜2を除去し、基板
1の単結晶を露出せしめる。かくの如き基板上に第四図
1こ#r面図を示す如く、例えば化学蒸着法によりモノ
シラン(SiH,)より温に600C乃至700C程度
において非単結晶シリコン膜 成する。次いで波動或いは粒子ビーム照射により非単結
晶シリコン膜6を融解し再結晶せしめるとき、基板1に
接する部分より、基板lの単結晶にエピタキシャルに再
結晶化が進行し、/フッド4の上部に及び、単結晶シリ
コンjl!6′を得る。
前記実施例においては、シリコン基板1に選択酸化法に
よって二酸化シリコン膜4を形成する際の一スク3を窒
化シリ;ンにより形成したが、窒化シリコンに代えて白
金等の高融点でかつ酸素或いは窒素と化合し難い金属を
マスクとして前記実施例と同様の酸化、窒化を実施し、
マスクを玉水嶋の酸により除去するならば、前記実施例
の窒化反応が更に進行して、シリコン・オキシナイトラ
イドが窒化シリコンとなっても前記実施例と同様に取扱
うことが可能である。
前記実施例の如く、表層部分をシリコン働ナイトライド
或いは窒化シリコンとした酸化シリコンよりなるパッド
上に形成された単結晶シリコン領域に半導体素子を形成
すれば、lフッドとの付着力不足等の懸念なく安定した
半導体素子を得ることが可能となる。
本発明は以上説明した如く、単結晶シリコン基板上に酸
化シリコンよりなる絶縁膜を配設し、該絶縁膜上の非単
結晶シリコン領域を波動或いは粒子ビーム照射により融
解し、基板にエピタキシャルに再結晶せしめて単結晶シ
リコンとし、これより半導体素子8形成するSOI構造
の半導体装置の製造方法において、蚊絶縁膜の表層部分
をシリコンφオキシナイトライド或いは窒化シリコンと
することにより単結晶シリコン領域と骸絶縁物との付着
力を充分ならしめるものであって、SOI構造の半導体
装置の発展に大きく寄与する。
【図面の簡単な説明】
第11乃全第4図は本発明の拠施例を示す断面図である
。図4こ8いて、1はシリコン基板、2は二酸化シリコ
ン族、3はマスク、4はパッド、5はシリコン・オキシ
ナイト2イド層、6は非単結晶シリコン族を示す〇 化1人 弁1士  松 岡 宏四戸賢コ第 1 図 事zrZJ 第31¥l ’j541vl

Claims (1)

    【特許請求の範囲】
  1. 単結晶シリコン基板上にシリコン酸化物よりなる絶縁膜
    を配設し、前記絶縁膜を含む前記基板面上に非単結晶シ
    リコン膜を形成し、前記非単結晶シリコン膜を波動或い
    は粒子ビーム照射により融解し、前記基板に−ピ゛−牛
    シャルに結晶化せしめて単結晶シリコン膜とし、前記単
    結晶シリコン膜に半導体素子を形成する半導体装置の製
    造方法において、前記絶縁膜の表層部分をiaaを含む
    シリコン化合物に変化せしめることを特徴とする半導体
    装置の製造方法。
JP11186881A 1981-07-17 1981-07-17 半導体装置の製造方法 Granted JPS5814526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11186881A JPS5814526A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11186881A JPS5814526A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5814526A true JPS5814526A (ja) 1983-01-27
JPH0335830B2 JPH0335830B2 (ja) 1991-05-29

Family

ID=14572173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11186881A Granted JPS5814526A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5814526A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179523A (ja) * 1985-02-05 1986-08-12 Agency Of Ind Science & Technol 単結晶薄膜形成方法
US5116768A (en) * 1989-03-20 1992-05-26 Fujitsu Limited Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate
JPH08203886A (ja) * 1995-01-11 1996-08-09 Lg Semicon Co Ltd 半導体素子の隔離方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116627A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116627A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179523A (ja) * 1985-02-05 1986-08-12 Agency Of Ind Science & Technol 単結晶薄膜形成方法
US5116768A (en) * 1989-03-20 1992-05-26 Fujitsu Limited Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate
JPH08203886A (ja) * 1995-01-11 1996-08-09 Lg Semicon Co Ltd 半導体素子の隔離方法

Also Published As

Publication number Publication date
JPH0335830B2 (ja) 1991-05-29

Similar Documents

Publication Publication Date Title
US8053330B2 (en) Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US4472459A (en) Local oxidation of silicon substrate using LPCVD silicon nitride
JPH02283014A (ja) 支持体上に結晶材料のシートを形成する方法
JPS59208743A (ja) 半導体装置の製造方法
JPS5814526A (ja) 半導体装置の製造方法
US4125427A (en) Method of processing a semiconductor
JPS617622A (ja) 半導体装置の製造方法
JPH0337728B2 (ja)
JPS634345B2 (ja)
JPS58175844A (ja) 半導体装置の製造方法
JPS6164119A (ja) 半導体装置の製造方法
JPH06333822A (ja) 半導体装置
JPH0396222A (ja) 単結晶Si膜の形成方法
JPS6112374B2 (ja)
JP2605286B2 (ja) 半導体装置の製造方法
JPS58200525A (ja) 半導体装置用基板の製造方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPH0261144B2 (ja)
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS61117821A (ja) 半導体装置の製造方法
JPS61127118A (ja) 半導体薄膜の形成方法
JPS6341029A (ja) 半導体装置の製造方法
JPS6116530A (ja) 半導体装置の製造方法
JPS59197129A (ja) 半導体装置の製造方法
JPS5814529A (ja) 半導体装置の製造方法