JPS5814529A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5814529A
JPS5814529A JP56111869A JP11186981A JPS5814529A JP S5814529 A JPS5814529 A JP S5814529A JP 56111869 A JP56111869 A JP 56111869A JP 11186981 A JP11186981 A JP 11186981A JP S5814529 A JPS5814529 A JP S5814529A
Authority
JP
Japan
Prior art keywords
silicon
film
thickness
poly
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56111869A
Other languages
English (en)
Other versions
JPS6317220B2 (ja
Inventor
Junji Sakurai
桜井　潤治
Haruhisa Mori
森　治久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56111869A priority Critical patent/JPS5814529A/ja
Publication of JPS5814529A publication Critical patent/JPS5814529A/ja
Publication of JPS6317220B2 publication Critical patent/JPS6317220B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装ｒＩＬの製造方法、特に杷−膜上５ｕ
ｂｓｔｒａｔｅ）構造の半導体装−〇製造方法に関す０
例えば酸化シリコンよりな、る絶縁属上ＫＱに分離され
九半導体素子を形成する５ＯＩＩＩ造の半導体装置の製
造工程において、絶縁属上の非単結晶シリコンすなわち
多結晶シリコン或いは非結晶シリコンにより形成された
島状に分離された４編状半導体領域を波動或いは粒子ビ
ーム照射による熱処理により融解し、冷却再結晶化せし
めて単結コンの絶縁膜を形成する二酸化シリコン（Ｓ　
ｉ　Ｏり面への濡れの悪さから、単結晶化後に半導体領
域が絶縁膜から剥離することがあるなど、付着力が不充
分である。
本発明は、前記の如く再結晶化により形成された単結晶
シリコン領域と酸化シリコン絶縁膜との付着力を増大し
、剥離等の障害を未然に防止する本発明は酸化シリコン
絶縁属の我面近傍において、＋１！素原子に対してシリ
コン原子を過剰とすることにより、その表面上に融解再
結晶により形成された単結晶シリコン薄膜との付着力を
増加せし以下に本発明を実施例により図面を用いてａ４
’細にａ明する。
第１１械（ａ）Ｋ断面図を示す如く、シリコン基板１上
に二酸化シリコン（ＳｉＯｘ）Ｋよ）厚さ約５００ａｍ
（Ｄ絶縁−２を形成する。二酸化シリコン絶ＩＩ＆１１
４２はモノシラン（ＳｉＨ番）１０１：アルゴン（Ａｒ
）９０−の混合気体と酸素（Ｏ冨）とを容量比２００：
１として、温度約６５０℃の反応管内で反応せしめる化
学蒸着法により基板１上に成長せしめられる。
次いで前記モノシランの混合気体とｔＲ素との容量比を
１０００：ｌ程度として、−素原子に対してシリコン原
子の過剰な酸化−８ｉｘ０７によ〕−３を厚さ約１０１
００ｎ成長せしめる。しかる後酸素の供給を完全に停止
し、多結晶シリコン１１４４を厚さ約４００ａｍに成長
せしめる。
なお多結晶シリコン虞４形成後１通常の気相成長法によ
りて、窒化シリコン（８ｉｓ　Ｎ４　）編５を厚さ約１
１００ａ成長せしめ被覆層とすることが望まし４０以上
の実施例の如くに形成され九第１図（ａ）の如き構造を
有する基板に対して、第１図（ｂ）の断面図に示す如く
、窒化シリコン−５及び多結晶シリコン膜４を選択的に
除去して島状に分離された領域を形成し、波動或いは粒
子ビーム照射によシ多結晶シリコン３１４を融解、再結
晶せしめて単結晶シリコン属よりなる領域４／を得る。
本＊廁例においては、融解したシリコンはシリコン過剰
なシリコン酸化物上にある丸めに、二酸化シリコン上に
ある場合と異′＆に濡れ性が嵐（。
単結晶シリコン領域４′と８１ｘＯｙｊ［３との付着力
は充分にある０ 更に窒化シリコン酸５を被覆層とすることによシ、再結
畠後の単結晶シリコン領域４′の上面は平滑であり、纒
に８ＬｘＯ７膜３との付着力が強化される効果を有する
０ 次に他Ｏ実施例を第２図（ｓ＋）及び紛の断面図を用い
て説明する。単結晶シリコン基板１１上の半導体素子を
形成すぺ自位置に選択的に二酸化シリコン酸１２を熱酸
化法によ）厚さ約６００　ｎｍに形成し９送端で基板全
ＩＪＩＪＫ＃記例と同様な化学蒸着法によｐ多結晶シリ
コン３１１３を厚さ約１１００ａ成長せしめる。この基
板金’ｒＭ　Ｋ　Ａ　ｒ＋イオンを約１８０ＫＪ！ＶＫ
て１Ｘ１０１”／ｊ　　８度のドーズ量にイオン注入す
ると、多結晶シリコン酸１３中のシリコン原子がＡｒ”
　４オンと（ｉ）衝突によ〉５×１０１１／ｊｌｉ度二
酸化シリコン膜１２中に入る０なお本実施例においては
、Ａｒ＋イオンの分布のピーク、は二酸化シリコン酸１
２中にある０以上の如く、二酸化シリコン１ｋ１２ｏ表
層部分１２′をシリコン過剰とした後に、再び化学蒸着
法によ〉多結晶シリコンを厚さ約４００　ｍｍ成長せし
めて、多結晶シリコンｌ［１４を得る０次いで９例えば
ＬＯＷ連続波アルゴンレーザ光をビーム直１１５０Ｌ、
５Ｇ−オーバーラツプとして１０ｇ＋／ｓ・Ｃ０速度で
走査照射する。ことによＬ多結晶シリクン編１４を融解
し、再結晶せしめるとき、基板１１Ｋｍ！する部分より
基板１１の単結晶にエピタキシャルに再結晶化が進行し
、ニー化シリコン膜１２の上部に及んで単結晶シリコ／
属１４’を得る０　本ｓｍ例においても前！実施例と同
様に単結晶シリコン酸１４′と二酸化シリコン膜１２と
の付着力は充分で番る０ なお前記第二〇５Ａ施例の多結晶シリコン膜１３を２０
０ｎｍ程度と厚くシ、同様のＡｒ＋イオン注入を行えば
Ａｒ＋イオン分布のピークは多結晶シリコン基板１Ｂ中
にあり、一旦この多結晶シリコン膜１３を除去し、改め
て多結晶シリコンｌ［１４を成長せしめても同様の効果
が得られるＯ ｐＡ紀各実施例の如く９表層部分を深部よりシリコン過
剰とした酸化シリコン絶縁属上に形成された単結晶、シ
、す４コン韻域４′或いは１４′に半導体素子を形成す
れば、絶縁膜との付着力不足；の懸念なく安定した半導
体素子を得ることが可−となる。
本発明は以上説明した如（、シリコン基板上に酸化シリ
、コンよりなる絶縁膜を形成し、−絶緻一上の非単結晶
シリコン領域を波動或いは粒子ビーム照射により融解再
結晶せしめて単結晶シリコンとし、これよ、り半導体素
子を形成するＳＯＩ構造の半導体装置の製造方！−にお
いて、該絶縁属の餞層部分をシリコン過剰とすることに
より単結晶シリコン領域と該絶縁層との付着力を充分な
らしめるものであって、８０Ｉ構造の半導体装置の発展
に大きく寄与する。
【図面の簡単な説明】
第１図（ａ）乃至第２図（ｂ）は本発明の実施例を示す
断面図である。 図において、１はシリコン基板、２は二酸化シリコン絶
縁膜、３は５ｉｘＯＹ膜、４は多結晶シリコン膜、５は
窒化シリコン膜、１１はシリコン基板、１２は二酸化シ
リコン膜、１２′はシリコン過剰な表層部分、１３は多
結晶シリコン膜、１４は多結晶シリコン膜を示す０ 序　１１￥１（α） 隼ＩＩ￥ｌ　（ｂ） 隼２図（幻− Ｌ 寥ｚｒＡ（ｂ） 手続補正書（旗） 特許庁長官殿 １、・１１ｆ１のノ乏小 昭ｆ１１５６τＩ持１１′［願第１１１Ｅ１６９シ；３
、ｈｔｉ＋ｌｉを１”る古 −Ｉｌｆ１との関（Ｉ　　　　　持、；↑出願人住所　
神奈川県用崎市中１１；ｊ区１−ｌｌ・１中１＋１ｏ＋
ｓ１％地（５２２）名称富士通株式会社 ４　代　　理　　人　　　　住所　神奈川県用崎市中属
μ区１−１１・１１１中１０１５番地８、　　Ｔｉｔ　
　＋ｌ　　の　内　ｌメ　　別紙の通りｌ）本願明細書
第フ頁第３〜第番行Ｋ「第１図・・・・・・である。」
とあるのを［第１図（ａ）及び（ｂ）ｔ’！本発明の一
実施例を示す基板断面図、第２図（ａ）及び（ｔｊは本
発明の他の実施例を示す基板断面図である。」と補正す
る。

Claims (1)

    【特許請求の範囲】
  1. リコン挾を形成し、前記非単結晶シリコン膜を波動或い
    社粒子ビーム照射によ）融解後納晶化せしめて単結晶シ
    リコン膜とし、前記単結晶シリコン膜に半導体素子を形
    成する半導体装置の製造方法おいて酸素原子に対しシリ
    コン原子を過剰とすることを％徴とする単導体装置の製
    造方法０
JP56111869A 1981-07-17 1981-07-17 半導体装置の製造方法 Granted JPS5814529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56111869A JPS5814529A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56111869A JPS5814529A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5814529A true JPS5814529A (ja) 1983-01-27
JPS6317220B2 JPS6317220B2 (ja) 1988-04-13

Family

ID=14572196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56111869A Granted JPS5814529A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5814529A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205713A (ja) * 1983-05-10 1984-11-21 Sony Corp 半導体薄膜の結晶化方法
EP0202718A2 (en) * 1985-05-22 1986-11-26 Koninklijke Philips Electronics N.V. A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205713A (ja) * 1983-05-10 1984-11-21 Sony Corp 半導体薄膜の結晶化方法
EP0202718A2 (en) * 1985-05-22 1986-11-26 Koninklijke Philips Electronics N.V. A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate

Also Published As

Publication number Publication date
JPS6317220B2 (ja) 1988-04-13

Similar Documents

Publication Publication Date Title
JPS5939790A (ja) 単結晶の製造方法
JPS5814529A (ja) 半導体装置の製造方法
JPS60136304A (ja) 半導体単結晶膜の製造方法
JPS6119116A (ja) 半導体装置の製造方法
JPS58116722A (ja) 半導体装置の製造方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPH0236052B2 (ja)
JPH0517693B2 (ja)
JPS5825220A (ja) 半導体基体の製作方法
JPS5812320A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPH0335830B2 (ja)
JPH0795526B2 (ja) 単結晶薄膜の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS6038809A (ja) 半導体装置の製造方法
JPS6167218A (ja) 半導体装置の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法
JPS6265410A (ja) 単結晶薄膜形成方法
JPS5919312A (ja) 半導体装置の製造方法
JPS61197492A (ja) 半導体結晶形成方法
JPS5835916A (ja) 半導体装置の製造方法
JPS59101822A (ja) 半導体装置用基板の製造方法