JPS60136304A - 半導体単結晶膜の製造方法 - Google Patents
半導体単結晶膜の製造方法Info
- Publication number
- JPS60136304A JPS60136304A JP24383483A JP24383483A JPS60136304A JP S60136304 A JPS60136304 A JP S60136304A JP 24383483 A JP24383483 A JP 24383483A JP 24383483 A JP24383483 A JP 24383483A JP S60136304 A JPS60136304 A JP S60136304A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- metal
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半畳体紫子として三次元構造の半導体素子の製
造に好適な半導体単結晶膜の製造方法に関する。
造に好適な半導体単結晶膜の製造方法に関する。
シリコン（Ｓｉ禅結晶基板を結晶成長の―とじ、絶縁膜
上に堆慎した多結晶又は非晶ｚ’ｓｔｙ、結晶化する方
法には、すでに提案（特開昭５６−７３６９７ ｉＭ、
Ｔａｍｕｒａ ｅｔ ａｌ、 Ｊｐｎ、 Ｊ、 Ａｐ
ｐｌ、 Ｐｈｙｓ、 １９．Ｌ２３゜１９８０ ）され
ているブリッジング・エピタキシャル法がある。
上に堆慎した多結晶又は非晶ｚ’ｓｔｙ、結晶化する方
法には、すでに提案（特開昭５６−７３６９７ ｉＭ、
Ｔａｍｕｒａ ｅｔ ａｌ、 Ｊｐｎ、 Ｊ、 Ａｐ
ｐｌ、 Ｐｈｙｓ、 １９．Ｌ２３゜１９８０ ）され
ているブリッジング・エピタキシャル法がある。
この技術に於いては、第１図に示した構造の試料（１；
単結晶ｓｉ基板、２；絶縁展、５；堆積された多結晶又
は非晶質Ｓｔ）にレーザ光又は電子ビーム６”！ｒ走査
７照射する事に工）堆積層の一部ｔｍ融層４とし、その
冷却過程において液相エピタキシャル成長′４Ｉ：横方
向に生せしめ絶縁膜２上に単結晶８ ｉ ３ン形成する
ものである。この技術の最大の欠点はレーザ光又は簀子
ビーム照射後に生じる表面形状の変化である。即ち、レ
ーザ光又は電子ビームを走査・照射するとＳｉ表面層が
一度融解し続いて固化する為に表面層に凹凸が生じるの
が通常の結果である。この凹凸は場合によれば１μｍ前
後に達する場合もあや、従って、ＶＬＳＩの如き微細な
デバイスの作製には本プロセスは好適とはいえなかった
。
単結晶ｓｉ基板、２；絶縁展、５；堆積された多結晶又
は非晶質Ｓｔ）にレーザ光又は電子ビーム６”！ｒ走査
７照射する事に工）堆積層の一部ｔｍ融層４とし、その
冷却過程において液相エピタキシャル成長′４Ｉ：横方
向に生せしめ絶縁膜２上に単結晶８ ｉ ３ン形成する
ものである。この技術の最大の欠点はレーザ光又は簀子
ビーム照射後に生じる表面形状の変化である。即ち、レ
ーザ光又は電子ビームを走査・照射するとＳｉ表面層が
一度融解し続いて固化する為に表面層に凹凸が生じるの
が通常の結果である。この凹凸は場合によれば１μｍ前
後に達する場合もあや、従って、ＶＬＳＩの如き微細な
デバイスの作製には本プロセスは好適とはいえなかった
。
これらの欠点を解決する一つの手法に、同相工ピタキシ
ャル成長法による絶縁膜上への単結晶ＳＬの成長がある
。その基本的な考え方は、単結晶８ｉ基板上に非晶質Ｓ
ｉと絶縁膜との系よりなる層を積み上げ、その後に電気
炉で加熱するか又はレーザ光・電子ビーム等の加熱源ケ
走を［−１表面層！俗融させる事なく固相成長させる所
にある。表面層を溶融させないから、表面凹凸は全く生
じないという利点がある。しかしながら、結晶成長その
ものに関して言えば、同相エピタキシャル成長は液相エ
ピタキシャル成長工９も格段に難しい技術である。即ち
、加熱中に一度、多結晶の核が形成されると、最早、固
相エピタキシャル成長は進行しなくなってしまう。言い
換えると、固相エピタキシャル成長と多結晶核形成の競
合過程を明確にし、その両者２制（財）する事が、本技
術成功への鍵といえる。
ャル成長法による絶縁膜上への単結晶ＳＬの成長がある
。その基本的な考え方は、単結晶８ｉ基板上に非晶質Ｓ
ｉと絶縁膜との系よりなる層を積み上げ、その後に電気
炉で加熱するか又はレーザ光・電子ビーム等の加熱源ケ
走を［−１表面層！俗融させる事なく固相成長させる所
にある。表面層を溶融させないから、表面凹凸は全く生
じないという利点がある。しかしながら、結晶成長その
ものに関して言えば、同相エピタキシャル成長は液相エ
ピタキシャル成長工９も格段に難しい技術である。即ち
、加熱中に一度、多結晶の核が形成されると、最早、固
相エピタキシャル成長は進行しなくなってしまう。言い
換えると、固相エピタキシャル成長と多結晶核形成の競
合過程を明確にし、その両者２制（財）する事が、本技
術成功への鍵といえる。
先ず同相エピタキシャル成長と多結晶の核発生の関係に
ついて説明する。第２図直線８は、Ｓｉ基板上に堆積さ
第１た１００ＯＡの犀さｔ有する非晶質Ｓｉが加熱され
た場合固相エピタキシャル成長が基板表面ニジ進行し堆
積層が単結晶化するのに要する時間、及び破線９は非晶
質Ｓｔの内部で多結晶の核が発生するのに要する時間９
を加熱温度の関数として整理したものである。単結晶Ｓ
ｔ乞得るには多結晶の核発生が生じる前にエピタキシャ
ル成長が進行する事が必須である。このためには、鼻２
図工９９００℃以下の低温でアニールを行う必要のある
事がわかる。試料全体ラミ気炉で加熱（。
ついて説明する。第２図直線８は、Ｓｉ基板上に堆積さ
第１た１００ＯＡの犀さｔ有する非晶質Ｓｉが加熱され
た場合固相エピタキシャル成長が基板表面ニジ進行し堆
積層が単結晶化するのに要する時間、及び破線９は非晶
質Ｓｔの内部で多結晶の核が発生するのに要する時間９
を加熱温度の関数として整理したものである。単結晶Ｓ
ｔ乞得るには多結晶の核発生が生じる前にエピタキシャ
ル成長が進行する事が必須である。このためには、鼻２
図工９９００℃以下の低温でアニールを行う必要のある
事がわかる。試料全体ラミ気炉で加熱（。
た場合ン考えると、横方向同相エピタキシャル成長距離
は高々０．３μｍ （８０（Ｊ℃で加熱）、１μｍ（６
００℃で加熱）となる。
は高々０．３μｍ （８０（Ｊ℃で加熱）、１μｍ（６
００℃で加熱）となる。
次に、加熱源ビ走査した場合の、横方向のエピタキシャ
ル成長について説明する。基本的な考え方を第６図に模
式的に示した。加熱にともないシード部分より縦方向【
こエピタキシャル成長した単結晶８ｉ３は加熱源６が矢
印７で示した方向に走査されれば横方向に進行する。こ
の場合、加熱源の進行速度は結晶成長速度と同期する必
要がある。
ル成長について説明する。基本的な考え方を第６図に模
式的に示した。加熱にともないシード部分より縦方向【
こエピタキシャル成長した単結晶８ｉ３は加熱源６が矢
印７で示した方向に走査されれば横方向に進行する。こ
の場合、加熱源の進行速度は結晶成長速度と同期する必
要がある。
前述したエピタキシャル速度と多結晶の核発生との１共
１係から加熱温度は９００℃以下、従って走斉速度は１
０μｍ／ｓｅｃ以下の速度で加熱源は走査される事に７
．ｃる。走介速度が、この様に遅くなると、加熱源が未
だ至っていない領域も熱伝導の為に、当然温度が上る事
に１よる。従って領域１０には多結晶Ｓｔの核が発生す
る事に７′Ｌる。一度、多結晶Ｓｔが形成されると、同
相成長では単結晶とはならす、その結果エピタキシャル
成長は停止する事になる。
１係から加熱温度は９００℃以下、従って走斉速度は１
０μｍ／ｓｅｃ以下の速度で加熱源は走査される事に７
．ｃる。走介速度が、この様に遅くなると、加熱源が未
だ至っていない領域も熱伝導の為に、当然温度が上る事
に１よる。従って領域１０には多結晶Ｓｔの核が発生す
る事に７′Ｌる。一度、多結晶Ｓｔが形成されると、同
相成長では単結晶とはならす、その結果エピタキシャル
成長は停止する事になる。
以上の考察を基にすれば、同相エピタキシャル成長速度
乞促進する工夫、あるいは多結晶核の発生速度を抑制ｒ
る工夫が新しく見い出さイ１ない限り、固相成長法で絶
縁膜上に単結晶Ｓｔを形成する事＆１非常に困難である
との結論となる。
乞促進する工夫、あるいは多結晶核の発生速度を抑制ｒ
る工夫が新しく見い出さイ１ない限り、固相成長法で絶
縁膜上に単結晶Ｓｔを形成する事＆１非常に困難である
との結論となる。
本発明は、上ｉｅ、従来の問題を解決し固相エピタキシ
ャル成長速度を促進し、容易に絶縁膜上に十ηに体重結
晶ケ成長させることができる半導体単結晶膜の良造方法
Ｚ提供することである。
ャル成長速度を促進し、容易に絶縁膜上に十ηに体重結
晶ケ成長させることができる半導体単結晶膜の良造方法
Ｚ提供することである。
本発明は２つの工程の組み合わせにより構成される。第
１の工程は、単結晶Ｓｉと非晶質Ｓｔ層との境界領域に
Ａｔ又はＡｕの如き余端を挿入１゜てアニールする工程
である。このようにすると−挿入された金属原子が８ｌ
−８ｌ間の共有結合を切Ｊ１易くする結果、固相エピタ
キシャル成長速度は約１桁、促進される。従って、絶縁
膜上に於ける、横方向結晶成長距離は従来法に比して約
１桁、長くなる事になる。第２の工程は、第１の工８１
１終了した試料の上に分子線エピタキシャル法又は化学
気相反応法ン用いて、Ｊ４Ｌ結晶ＳｉＹエピタキシャル
成長する工程である。即ち、第１の工程終了後に得られ
る単結晶薄膜層中には若干の金属原子が含まれる。そこ
で、第２の工程に於いて、その上に金属原子を含まない
純粋な単結晶Ｓｉを成長させる訳である。
１の工程は、単結晶Ｓｉと非晶質Ｓｔ層との境界領域に
Ａｔ又はＡｕの如き余端を挿入１゜てアニールする工程
である。このようにすると−挿入された金属原子が８ｌ
−８ｌ間の共有結合を切Ｊ１易くする結果、固相エピタ
キシャル成長速度は約１桁、促進される。従って、絶縁
膜上に於ける、横方向結晶成長距離は従来法に比して約
１桁、長くなる事になる。第２の工程は、第１の工８１
１終了した試料の上に分子線エピタキシャル法又は化学
気相反応法ン用いて、Ｊ４Ｌ結晶ＳｉＹエピタキシャル
成長する工程である。即ち、第１の工程終了後に得られ
る単結晶薄膜層中には若干の金属原子が含まれる。そこ
で、第２の工程に於いて、その上に金属原子を含まない
純粋な単結晶Ｓｉを成長させる訳である。
以下、本発明の実施例を図面Ｙ用いて説明する。
第４図は、本発明における第１ ｆｊ程、即ち、横方向
の結晶成長着示す断面図である。即ち、第４図（ａｔは
アニール前、（ｂｌ及び（ｃｌはアニール後の断面を示
す図である。
の結晶成長着示す断面図である。即ち、第４図（ａｔは
アニール前、（ｂｌ及び（ｃｌはアニール後の断面を示
す図である。
先ず、８ｉ基板（１）上に通常の工程にＪ：υ絶縁膜［
２＋ ’＆影形成ｉｋ、鍾結晶とすべき場所の絶縁膜（
２）をホトリングラフイー技術にエフ除去し開口部Ｚ形
成する。次いで、分子線エピタキシャル法又は気相化学
反応エピタキシャル法に、、ｌ：すＳｉ層ビ堆積する。
２＋ ’＆影形成ｉｋ、鍾結晶とすべき場所の絶縁膜（
２）をホトリングラフイー技術にエフ除去し開口部Ｚ形
成する。次いで、分子線エピタキシャル法又は気相化学
反応エピタキシャル法に、、ｌ：すＳｉ層ビ堆積する。
、種結晶部の上には単結晶５ｔ（１１）が成長し絶縁膜
上には多結晶が成長するゎここでは、絶縁膜としては５
ｉ０２膜を用い、その厚さ及びその上に堆積しｆｃＳｉ
膜の厚さは各々、０．５μｍ及び０．６μｍとした。こ
の場合、単結晶５ｔ（１１辺領域は５ｉ０２ 膜（２）
上に約０．３ ｔｔ ｍ張り出している。５ｉ０２膜（
２）上に堆積した多結晶Ｓｔの領域を選択エツチングに
より除去した後、エピタキシャル単結晶５ｌ（１１Ｘ／
Ｊ側壁に金属膜（１２’）’Ｙ ２００Åの厚さで被着
する。この場合、金属膜（１２）を試料の全面に蒸着し
また後に ドライ・エツチング２行なえば、金属膜（１
２Ｘ！単結晶５ｔ（１１Ｘ））＊ｌＪ壁０）ミニ残る事
ニｔ、Ｃる。
上には多結晶が成長するゎここでは、絶縁膜としては５
ｉ０２膜を用い、その厚さ及びその上に堆積しｆｃＳｉ
膜の厚さは各々、０．５μｍ及び０．６μｍとした。こ
の場合、単結晶５ｔ（１１辺領域は５ｉ０２ 膜（２）
上に約０．３ ｔｔ ｍ張り出している。５ｉ０２膜（
２）上に堆積した多結晶Ｓｔの領域を選択エツチングに
より除去した後、エピタキシャル単結晶５ｌ（１１Ｘ／
Ｊ側壁に金属膜（１２’）’Ｙ ２００Åの厚さで被着
する。この場合、金属膜（１２）を試料の全面に蒸着し
また後に ドライ・エツチング２行なえば、金属膜（１
２Ｘ！単結晶５ｔ（１１Ｘ））＊ｌＪ壁０）ミニ残る事
ニｔ、Ｃる。
今、多結晶８ｉのエツチングが多結晶８ｉ領域のみなら
ず単結晶Ｓｔ領域迄、進行すれば、金属膜（１２ｎ一部
分、Ｓｉ基板（１）に直接被着することになる。しかし
１ｆがら、このプロセスの要点は、単結晶５ｉ（ｉｉ辺
伸壁に金属膜（１２）を被着する点にあシ、従って、例
え金属膜の一部が基板５ｔ（１）ｉこ接しても、本発明
ケ遂行する上での障害とはならない１ 仄いで、分子線蒸着法、スパッタリング法、ＣＶＩ）（
ＣｈｅｍｉｃａｔＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等ビ用い非晶質５ｔ（１３）’Ｙ堆積する。その後、
Ｓｔとエツチング速度の近い有機物質Ｙ試料表面に堡布
（７、平滑化する。最後に試料表面よりエツチングし、
８１！４図（ａｌの構造を得る。
ず単結晶Ｓｔ領域迄、進行すれば、金属膜（１２ｎ一部
分、Ｓｉ基板（１）に直接被着することになる。しかし
１ｆがら、このプロセスの要点は、単結晶５ｉ（ｉｉ辺
伸壁に金属膜（１２）を被着する点にあシ、従って、例
え金属膜の一部が基板５ｔ（１）ｉこ接しても、本発明
ケ遂行する上での障害とはならない１ 仄いで、分子線蒸着法、スパッタリング法、ＣＶＩ）（
ＣｈｅｍｉｃａｔＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等ビ用い非晶質５ｔ（１３）’Ｙ堆積する。その後、
Ｓｔとエツチング速度の近い有機物質Ｙ試料表面に堡布
（７、平滑化する。最後に試料表面よりエツチングし、
８１！４図（ａｌの構造を得る。
６００℃の温度で１時間丁ニールした後の結果ケ第４図
ｔｂ＋及び（ｃｌに示す。図（ｂｌはアニールと共に金
属膜（１２）が横方向に移動し、単結晶領域（１４）が
Ｓｉｎｇ 膜上に拡がりｆｃ場合である。この場合、単
結晶（１４ｘこは金属膜（１２）を構成する金属原子が
若干會まれる事になる。第４図（ｅｌｆ；Ｊ、単結晶成
長と同時に金属がその内部に拡散した場合である。、併
って領域（１頌■Ｓｔと金属との共晶状態となる。
ｔｂ＋及び（ｃｌに示す。図（ｂｌはアニールと共に金
属膜（１２）が横方向に移動し、単結晶領域（１４）が
Ｓｉｎｇ 膜上に拡がりｆｃ場合である。この場合、単
結晶（１４ｘこは金属膜（１２）を構成する金属原子が
若干會まれる事になる。第４図（ｅｌｆ；Ｊ、単結晶成
長と同時に金属がその内部に拡散した場合である。、併
って領域（１頌■Ｓｔと金属との共晶状態となる。
アニール後の結晶状態が第４図（ｂｌに示した状態とな
るか、第４図（ｃｌに示した状態となるかは、単結晶５
ｉ（ｉｔ）ｌこ被着する金属膜（１２辺種類に依存する
。
るか、第４図（ｃｌに示した状態となるかは、単結晶５
ｉ（ｉｔ）ｌこ被着する金属膜（１２辺種類に依存する
。
金属原子がＡＩの場合には前者となり、Ａ ｕ ０）場
合には後者となる。いずれの場合に於いても同相エピタ
キシャル成長速度は金属膜を被危しｌよい場合に比して
約１桁、促進される。一方、非晶質Ｓｉ中に於ける多結
晶核の形成時間は、金属膜被着の有無に依存しない。従
って単結晶の成長距離は、従米法に比して約１桁向上す
る隼になる。早実、こオ′１らの試料乞６００ ’Ｃ’
ｔ−１時間アニールした時には１０／Ｊｌｌの又６時間
アニールした時には６０μｎｌの横方向エピタキシャル
成長距離が得られている。
合には後者となる。いずれの場合に於いても同相エピタ
キシャル成長速度は金属膜を被危しｌよい場合に比して
約１桁、促進される。一方、非晶質Ｓｉ中に於ける多結
晶核の形成時間は、金属膜被着の有無に依存しない。従
って単結晶の成長距離は、従米法に比して約１桁向上す
る隼になる。早実、こオ′１らの試料乞６００ ’Ｃ’
ｔ−１時間アニールした時には１０／Ｊｌｌの又６時間
アニールした時には６０μｎｌの横方向エピタキシャル
成長距離が得られている。
一方、金属膜を絶縁膜（２）の開孔部に先ず被着り、−
その鏝、５ｉＪ＝ｖ堆積してもエピタキシャル成長が横
方向に進行する事は言う迄も１工い。その−例ケ第５図
に示す。図において、金属膜（１２Ｘ；！単結晶出１１
の上面に仮着され、その上１こ非晶質８Ｈ１３）が４１
Ｊ！ｔされｆこ構造となっている。この場合、第４し１
の例とは異なシ、Ｓｉ層の堆積は一回で終了する訳であ
るから、それだけ工程が簡単イヒされる事になる、 しかしながら、アニール後に得られる結晶成長距離の点
では、８ｇ５図の手法は第４図の手法より劣る結果とな
っている。即ち、６００℃で６時間アニールしても横方
向の成長距離は高々、１０μｍ″１：あった。この原因
として、ｒＡ５１Ｑ＋の例Ｉに於いて（瓜結晶成長が先
ず縦方向に進行し１、次いで横方向に進行する為と考え
られる。即ち、金属膜（１２Ｘ；ｊ、単結晶成長が縦方
向に進行する除に、試料の台面上にパイルアップする。
その鏝、５ｉＪ＝ｖ堆積してもエピタキシャル成長が横
方向に進行する事は言う迄も１工い。その−例ケ第５図
に示す。図において、金属膜（１２Ｘ；！単結晶出１１
の上面に仮着され、その上１こ非晶質８Ｈ１３）が４１
Ｊ！ｔされｆこ構造となっている。この場合、第４し１
の例とは異なシ、Ｓｉ層の堆積は一回で終了する訳であ
るから、それだけ工程が簡単イヒされる事になる、 しかしながら、アニール後に得られる結晶成長距離の点
では、８ｇ５図の手法は第４図の手法より劣る結果とな
っている。即ち、６００℃で６時間アニールしても横方
向の成長距離は高々、１０μｍ″１：あった。この原因
として、ｒＡ５１Ｑ＋の例Ｉに於いて（瓜結晶成長が先
ず縦方向に進行し１、次いで横方向に進行する為と考え
られる。即ち、金属膜（１２Ｘ；ｊ、単結晶成長が縦方
向に進行する除に、試料の台面上にパイルアップする。
その為、金属膜被着の効果は横方向成長には余シ寄与し
なかったのであろう。
なかったのであろう。
Ｓｉ膜の堆積を一回のプロセスで済まし、且つ金属膜な
単結晶Ｓｉの側壁に被着するに（Ｊ、基板単結晶ＳｉＹ
エツチング法ケ用い、最初に凸型にすれば良い。その−
例ケ第６図に示す。即ち、エツチング法ン用い、先ず単
結晶８ｉ基板（１）を凸型に整形する。
単結晶Ｓｉの側壁に被着するに（Ｊ、基板単結晶ＳｉＹ
エツチング法ケ用い、最初に凸型にすれば良い。その−
例ケ第６図に示す。即ち、エツチング法ン用い、先ず単
結晶８ｉ基板（１）を凸型に整形する。
仄いで、平担部に絶縁膜（２）を形成し１、その後、単
結晶Ｓｔの側壁部に金属膜（１２檜被着する。この一連
の工程には、踵々の手法ケ用いら１１るが標準的なプロ
セスは以下の様にしで行なわれる。即ち、先ず凸型に整
形した単結晶８＋０）表面全域を熱窒化した後、ドライ
・エツチングし、単結晶Ｓｔの４Ｊ１＋１壁邪のみに窒
化膜ン残ず。その試料を熱酸化し、単結晶Ｓ ｉの平面
部のみに酸化ＳＷ形成した後、窒化膜のみを選択的にエ
ツチングする。その後、金属膜乞被着すわば単結晶Ｓｉ
に面接会）Ｍ４膜が被着する領域は、単結晶Ｓｔの１ｌ
ｌｔｌ壁部のみとなる。所望領域以外の金ｔｕ４膜及び
酸化膜をホ） ＩＪソグラフイ一工程で除去した後、非
晶負ｓｔｖ蒸着する。勿論リフト・オフ技術ケ用い酸化
膜及び金属膜ン同時に除去し、その後、再び絶縁膜及び
非晶質ｓ ｔ Ｙ形す見シても良い。その後の工程は第
４図の場合と全く同じである。或いは、上記の標準的な
工程に変えて、ういｗＤ法の如き絶縁膜、金属膜及び非
晶％Ｓｉ膜の選択形成法ン用いても良い事は貰う迄もな
い。
結晶Ｓｔの側壁部に金属膜（１２檜被着する。この一連
の工程には、踵々の手法ケ用いら１１るが標準的なプロ
セスは以下の様にしで行なわれる。即ち、先ず凸型に整
形した単結晶８＋０）表面全域を熱窒化した後、ドライ
・エツチングし、単結晶Ｓｔの４Ｊ１＋１壁邪のみに窒
化膜ン残ず。その試料を熱酸化し、単結晶Ｓ ｉの平面
部のみに酸化ＳＷ形成した後、窒化膜のみを選択的にエ
ツチングする。その後、金属膜乞被着すわば単結晶Ｓｉ
に面接会）Ｍ４膜が被着する領域は、単結晶Ｓｔの１ｌ
ｌｔｌ壁部のみとなる。所望領域以外の金ｔｕ４膜及び
酸化膜をホ） ＩＪソグラフイ一工程で除去した後、非
晶負ｓｔｖ蒸着する。勿論リフト・オフ技術ケ用い酸化
膜及び金属膜ン同時に除去し、その後、再び絶縁膜及び
非晶質ｓ ｔ Ｙ形す見シても良い。その後の工程は第
４図の場合と全く同じである。或いは、上記の標準的な
工程に変えて、ういｗＤ法の如き絶縁膜、金属膜及び非
晶％Ｓｉ膜の選択形成法ン用いても良い事は貰う迄もな
い。
第６図の場合、結晶成長は横方向のみに生じる訳である
から、アニール後に得らＩ９る結晶成長の距離は第４図
の場合と同じであった。
から、アニール後に得らＩ９る結晶成長の距離は第４図
の場合と同じであった。
ところで、以上、第４〜第６図ケ用い説明１．た本発明
の第１工程に於いては金属膜（１２ｘま被着法に、ｌ１
ｌ）形成されるものとした。この工程ｔイオン拐込み法
の如き他のプロセスに置換しても追い事は１５迄もない
。
の第１工程に於いては金属膜（１２ｘま被着法に、ｌ１
ｌ）形成されるものとした。この工程ｔイオン拐込み法
の如き他のプロセスに置換しても追い事は１５迄もない
。
史に、アニール手段としては、中気炉で行なう場合を例
として説明ＬｆＣが、レーザ光、・−子ビーム及びスト
リップ・ヒーターの如き他の手段を用いても良い事も当
然である。
として説明ＬｆＣが、レーザ光、・−子ビーム及びスト
リップ・ヒーターの如き他の手段を用いても良い事も当
然である。
本発明に於ける、纂２工程は、こ２′Ｖ迄に説明（。
たいずれかの方法で第１工程ン終了した後に行なわれる
。本工程の目的は、絹１工程で形成【−た単結晶ｄｉの
上に、更に単結晶Ｓｉ乞エピタキシャル成長する点にあ
る訳であるから、和に方法には限定さ第１．ない。勿論
、第１工程で形成された単結晶Ｓｉ内に含まれる金属原
子のｉ２工橙で形成さ、ｌする単結晶Ｓｉ内・＼の拡散
は防ぐ必要はめるから、第２工程は６００°Ｃ以下で行
なう事が望ましい、その観、点からは、分子線エピタキ
シャル法、光化学気相エピタキシャル法又は非晶質Ｓｔ
ｙ堆積したＣＨＣ了ニールし固相エピタキシャル成長す
る手法等が有効である。
。本工程の目的は、絹１工程で形成【−た単結晶ｄｉの
上に、更に単結晶Ｓｉ乞エピタキシャル成長する点にあ
る訳であるから、和に方法には限定さ第１．ない。勿論
、第１工程で形成された単結晶Ｓｉ内に含まれる金属原
子のｉ２工橙で形成さ、ｌする単結晶Ｓｉ内・＼の拡散
は防ぐ必要はめるから、第２工程は６００°Ｃ以下で行
なう事が望ましい、その観、点からは、分子線エピタキ
シャル法、光化学気相エピタキシャル法又は非晶質Ｓｔ
ｙ堆積したＣＨＣ了ニールし固相エピタキシャル成長す
る手法等が有効である。
第１工程として、第４図で説明した手法を用い、その後
、第２工程として分子線エピタキシャル成長法を用い形
成しｆｃ紙試料断面構造を第７図に示す。基板当度６［
Ｊ０℃に保持しながら、１に伽の速度でＳｉ％５堆積し
た所、単結晶Ｓ ｉ （１４）ｌｊＪ上には単結晶５ｉ
（１６）が、又、非晶’ｊＱ ５ｔ（１３ＸｖｆｉＣＧ
：！多結晶５ｔ（１万が形成さ１１た。又、これらの試
料ｔイオン・マイクロ・アナライザーを用い不純物分析
した所、ＳｉＪ裔（１５）及び（１６ＹＳ１．Ｊ中には
金属原子（１２）は全く含まれていなかった。
、第２工程として分子線エピタキシャル成長法を用い形
成しｆｃ紙試料断面構造を第７図に示す。基板当度６［
Ｊ０℃に保持しながら、１に伽の速度でＳｉ％５堆積し
た所、単結晶Ｓ ｉ （１４）ｌｊＪ上には単結晶５ｉ
（１６）が、又、非晶’ｊＱ ５ｔ（１３ＸｖｆｉＣＧ
：！多結晶５ｔ（１万が形成さ１１た。又、これらの試
料ｔイオン・マイクロ・アナライザーを用い不純物分析
した所、ＳｉＪ裔（１５）及び（１６ＹＳ１．Ｊ中には
金属原子（１２）は全く含まれていなかった。
本発明は、同相成長法で絶縁膜士に単結晶成長を行うの
で、表面が平担な、極めてすぐれた単結晶膜が沓らオフ
、三次元デバイス等に使用する事ができる。
で、表面が平担な、極めてすぐれた単結晶膜が沓らオフ
、三次元デバイス等に使用する事ができる。
第１図は、従来の単結晶成長ケ示す模式図、艙２図はエ
ピタキシャル成長の速度と多結晶の核発生の関係ン示す
図、第６図は従来の単結晶成長を産す模式図、第４〜第
７１は本発明の昼なる実施例を示す図である。 １・・・基板、２・・・絶縁膜、６・・・単結晶膜−４
・・・浴融部分、５・・・非晶個展又は多結晶膜、６・
・・レーザ光、７・・・レーザ光の走査方向、８・・・
エピタキシャル成長速度、？・・・多結晶の核発生速度
、１［］・・・多結晶粒、１１・・・エピタキシャル成
長ノネ１．１２・・・金Ｍｌ１ｍ、１３・・・非晶質膜
、１４・・・単結晶成長層、１５・・・単結晶成長層、
１６・・・単結晶膜、１７・・・多結晶膜。 第１図 第２図 ：Ｓ戻（°Ｃ） ’／ＡＴ （ｅＶ〜勺 第３図 第 ４ 聞 第 ５ 図 第 ム 図
ピタキシャル成長の速度と多結晶の核発生の関係ン示す
図、第６図は従来の単結晶成長を産す模式図、第４〜第
７１は本発明の昼なる実施例を示す図である。 １・・・基板、２・・・絶縁膜、６・・・単結晶膜−４
・・・浴融部分、５・・・非晶個展又は多結晶膜、６・
・・レーザ光、７・・・レーザ光の走査方向、８・・・
エピタキシャル成長速度、？・・・多結晶の核発生速度
、１［］・・・多結晶粒、１１・・・エピタキシャル成
長ノネ１．１２・・・金Ｍｌ１ｍ、１３・・・非晶質膜
、１４・・・単結晶成長層、１５・・・単結晶成長層、
１６・・・単結晶膜、１７・・・多結晶膜。 第１図 第２図 ：Ｓ戻（°Ｃ） ’／ＡＴ （ｅＶ〜勺 第３図 第 ４ 聞 第 ５ 図 第 ム 図
Claims (1)
- １、単結晶半導体、非晶質半導体膜、絶縁膜及び金属膜
よりなる糸に於いて、非晶質半導体膜は金属膜及び絶縁
膜を介して単結晶半導体と微絖している構造を特徴とし
、上記の非晶質半導体膜ン加熱し、固相成長法にエカ単
結晶化させる方法に於いて、上記の金属膜を介し単結晶
半導体と接続している部分工９固相エピタキシャル成長
させる事を特徴とした半導体結晶膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383483A JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383483A JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136304A true JPS60136304A (ja) | 1985-07-19 |
Family
ID=17109632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24383483A Pending JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136304A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321339A (ja) * | 1993-06-25 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US5804473A (en) * | 1995-09-26 | 1998-09-08 | Fujitsu Limited | Thin film semiconductor device having a polycrystal active region and a fabrication process thereof |
| US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
| US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| JP2004140399A (ja) * | 2003-12-24 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
-
1983
- 1983-12-26 JP JP24383483A patent/JPS60136304A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
| US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
| JPH07321339A (ja) * | 1993-06-25 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US6627487B2 (en) | 1994-10-07 | 2003-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6211536B1 (en) | 1994-10-07 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5804473A (en) * | 1995-09-26 | 1998-09-08 | Fujitsu Limited | Thin film semiconductor device having a polycrystal active region and a fabrication process thereof |
| JP2004140399A (ja) * | 2003-12-24 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136304A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0562451B2 (ja) | ||
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS6163018A (ja) | Ｓｉ薄膜結晶層の製造方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| JPS6347256B2 (ja) | ||
| JPS59128292A (ja) | 薄膜の結晶化方法 | |
| JPH0334533A (ja) | 半導体結晶層の製造方法 | |
| JPS6317220B2 (ja) | ||
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS60235788A (ja) | 単結晶膜の形成方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS6236382B2 (ja) | ||
| JPS5939022A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS60192322A (ja) | 選択エピタキシヤル成長基板 | |
| JPH0277113A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS6233415A (ja) | 単結晶半導体膜の製造方法 | |
| JPH03127823A (ja) | 選択的エピタキシャル成長方法 | |
| JPH0834176B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS59101822A (ja) | 半導体装置用基板の製造方法 | |
| JPS60235795A (ja) | 単結晶膜の製造方法 | |
| JPS61212012A (ja) | Ｓｏｉ構造形成方法 |