JPH0834176B2 - 半導体単結晶層の製造方法 - Google Patents
半導体単結晶層の製造方法Info
- Publication number
- JPH0834176B2 JPH0834176B2 JP62206268A JP20626887A JPH0834176B2 JP H0834176 B2 JPH0834176 B2 JP H0834176B2 JP 62206268 A JP62206268 A JP 62206268A JP 20626887 A JP20626887 A JP 20626887A JP H0834176 B2 JPH0834176 B2 JP H0834176B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- silicon
- crystal layer
- semiconductor single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、絶縁膜上に半導体単結晶層を形成する技術
に係わり、特に電子ビームを用いた半導体単結晶層の製
造方法に関する。
に係わり、特に電子ビームを用いた半導体単結晶層の製
造方法に関する。
（従来の技術） 従来、絶縁膜上にシリコン単結晶層を製造する方法
（SOI技術）として、単結晶シリコン基板上の絶縁膜に
堆積された多結晶シリコン膜を電子ビームの照射により
アニールし、シリコン基板を種結晶として横方向エピタ
キシャル結晶成長により単結晶化する方法が行われてき
た。この際、シリコン再結晶層の均一性を確保するた
め、多結晶シリコン膜上に保護膜として酸化膜若しくは
窒化膜を堆積する技術が用いられている。
（SOI技術）として、単結晶シリコン基板上の絶縁膜に
堆積された多結晶シリコン膜を電子ビームの照射により
アニールし、シリコン基板を種結晶として横方向エピタ
キシャル結晶成長により単結晶化する方法が行われてき
た。この際、シリコン再結晶層の均一性を確保するた
め、多結晶シリコン膜上に保護膜として酸化膜若しくは
窒化膜を堆積する技術が用いられている。
第４図は従来のシリコン単結晶層製造方法を説明する
ための断面図である。単結晶Si基板40上に絶縁膜としSi
O2膜41と堆積し、このSiO2膜41の一部に開口部42を形成
する。次いで、全面に多結晶Si膜43を堆積したのち、こ
のSi膜43上に保護膜としてのSiO2膜44を堆積する。この
試料に対し電子ビーム45を照射すると共に走査すること
により、多結晶Si膜43を溶融・再結晶化する。ここで、
図中46は再結晶化した単結晶Si層、47は溶融Si、48,49
は溶融Si47から外部に流出する熱を示している。
ための断面図である。単結晶Si基板40上に絶縁膜としSi
O2膜41と堆積し、このSiO2膜41の一部に開口部42を形成
する。次いで、全面に多結晶Si膜43を堆積したのち、こ
のSi膜43上に保護膜としてのSiO2膜44を堆積する。この
試料に対し電子ビーム45を照射すると共に走査すること
により、多結晶Si膜43を溶融・再結晶化する。ここで、
図中46は再結晶化した単結晶Si層、47は溶融Si、48,49
は溶融Si47から外部に流出する熱を示している。
しかしながら、この種の方法にあっては、Si基板40へ
の熱的ダメージが大きいと云う問題があった。即ち、電
子ビーム45により多結晶Si膜43を溶融・再結晶化する
際、溶融Si47はSiO2膜41を通じてSi基板40へ熱48を放出
すると共に熱輻射により熱49を放出するが、主にSiO2膜
41を通じてSi基板40に流出する熱48によって溶解Si47は
凝固する。Si基板40への熱的ダメージは、SiO2膜41を通
じてSi基板40に流出する熱量に比例する。従って、Si基
板40へのダメージを減少させるためには、SiO2膜41を厚
くし、このSiO2膜41を介しての熱流を減少させる必要が
ある。
の熱的ダメージが大きいと云う問題があった。即ち、電
子ビーム45により多結晶Si膜43を溶融・再結晶化する
際、溶融Si47はSiO2膜41を通じてSi基板40へ熱48を放出
すると共に熱輻射により熱49を放出するが、主にSiO2膜
41を通じてSi基板40に流出する熱48によって溶解Si47は
凝固する。Si基板40への熱的ダメージは、SiO2膜41を通
じてSi基板40に流出する熱量に比例する。従って、Si基
板40へのダメージを減少させるためには、SiO2膜41を厚
くし、このSiO2膜41を介しての熱流を減少させる必要が
ある。
ところが、SiO2膜41を厚くすると、輻射による熱放出
が小さいため、溶融Si47からの全熱流出量も小さくな
り、溶融Si47の凝固速度が遅くなる。その結果、電子ビ
ーム走査速度よりも溶融Si47の凝固速度が遅くなり、横
方向エピタキシャル結晶成長を連続的に継続させること
ができないと云う問題が生じる。つまり、溶融Si47の凝
固速度が遅くなり、電子ビーム走査と凝固とが一致しな
くなり、一方向凝固による単結晶化が不可能となる。
が小さいため、溶融Si47からの全熱流出量も小さくな
り、溶融Si47の凝固速度が遅くなる。その結果、電子ビ
ーム走査速度よりも溶融Si47の凝固速度が遅くなり、横
方向エピタキシャル結晶成長を連続的に継続させること
ができないと云う問題が生じる。つまり、溶融Si47の凝
固速度が遅くなり、電子ビーム走査と凝固とが一致しな
くなり、一方向凝固による単結晶化が不可能となる。
（発明が解決しようとする問題点） このように従来、電子ビームアニールによって多結晶
シリコン等を単結晶化する方法においては、シリコン基
板への熱的ダメージが大きいと云う問題があった。ま
た、シリコン基板への熱的ダメージを少なくするために
絶縁膜の厚さを厚くすると、横方向エピタキシャル結晶
成長を連続して行うことが不可能になる等の問題があっ
た。
シリコン等を単結晶化する方法においては、シリコン基
板への熱的ダメージが大きいと云う問題があった。ま
た、シリコン基板への熱的ダメージを少なくするために
絶縁膜の厚さを厚くすると、横方向エピタキシャル結晶
成長を連続して行うことが不可能になる等の問題があっ
た。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、シリコン基板に熱的ダメージを与え
ることなく、絶縁膜上にシリコン単結晶層を形成するこ
とができ、大面積のSOI膜を実現し得る半導体単結晶層
の製造方法を提供することにある。
的とするところは、シリコン基板に熱的ダメージを与え
ることなく、絶縁膜上にシリコン単結晶層を形成するこ
とができ、大面積のSOI膜を実現し得る半導体単結晶層
の製造方法を提供することにある。
［発明の目的］ （問題点を解決するための手段） 本発明の骨子は、単結晶化すべきシリコン膜上に形成
された保護膜の上に、この保護膜よりも熱伝導率の大き
い金属膜を形成し、電子ビーム照射によるシリコン層の
溶融時に溶融シリコンからの熱をこの金属膜に流出させ
ることにある。
された保護膜の上に、この保護膜よりも熱伝導率の大き
い金属膜を形成し、電子ビーム照射によるシリコン層の
溶融時に溶融シリコンからの熱をこの金属膜に流出させ
ることにある。
即ち本発明は、絶縁膜上にシリコン単結晶層を形成す
る半導体単結晶層の製造方法において、単結晶シリコン
基板上に一部開口部を有する絶縁膜を形成したのち、こ
の絶縁膜上及び開口部内に多結晶若しくは非晶質のシリ
コン膜を形成し、次いでこのシリコン膜上に保護膜を介
して金属膜を形成し、しかるのち電子ビームの照射によ
り前記シリコン膜を溶融・再結晶化すると共に、前記金
属膜を溶融せしめるようにした方法である。
る半導体単結晶層の製造方法において、単結晶シリコン
基板上に一部開口部を有する絶縁膜を形成したのち、こ
の絶縁膜上及び開口部内に多結晶若しくは非晶質のシリ
コン膜を形成し、次いでこのシリコン膜上に保護膜を介
して金属膜を形成し、しかるのち電子ビームの照射によ
り前記シリコン膜を溶融・再結晶化すると共に、前記金
属膜を溶融せしめるようにした方法である。
（作用） 本発明によれば、シリコン基板へのダメージを減少さ
せるため絶縁膜を通じてシリコン基板への熱流出を小さ
くした条件においても、溶融した金属膜を通じて横方向
への充分大きな熱流出があるため、溶融シリコンの凝固
速度が遅くなる不都合を回避することができる。このた
め、溶融シリコンの凝固速度を電子ビーム走査速度と一
致させることができ、これにより溶融シリコンは種結晶
から連続して一方向に凝固する。従って、シリコン基板
へダメージを与えずにシリコン単結晶層を絶縁膜上に連
続して形成することが可能となる。
せるため絶縁膜を通じてシリコン基板への熱流出を小さ
くした条件においても、溶融した金属膜を通じて横方向
への充分大きな熱流出があるため、溶融シリコンの凝固
速度が遅くなる不都合を回避することができる。このた
め、溶融シリコンの凝固速度を電子ビーム走査速度と一
致させることができ、これにより溶融シリコンは種結晶
から連続して一方向に凝固する。従って、シリコン基板
へダメージを与えずにシリコン単結晶層を絶縁膜上に連
続して形成することが可能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の一実施例方法に使用した試料の構造
及び電子ビームによるアニール状態を示す斜視図、第２
図は上記試料を製造工程を示す断面図である。
及び電子ビームによるアニール状態を示す斜視図、第２
図は上記試料を製造工程を示す断面図である。
まず、試料として第２図（ａ）に示す如く、（100）
方位の単結晶Si基板10上にCVD法により厚さ２μｍのSiO
2膜（絶縁膜）11を堆積し、このSiO2膜11の一部に開口
部12を形成した。続いて、全面にシラン（SiH4）の熱分
解を用いたCVD法により厚さ0.8μｍの多結晶Si膜13を堆
積し、その上にCVD法により厚さ0.2μｍのSiO2膜（第１
の保護膜）14を堆積した。次いで、第２図（ｂ）に示す
如く、SiO2膜14よりも熱伝導率の大きい金属物質とし
て、例えばAl膜15を、Alをターゲットとして用いたスパ
ッタ法により厚さ0.5μｍ被着させ、さらにこの上にCVD
法により厚さ0.5μｍのSiO2膜（第２の保護膜）16を堆
積した。
方位の単結晶Si基板10上にCVD法により厚さ２μｍのSiO
2膜（絶縁膜）11を堆積し、このSiO2膜11の一部に開口
部12を形成した。続いて、全面にシラン（SiH4）の熱分
解を用いたCVD法により厚さ0.8μｍの多結晶Si膜13を堆
積し、その上にCVD法により厚さ0.2μｍのSiO2膜（第１
の保護膜）14を堆積した。次いで、第２図（ｂ）に示す
如く、SiO2膜14よりも熱伝導率の大きい金属物質とし
て、例えばAl膜15を、Alをターゲットとして用いたスパ
ッタ法により厚さ0.5μｍ被着させ、さらにこの上にCVD
法により厚さ0.5μｍのSiO2膜（第２の保護膜）16を堆
積した。
このようにして形成した試料に、第１図に示す如く電
子ビーム20を照射して走査すると、溶融したSi層からの
熱は溶融したAl膜15を通じて横方向に２次元的に流出
し、これにより溶融Si層の凝固速度の低下を防止でき
た。従って、ビーム走査速度とシリコン層の凝固速度を
一致させることができ、横方向エピタキシャル成長を継
続して行うことが可能であった。なお、第１図中21は溶
融・再結晶化による単結晶Si領域、22は溶融Si領域、23
は溶融したSiから溶融したAl膜を通じて横方向に２次元
的に流出する熱を示している。
子ビーム20を照射して走査すると、溶融したSi層からの
熱は溶融したAl膜15を通じて横方向に２次元的に流出
し、これにより溶融Si層の凝固速度の低下を防止でき
た。従って、ビーム走査速度とシリコン層の凝固速度を
一致させることができ、横方向エピタキシャル成長を継
続して行うことが可能であった。なお、第１図中21は溶
融・再結晶化による単結晶Si領域、22は溶融Si領域、23
は溶融したSiから溶融したAl膜を通じて横方向に２次元
的に流出する熱を示している。
電子ビームの走査は、（T.Hamasaki et al.,J.Appl.P
hys.59（1986）2971.）による方法を用いた。即ち、36M
Hzの振幅変調した正弦波により半値幅約150μｍのスポ
ットビームを一方向に高速偏向することにより、長さ約
5mmに疑似的に線状化したものを用い、さらに振幅変調
には周波数10KHzで線状化ビームの長さ方向強度分布を
均一化するために計算機制御された波形を持つ変調波を
用いた。この線状化されたビームを加速電圧12KV,ビー
ム電流9.5mA,走査速度100mm/sで線状化ビームと直角な
方向に走査した。この試料のダメージ評価をセコエッチ
ングにより行った。この結果、Si基板へダメージを与え
ずに、絶縁膜上に連続してSi単結晶層を得られたことが
確認された。なお、金属膜としては、Alを例にとり説明
したが、同様にSi,W−Si合金をCVD法により形成した試
料についても、良好な単結晶層の形成が可能であった。
なお、電子ビームの加速電圧は金属膜の種類，膜厚によ
り５〜15KVの範囲で設定した。
hys.59（1986）2971.）による方法を用いた。即ち、36M
Hzの振幅変調した正弦波により半値幅約150μｍのスポ
ットビームを一方向に高速偏向することにより、長さ約
5mmに疑似的に線状化したものを用い、さらに振幅変調
には周波数10KHzで線状化ビームの長さ方向強度分布を
均一化するために計算機制御された波形を持つ変調波を
用いた。この線状化されたビームを加速電圧12KV,ビー
ム電流9.5mA,走査速度100mm/sで線状化ビームと直角な
方向に走査した。この試料のダメージ評価をセコエッチ
ングにより行った。この結果、Si基板へダメージを与え
ずに、絶縁膜上に連続してSi単結晶層を得られたことが
確認された。なお、金属膜としては、Alを例にとり説明
したが、同様にSi,W−Si合金をCVD法により形成した試
料についても、良好な単結晶層の形成が可能であった。
なお、電子ビームの加速電圧は金属膜の種類，膜厚によ
り５〜15KVの範囲で設定した。
かくして本実施例方法によれば、電子ビームアニール
により溶融したSiの熱をAl膜15を介して放熱することが
でき、且つAl膜15も溶融させているので、Al膜15内での
熱の拡散が非常に速やかとなり、溶融Siの凝固速度を十
分速くすることができる。従って、SiO2膜11を厚く形成
してSi基板10への熱流出を小さくした条件においても、
溶融Siを電子ビームの走査に一致して種結晶から連続し
て一方向に凝固させることができる。つまり、Si基板10
にダメージを与えることなく、多結晶Si膜13を単結晶化
することができ、その有用性は絶大である。
により溶融したSiの熱をAl膜15を介して放熱することが
でき、且つAl膜15も溶融させているので、Al膜15内での
熱の拡散が非常に速やかとなり、溶融Siの凝固速度を十
分速くすることができる。従って、SiO2膜11を厚く形成
してSi基板10への熱流出を小さくした条件においても、
溶融Siを電子ビームの走査に一致して種結晶から連続し
て一方向に凝固させることができる。つまり、Si基板10
にダメージを与えることなく、多結晶Si膜13を単結晶化
することができ、その有用性は絶大である。
第３図（ａ）（ｂ）は本発明の他の実施例を説明する
ための断面図である。
ための断面図である。
Si基板10の種結晶として用いる場合、種部（開口部1
2）においては熱が基板10へ流出するため種部を溶解し
易くするために、他の部分より熱流出を減少させるよう
に、第３図（ａ）に示す如く種部には金属膜15を形成し
ない構造を用いる。金属膜15には、Al或いはSiを用い
る。金属膜15の剥離を及び蒸発を防止するために前記0.
5mm厚のSiO2膜16を金属膜15上に形成した。この構造に
より前記の条件で電子ビームを前記ビーム電流より少な
い電流9mAで用いて、連続して良好な半導体単結晶層を
得ることができた。
2）においては熱が基板10へ流出するため種部を溶解し
易くするために、他の部分より熱流出を減少させるよう
に、第３図（ａ）に示す如く種部には金属膜15を形成し
ない構造を用いる。金属膜15には、Al或いはSiを用い
る。金属膜15の剥離を及び蒸発を防止するために前記0.
5mm厚のSiO2膜16を金属膜15上に形成した。この構造に
より前記の条件で電子ビームを前記ビーム電流より少な
い電流9mAで用いて、連続して良好な半導体単結晶層を
得ることができた。
また、第３図（ｂ）に示すように、前記第１の保護膜
としてのSiO2膜14上にSi膜31を形成し、この上に更に保
護膜としてのSiO2膜14′を介してAl膜15を形成し、さら
に前記第２の保護膜としてのSiO2膜16を形成した構造を
用いる。この構造により前記の条件の電子ビームをさら
に高い20KVの加速電圧で用いて、連続して半導体単結晶
層が形成された。
としてのSiO2膜14上にSi膜31を形成し、この上に更に保
護膜としてのSiO2膜14′を介してAl膜15を形成し、さら
に前記第２の保護膜としてのSiO2膜16を形成した構造を
用いる。この構造により前記の条件の電子ビームをさら
に高い20KVの加速電圧で用いて、連続して半導体単結晶
層が形成された。
なお、本発明は上述した各実施例方法に限定されるも
のではない。例えば、前記金属膜はアルミニウムやシリ
コンに限るものではなく、パラジウム、又はシリコン，
アルミニウム，モリブデン，タングステン，白金，チタ
ニウム，ニオブの少なくとも２種を含む合金を用いるこ
とも可能である。また、金属膜の形成方法としては、蒸
着等のPVD法に限らずCVD法を用いることもできる。さら
に、単結晶化すべきシリコン膜として、多結晶シリコン
の代りに非晶質シリコンを用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
のではない。例えば、前記金属膜はアルミニウムやシリ
コンに限るものではなく、パラジウム、又はシリコン，
アルミニウム，モリブデン，タングステン，白金，チタ
ニウム，ニオブの少なくとも２種を含む合金を用いるこ
とも可能である。また、金属膜の形成方法としては、蒸
着等のPVD法に限らずCVD法を用いることもできる。さら
に、単結晶化すべきシリコン膜として、多結晶シリコン
の代りに非晶質シリコンを用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、単結晶化すべき
シリコ膜上に形成された保護膜の上に、この保護膜より
も熱伝導率の大きい金属膜を形成し、電子ビーム照射に
よるシリコン層の溶融時に溶融シリコンからの熱をこの
金属膜に流出させることにより、シリコン基板への熱流
出を小さくした条件で溶融シリコンを電子ビームの走査
と一致して凝固させることができる。従って、シリコン
基板にダメージを与えることなく、絶縁膜上にシリコン
の単結晶層を形成することができ、大面積のSOI膜を実
現するのに極めて有効である。
シリコ膜上に形成された保護膜の上に、この保護膜より
も熱伝導率の大きい金属膜を形成し、電子ビーム照射に
よるシリコン層の溶融時に溶融シリコンからの熱をこの
金属膜に流出させることにより、シリコン基板への熱流
出を小さくした条件で溶融シリコンを電子ビームの走査
と一致して凝固させることができる。従って、シリコン
基板にダメージを与えることなく、絶縁膜上にシリコン
の単結晶層を形成することができ、大面積のSOI膜を実
現するのに極めて有効である。
第１図は本発明の一実施例方法に使用した試料構造及び
アニール状態を示す斜視図、第２図は上記試料の製造工
程を示す断面図、第３図は本発明の他の実施例を説明す
るための断面図、第４図は従来の半導体単結晶層製造方
法を説明するための断面図である。 10……Si基板、11……SiO2膜（絶縁膜）、12……開口
部、13……多結晶シリコン膜、14,14′,16……SiO2膜
（保護膜）、15……Al膜（金属膜）、20……電子ビー
ム、21……単結晶Si領域、22……溶融Si領域、23……熱
流。
アニール状態を示す斜視図、第２図は上記試料の製造工
程を示す断面図、第３図は本発明の他の実施例を説明す
るための断面図、第４図は従来の半導体単結晶層製造方
法を説明するための断面図である。 10……Si基板、11……SiO2膜（絶縁膜）、12……開口
部、13……多結晶シリコン膜、14,14′,16……SiO2膜
（保護膜）、15……Al膜（金属膜）、20……電子ビー
ム、21……単結晶Si領域、22……溶融Si領域、23……熱
流。
Claims (5)
- 【請求項１】単結晶シリコン基板上に一部開口部を有す
る絶縁膜を形成する工程と、該絶縁膜上及び該開口部内
に多結晶若しくは非晶質のシリコン膜を形成する工程
と、該シリコン膜上に保護膜よりも熱伝導率の大きな金
属膜を該保護膜で挟んで形成する工程と、次いで電子ビ
ームの照射により前記シリコン膜を溶融・再結晶化する
と共に、前記金属膜を溶融せしめる工程を含むことを特
徴とする半導体単結晶層の製造方法。 - 【請求項２】前記金属膜として、シリコン、アルミニウ
ム若しくはパラジウム、又はシリコン、アルミニウム、
パラジウム、モリブデン、タングステン、白金、チタニ
ウム、ニオブの少なくとも２種を含む合金を用いたこと
を特徴とする特許請求の範囲第１項記載の半導体単結晶
層の製造方法。 - 【請求項３】前記金属膜を形成する工程として、化学蒸
着法若しくは物理蒸着法を用いたことを特徴とする特許
請求の範囲第１項又は第２項記載の半導体単結晶層の製
造方法。 - 【請求項４】前記金属膜を形成した後、熱処理を行うこ
とを特徴とする特許請求の範囲第３項記載の半導体単結
晶層の製造方法。 - 【請求項５】前記金属膜は、前記開口部上に位置する部
分が除去されていることを特徴とする特許請求の範囲第
１項記載の半導体単結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206268A JPH0834176B2 (ja) | 1987-08-21 | 1987-08-21 | 半導体単結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62206268A JPH0834176B2 (ja) | 1987-08-21 | 1987-08-21 | 半導体単結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6450410A JPS6450410A (en) | 1989-02-27 |
| JPH0834176B2 true JPH0834176B2 (ja) | 1996-03-29 |
Family
ID=16520514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62206268A Expired - Lifetime JPH0834176B2 (ja) | 1987-08-21 | 1987-08-21 | 半導体単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834176B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230036495A (ko) * | 2021-09-07 | 2023-03-14 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113229A (ja) * | 1984-11-08 | 1986-05-31 | Agency Of Ind Science & Technol | 半導体薄膜結晶層の製造方法 |
| JPS61160924A (ja) * | 1985-01-09 | 1986-07-21 | Agency Of Ind Science & Technol | 半導体薄膜結晶層の製造方法 |
-
1987
- 1987-08-21 JP JP62206268A patent/JPH0834176B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230036495A (ko) * | 2021-09-07 | 2023-03-14 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
| WO2023038365A1 (ko) * | 2021-09-07 | 2023-03-16 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6450410A (en) | 1989-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS6115319A (ja) | 半導体装置の製造方法 | |
| JPH0834176B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| JP2517330B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JP2703334B2 (ja) | 半導体装置の製造方法 | |
| JP2779033B2 (ja) | 多結晶Ｓｉ薄膜の成長方法 | |
| JPH0517693B2 (ja) | ||
| JPS6163018A (ja) | Ｓｉ薄膜結晶層の製造方法 | |
| JPS6233415A (ja) | 単結晶半導体膜の製造方法 | |
| JPH0779082B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH01162322A (ja) | 半導体単結晶層の製造方法 | |
| JPS627116A (ja) | Ｓｏｉ単結晶作製法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JP2699608B2 (ja) | 単結晶薄膜形成方法 | |
| JPH0411723A (ja) | 半導体結晶化膜の形成方法 | |
| JPS5919311A (ja) | 半導体装置の製造方法 | |
| JPS5814529A (ja) | 半導体装置の製造方法 | |
| JPS62134922A (ja) | 半導体装置の製造方法 | |
| JPS6384013A (ja) | 半導体結晶層の製造方法 | |
| JPS5939022A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS61234026A (ja) | 半導体単結晶成長方法 | |
| JPS62250629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |