JPS60180111A - 単結晶半導体装置の製法 - Google Patents

単結晶半導体装置の製法

Info

Publication number
JPS60180111A
JPS60180111A JP60014004A JP1400485A JPS60180111A JP S60180111 A JPS60180111 A JP S60180111A JP 60014004 A JP60014004 A JP 60014004A JP 1400485 A JP1400485 A JP 1400485A JP S60180111 A JPS60180111 A JP S60180111A
Authority
JP
Japan
Prior art keywords
region
layer
polycrystalline
single crystal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60014004A
Other languages
English (en)
Inventor
Takanori Hayafuji
早藤　貴範
Akashi Sawada
沢田　証
Setsuo Usui
碓井　節夫
Akiichi Shibata
柴田　明一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPS60180111A publication Critical patent/JPS60180111A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/905—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に大面積単結晶半導体装置を得る場合に適
用して好適な半導体装置の製法に係わる。
〔従来の技術〕
サブスＩ・レイト上に形成した多結晶層から大面積の単
結晶を成長させるために高エネルギービームを利用する
ことが提案されている。原理的にはサブストレイトへの
ビーム走査によって多結晶層を溶融し、この溶融域の冷
却固相化に際して単結晶化するものである。
多結晶層の単結晶への転換に要求される１の条件は、種
が用意されることであり、その種は単結晶固相化をもた
らすためにその溶融域に接し°Ｃ設けられる単結晶であ
る。ところが、このような種を作製する完全に満足でき
る手段は未だ提案されていない。
従来、スポットレーザ−ビームや、スポット電子ビーム
や、線状グラファイトヒータや線状放電管のような種々
のエネルギー源が、多結晶層を溶融して液相若しくはエ
ピタキシャル再結晶化による固相を得るために用いられ
ている。
〔発明が解決しようとする問題点〕
しかしながら、上述したような従来のエネルギー源は、
満足できるものではない。例えばスポットビームエネル
ギー源は、均一な単結晶構造に欠けた再結晶化１−を生
じさせる。従来の線状グラファイトヒータや線状放電管
のような線状ビームエネルギー踪は、多結晶層に比較的
長時間接触することが要求されることから、多結晶層か
らこれに受け容れられなかった多量の熱が下地のサブス
トレイトに放散し、下地のザブストレイトを破壊するこ
とがある。このようなエネルギー源は、また単結晶種の
作製に不適当である。多結晶層への瞬間的衝撃を行うス
ポットレーデ−或いは電子ビームは比較的小さい円形の
溶融領域をその多結晶層に形成する。したしながら、そ
の領域が同相化するとき、多結晶層の他部との境界に小
さなシリコン結晶を形成し、これは勿論種として用いる
に不適当な領域となる。また、スポットビームで層を走
査することも同様に適当な種を提供しない。そし°ζ従
来の線状エネルギー源は、同様の理由にょって単結晶層
を成長させるに用いることができない。
本発明の１の目的は、単結晶半導体装置を得るに当り、
上述した欠点を回避して確実に種結晶を形成することで
ある。
本発明の他の目的は、大面積の単結晶半導体装置を得る
に当り、その多結晶若しくは非晶質層に種結晶を形成す
ることである。
〔問題点を解決するための手段〕
本発明は、単結晶半導体装置の製法において、サブスト
レイト上に多結晶若しくは非晶質層を形成する工程と、
この多結晶若しくは非晶質層に線状にエネルギービーム
を照射する工程とを有し、このエネルギービームの照射
によってその多結晶若しくは非晶質層をその線状照射部
において一旦溶融し、この線状照射部の一端から他端に
向ってその加熱温度がその多結晶若しくは非晶質層の融
点以下から融点以上に変化する温度勾配を有する温度分
布を形成し、この温度分布が時間経過と共に変化してそ
の融点以Ｆの温度となる位置を上記線状照射部の一端か
ら他端に向って移動させ°ζ線状照射部の一端から他端
に向って固相化させて線状単結晶種を形成する。
そして、大面積の単結晶半導体装置を得るに当っては、
このようにして形成した線状単結晶種に接して多結晶若
しくは非晶質層を形成し、線状単結晶と直交する方向に
エネルギービームを照射して多結晶若しくは非晶質層を
その線状単結晶と接する部分から単結晶化させるもので
ある。
（作用〕 上述したように本発明においては、線状にエネルギービ
ームを照射して種結晶を形成するものであるが、特にこ
の照射部に、特有の温度勾配を形成したことにその特徴
を有し、このようにして種結晶の形成を確実に行うので
ある。
〔実施例〕
第１図及び第２図は、ウェファ（１００）の上山図及び
側面図である。ウェファ（１００）は約厚さ３インチの
直径を有する円形のサブストレイト（１０２）上に厚さ
約０．５〜１．０　ｐ　ｍの多結晶あるいは非晶質の層
（１０４）を有して成る。ここで多結晶とは多数の比較
的小さい結晶よりなるものを意味する。代表的な例は、
多結晶シリコンであり、本明細書ではこれを用いる例に
ついて説明する。
しかしながら、この発明においては多結晶シリコンに限
らず他の各種の適当な材料を多結晶あるいは非晶質の層
（１０４）として用いることができる。
この多結晶シリコンの層（１０４）は、化学的気相成長
法（ＣＶＤ）のような方法によってサブストレイト（１
０２）上に被着する。この発明においては、以下詳述す
るところから明らかとなるように、サブストレイト（１
０２）は円滑な表面を与える各種の物質によって形成で
き、このことは本発明の１つの利点である。サブストレ
イト（１０２）の基板として適当な材料の例としては、
ガラス。
石英、サファイアやシリコン、ゲルマニウムもしくはガ
リウム砒素のような結晶半導体材料が挙げられる。基板
は半導体素子が形成された領域を有する同様に単結晶半
導体材料によって構成し得る。
このような基板の利用は、特に基板上に３次元的に半導
体装置を形成し得ることから有利なことである。ある場
合は多結晶シリコンｊｉｉｔ（１０４）は−ト地絶縁層
上に形成され、ザブス］・レイト（１０２＞の基根が絶
縁材料でない場合に第１図にはボされ”ζいないが５ｔ
０２あるいば窒化シリコンのような絶縁層がｊ＊（１０
４）下に形成される。
シリコン単結晶から成る種は、多結晶シリコンの層（１
０４）内に、多結晶シリコンのｍ（１０４）の領域（１
０６）をその融点以上に加熱し、それからその溶融領域
を制御された条件下で冷却することによって形成される
。これらの条件は第１図にボずように“Ｘ”及び“ｙ　
”軸を有する座標系の設定によって決めることができる
。単結晶種を形成するために多結晶シリコンの領域（１
０６）は、シリコンの融点以上の例えば約１４００℃に
加熱され、それから冷却中の任意の所定時点で第３図及
び第４図に示す温度勾配で冷却される。“Ｔｍｅｌｔ”
はシリコンの融点を示す。その同相化する領域における
所定方向の、任意所定時点での固相一液相境界を横切る
温度勾配（’Ｃ／ａｍ）は、その方向の固相化速度と物
質とに依存する最小値に決められるべきである。
第５図はいかにこれらの温度勾配が溶融領域（ｌＴ１６
）から単結晶を生成するかを示したものである。領域（
１０６）の冷却によって、溶融シリコンは矢印（１０８
）　、（１１０）及び（１１）によって示ず方向に固相
化する。領域（１０６）　の同相化は、矢印（１０Ｂ）
によって示す第１の方向と、外側にその両側に向う第１
の方向と直交する矢印（１１０）及び（１１２）に示す
第２の方向に沿って進行する。
この冷却パターンは、領域（１０６’）をその一端の小
部分（１１４）を除いてほとんど全域に渡って単結晶に
転換する。
第６〜９図はこれらの冷却パターンがいかに形成される
かを不ず。第６図及び第７図は第１の方向即ち第１図に
示したｙ方向における温度分布の形成を示す。
第６図の例においては、領域（１０６）が、第６図に不
ずように増加温度勾配をもって初期加熱される場合であ
る。領域（１０６）は、それから均一にその長さ方向即
ちｙ方向に沿って冷却し、領域（１０６）の各部はシリ
コンの融点以Ｊに冷却して同相化する。Ｔ１時において
例えば領域（１６）はｙｌで同相化し、１２時にｙ２で
固相化し、以下同様順次各時点で各ｙ位置で固相化する
。このようにして領域（１０６）は、第５図に示す矢印
（１０Ｂ）の方向に固相化する。
他の方法としては、第７図に示すように、領域（１０６
）の初期加熱を均一温度とすることができる。この例に
おいては、その温度分布が、領域（１０６）の冷却時に
設定される。その固相化方向は、第６図の場合と同様に
第７図でボすように一様でない冷却パターンによって各
時点ｊｉ＋ｊ２＋ｔ３・・・・において、ｙｔ＋　３’
２＋　３１３・・・・の各位置で同相化されることによ
ってもたらされる。
第８図及び第９図は、いかに固有の温度分布が第２の方
向すなわちＸ軸方向における領域（１０６）を横切って
つくられるかを示す。第８図に示すように、領域（１０
６）はＴ　１ｎｉｔｉａｌとして示す温度勾配に設定さ
れた初期加熱がなされる。それから領域（１０６）が冷
却し、夫々時間ｔ１＋　Ｔ２１　Ｔ３・・・・において
ｘｌ　＋　Ｘ２　＋　ｘ３・・・・の各位置が固相化す
る。それ故第８図のグラフで不したように、その固相化
方向は、第５図における矢印（１１０）及び（１１２）
の方向となる。
他の例としては、領域（１０６）が第９図にネオような
一様な温度で初期加熱され得ること、それから非均一温
度で冷却される。この場合、固相化の進行は第９図にグ
ラフでボずように進行し、この進行は同様に第５図に矢
印（１１０）及び（１１２）で示す方向に一致する。
層（１０４）における溶融領域の形成は、この層に大き
なエネルギーを与えることを必要とする。
それば本発明の譲受人に譲受けられた米国特許出願第２
２４３１３号の継続出願なる１９８３年１月３日付米国
特許出願第４５５２６６号に開示された細い線状の電子
ビームを用いることによって達成できる。
その出願の開示によればこのような電子ビームは第１０
図及び第１１図に不ず装ｆＷ（１４０）を用いることに
よって形成できる。この装置（１４０）は、０ 作業部分の表面領域を溶かずレベルの連動エネルギー、
パワー密度、エネルギー密度をもって電子を、その表面
領域の一トのサブストレイトへの熱伝導を回避し得るに
充分に速やかにウェファ（１００）に照射できるような
線状電子と−ムＢを発生ずる。
この装置（１４０）は、真空容器（１４２）内に配置さ
れ加熱されて電子を放出する線状の熱陰極（１４１）よ
り構成する。抽出グリッド（１４４）は、電子を制御し
てフォーカシングアパーチャ（１４６）に注入する。電
子は、それで接地されたアパーチャ（１４８）を通過す
る。偏向系は偏向電圧ＤＶが与えられた対の静電偏向板
（１５）より構成される。
電位差■がザブストレイト（１００）とカソード（１４
１）との間に印加され、制御系Ｃが抽出グリッド電圧を
制御するために設けられ得る。
第１１図は電子ビームＢの形状を模式的に承ずものであ
る。この例においては電子ビームＢはｌＯ〜１０００μ
秒間瞬時的に衝撃させて層（１０４）上において初期に
領域（１０６）の全域を熔解させ、それから第６〜９図
に関連して上述したような冷却及び固相化がなされる。
第１２〜１５図は、第６図をもって上述したようにｙ方
向あるいは第１の方向に関する固有の温度勾配をもって
初期加熱された領域における具体例を示す。
第１２図におけるカソード（１４１）　は、複数の抵抗
ヒーター（１６０＾）　（１６０Ｂ）　（１６０Ｃ）　
（１６０Ｂ）及び（１，６０Ｆ）によって長手方向に不
均一加熱される。
隣合うヒーターに少しづつ大きい電流を供給するときは
ビームＢの電流密度がｙ軸方向に関して変化し、領域（
１０６）がその長手方向に沿って不均一に加熱される。
第１３図におけるカソード（１４１）は、その長平方向
に沿って均一に加熱されるが、抽出グリッド素子（１４
４Ａ）及び（１４４Ｂ）が第１の方向に関してポテンシ
ャル勾配を形成している。このような電子ビームＢは、
一端においてより為い電流密度を有し、第６図に示す温
度勾配をもって領域（１０６）を加熱する。
第１４図におけるカソード（１４１）は、その長手１ 方向に沿って一様に加熱され抽出グリッド素子（１４４
Ａ）及び（１４４Ｂ）もまたこれらの長手方向に沿って
一様な電位を有する。しかしながら、モータ（１６２＾
）及び（１６２Ｂ）が用いられて素子（１４４八）と（
１４４Ｂ）を夫々軸（１６４Ａ）及び（１６４Ｂ）のま
わりに回転することによって素子（１４４Ａ）及び（１
４４Ｂ）間の間隔が変化するようになされている。その
効果は、領域（１０６）において第６図に示すような初
期の温度勾配を形成する。
第１５図に示す他の例においては、カソード（１４１）
が一様に加熱されている。この場合モータ（１６６）が
用いられて、カソード（１４１）に対するウェファ　（
１００）の配置角を変化させて第６図に示すような温度
勾配を得ている。
第１６〜２１図に示される例においては、領域（１０６
）が第８図に関連して上述したＸ軸方向あるいは第２の
方向に関する横方向の温度勾配をもって初期加熱され得
るようにした例を示す。
第１６図におい゛（は、導電素子（１６８）が第１の方
向の長手方向に沿って延長するようにカソード３ ２ （１４１）の下に配置された場合である。その素子（１
６８）は、カソード（１４１’）の両側縁間の中心に沿
って第２の方向上に配置される。この素子（１６８）の
電位は、ウェファ　（１００）に対してカソード（１４
１）の電位より低くされてビームＢの電流密度が中心か
ら縁部に曲って増加しさらに第８図に承ず温度勾配を形
成するようにしている。
第１７図は、２つのカソード（１４ｈ　）　、（１４１
２）を用いた装置を示す。肉カソード間の角度Ａの選定
によってビームＢの電流密度が第８図に示す温度勾配を
得るように制御され得る。
第１８図は、変形されたカソード（１４１’）を示す。
このカソード（１４１’）は、弯曲した熱電子放出面（
１７０）を有し、第８図に示すような温度勾配を形成す
るサブストレイトにおける電流密度を有する電子ビーム
Ｂを発生ずる。
第１９図は、２つのフィラメント　（１７２）と（１７
４）によって内部的に加熱されるカソード（１４１）を
ボす。この２つの離間したフイラメンＩ・の利用は、第
８図に示すような領域（１０６）における温度分４ 布を形成する電子ビーＪ、　Ｂの電流密度勾配を形成す
る。
第２０図は第１９図に示した例をわずかに変形した例を
不ず。この例では、２つのカソード素子、（１４１＾）
及び（１４１Ｂ）に夫々フィラメント（１７２）及び（
１７４）が埋込まれている。カソード素子（１４１Ａ）
と（１４１Ｂ）とは絶縁性部材（１７６）によって分離
されている。通電によるフィラメント（１７２）及び（
１７４）の加熱時、カソード素子（１４１Ａ）及び（１
４１Ｂ）は、第８図で示した温度分布をウェファ表向に
おいて形成する電流密度のビームＢを生成する。
第２１図の例においては、カソード（１４１）は、カソ
ード（１４１）に、これに比し高い電子放射を有する物
質、例えばセシウムを含むＢａ２Ｏの２つの領域（１７
８）を被覆した例である。カソード（１４１）が加熱さ
れるとき、領域（１７８）でより高く電子が放出し、第
８図で示す温度分布が形成される。
勿論、第１２〜１５図の任意の例と、第１６〜２１図の
任意の例とが組合されて、第６図及び第８図に示ず両温
度勾配を形成することもできる。例えば第２１図に示す
カソードが、第１２図に示すような長平方向の加熱がな
されて第６図及び第８図に夫々長手方向と横方向の温度
勾配を形成するようにすることもできる。同様に初期に
領域（１０６）において一様な温度を形成し、また、第
７図及び第９図に関連して前述したように、所定方向の
面相化を与えるための均一でない冷却態様に制御するこ
ともできる。
第２２〜２４図は、領域（１０６）の冷却につれ第７図
に示すような時間経過に伴う温度勾配を形成する構造を
有するウェファをポす。サブストレイト（１０２）は、
熱制御層（２００）を有しその上に多結晶の領域（１０
６）が設けられる。この熱制御層（２００）は、その異
る領域に異る熱伝導率を与える。熱制御層（２００）は
、ＣＶＤのような周知の方法によって被着した多結晶シ
リコンのような良熱伝導の第１の層（２０２）より成る
。この第１の）ｔｉｔ（２０２）−ヒには、ＳｉＯ２の
ような熱絶縁性の第２の層（２０３）がＣＶＤによって
形成される。第２ｂ の層（２０３）は、周知の技術によってマスクされ、エ
ツチングされて領域（１０６）を画成する囲い（２０４
）を形成する。第２の層（２０３）の領域（１０６）の
一端に相当する部分（２０６）は、領域（１０６）の他
部に相当する部分より深くエツチングされる。そしてこ
の囲い（２０４）によって囲まれた領域（１０６）に多
結晶シリコンが被着される。
第２２〜２４図に示されるサブストレイト　（１０２）
が電子ビーム照射を受けるとき、加熱初期では、第７図
に示すように手用な温度を示す。しかしながら冷却につ
れ第２の熱的絶縁物質Ｊ！！（２０３）の厚さが薄いが
ため部分（２０６）がヒートシンクとなる。その上、囲
い（２０４）は部分（１０６）における多結晶シリコン
の溶融部からの熱の他方向への流れを、部分（２０６）
を通ずる熱放散より遅れさせる。このようにして領域（
１０６）は、第７図に示すように冷却し、第５図の矢印
（１０８）の方向に固相化していく。
他の例では、第２の層（２０３）が第２５図に示すよう
に少し変形されている。この例ではＪｉｉ？　（２０３
Ａ）７ ６ の厚さが領域（１０６）の一端から他端へと増加してい
る。この多結晶シリコンの領域（１０６）が一様な電子
ビームに照射されるとき、これが溶けそして再び第５図
及び第７図に示すように同相化していく。
第２６図で示す更に他の例では、第２の層（２０３）が
第２４図と実質的に同じである。しかしながら部分（２
０６）の放熱作用の効果が、熱伝導放熱体（２１０）を
領域（２０６）における多結晶シリコンと接触して設け
ることによってより強められている。放熱体（２１０）
は領域（１０６）の一端から熱を伝達し周囲に放出して
第２４図に示すウェファによる冷却パターンを強める。
同様に、その領域の所定部を電子ビームＢの照射から回
避することによって第７図に関連して説明した冷却パタ
ーンを強固することができる。第２７図で不すように、
サブストレイト（１０２）は、第２４図で示すように層
（２０２）と（２０３）を実質的に具備する。マスク（
２１２）が肉薄部分（２０６）によって形成されるヒー
トシンク上に配置されて領ｊｌｉｌｉ（１０６）の外端
８ を電子ビームＢの照射から回避する。このようにして熱
の流れを強め第７図に示す冷却パターンを形成する相対
的に冷却する領域が設けられる。
第２８図は第２７図で示した実施例の変形例で、これに
おいては、マスクが第２６図で示した放熱体（２１Ｏ）
と同様の放熱体として用いられた場合である。第２８図
において放熱体（２］２　’）は領域（１０６）におけ
る一部の多結晶シリコンを電子照射からマスクしている
。加えてこの放熱体（２１２’）は領域（１０６）にお
いて多結晶と接触しているために、同様に要求される冷
却パターンをより１０１める放熱体として作用する。
第９図に関連して」二連したような、その領域の横方向
、即ち第２或いはＸ方向の冷却態様で制御するウェファ
を構成することができる。第２９〜３１図にこのウェフ
ァの構造を詳細に示す。
第２９においてサブストレイト（１０２）は、サブスト
レイトの基板上に熱制御層（２００）に被着されており
、この熱制御層（２００）は、熱伝導性物質よりなる第
１の層（２０２’）と熱絶縁材よりなる第２の層（２０
３’）とより構成されている。第２４〜２６図に関連し
て上述したように、Ｊｉｆｆ　（２０２’）は、例えば
多結晶シリコンより構成する。この層の被着後、これが
第２９図に示すようにエツチングされてｙ方向に走る小
さい畝（２１４）を形成する。この多結晶シリコンより
なる第１の層（２０２’）上にはＳ　ｉ０２のような熱
絶縁材よりなる第２の１１　（２０３’）が形成され、
第２９図でその断面を不ずようにエツチングされる。更
に特に第２の１ｍ　（２０３’）はエツチングされて領
域（１０６）の周囲に囲い（２０４）を形成すると共に
畝（２１４）上に横たわる肉薄の中心部分（２１６）を
形成する。領域（１０６）に、種結晶を形成する多結晶
シリコン層が被着される。
サブストレイト（１０２）は、一様な電子ビームが照射
されて、その融点以上に加熱される。領域（１０６）に
おける溶解した多結晶シリコンが冷却するとき、第９図
で説明したように温度勾配が形成され、それによって第
５図で示したように、その方向の固相化が進行する。領
域（１０６）の中央の層（２０３’）の肉薄部分は、多
結晶シリコンの冷９ 即時の特有な温度勾配を形成するヒートシンクとして作
用する。
第３０図は、第２９図に示した構成をわずかに変形した
例を示す。第３０図で示したウェファの構造においては
、多結晶シリコンによる第１の層（２０２’）のエソチ
ング工程が省略されている。このような多結晶シリコン
よりなる一様な厚さの層（２０２）は、第２４〜２６図
に示したと同様に、サブストレイト（１０２）上のエツ
チングされた５ｉ０２よりなる層（２０３’）下に配置
される。多結晶シリコンの領域（１０６）が一様な電子
ビームによって熔かされるとき、領域（１０６）の中心
の肉薄領域（２１Ｂ　’）は、第２９図で説明したと同
様にヒートシンクとして作用する。
第３１図に他の例を示す。サブストレイト（１０２）と
第１の層（２０２）は実質的に第３０図で説明したと同
様のものである。しかしながら、絶縁材層は、エツチン
グされて第３１図に示す断面の第２の層（２０３”）が
形成される。このように、領域（１０６）が一様な電子
ビームに照射されて、第９図で示す１ ０ 初期加熱されるとき、第５図にボずように冷却し固相化
する。
第３２図及び第３３図は第５図で示した冷却パターンを
形成する他の例を示す。サブストレイ１−（１０２）は
、実質的に既に述べたように、多結晶シリコンよりなる
第１の層（２０２）とＳ！０２よりなる第２の層（２０
３）とよりなる熱制御層（２００）を具備する。囲い（
２０４）内には電子吸収物質よりなり、これによって加
熱される加熱部材（２１Ｂ）が領域（１０６）の周囲を
めぐって配置される。この部材（２１Ｂ）は、パラメー
タＫｐＣ（ここにＫは熱伝導率（Ｗ／　ｃｍ　−”Ｃ）
　、Ｉ）は密度（ｇ／ｃｄ）　、Ｃは比熱（Ｊｏｕｌｅ
　／　ｇ　”Ｃ）　）が比較的低い、例えばシリコンの
にρＣ＝　１．０以下の物質によって構成される。この
ような材料の代表的な例は、ＫｐＣ−〇、２のチタニウ
ムである。このパラメータにρＣは、エネルギー照射時
にいかにはやく物質が加熱されるかを示す量で、速く加
熱する物質は小さいＫｐＣの値を示す。領域（１０６’
）が電子ビームに照射されるとき、加熱部材（２１Ｂ　
）が加熱され、２ 囲い（２０４）の絶縁特性によってその加熱が維持され
る。このようにして、第５図にボした冷却パターンがよ
り強δ周される。
このように比較的安価なサブストレイト物質−にに単結
晶を形成することができる。当業者によれば、第５図に
示ず固相化のパターンを得るに前述した実施例の殆んど
の組合せを用い得ることば理解し得るところであろう。
例えば初期の温度勾配を形成する電子ビームが各必要方
向に同相化を促進するようにウェファに用いられ得る。
或いは、ウェファ構造が、一方向に冷却パターンを形成
するために用いられ、一方、他方向に関して装置が、単
に必要な冷却パターンを形成する電子ビームを形成する
ために用いられる。
このように作られた単結晶は、特に本発明譲受人に譲受
られた１９８３年５月９日付は米国特許出願第４９２８
００号に開示された線状電子ビームＢをもって走査する
ごとによって、大面積単結晶半導体装１θを形成するた
めの種に通用される。このように、領域（１０６）の溶
解に用いられる電子ビームと同タイプのものを用いるこ
とが特に便利であり、その結果ここに示すように長方形
の種を生じる。しかしながら他の形状の結晶に本発明を
用いることができることは当業者の認めるところであろ
う。
棟の形成後、同一もしくは類似の電子ビームがウェファ
上に走査され上述した特許出願に開示された大きな単結
晶半導体装置を形成することができる。特に第３４図は
ウェファ（１００）の表面を走査するための電子ビーム
Ｂの概要図である。ビームＢは、領域（１０６’）にお
ける単結晶種の全部でない一部を溶かずような位置で始
まり、それからウェファ（１００）に対して相対的に動
かされて、その種から単結晶に成長させるザブストレイ
ト上の多結晶層に溶融域を形成する。第３４図に不ずよ
うに、棟の部分（１１４）は利用されないものであり、
通常半導体装置の製造のための電子ビーム照射以前にサ
ブストレイトからエツチング除去される。
第３５〜３８図は、どのようにして大きい単結晶の半導
体装置を生成するために種が用いられるかを　５ 詳細に示す。
第３５図は、第３０図で示したと同様の断固を有するウ
ェファ　（１００）を示す。種形成に用いた多結晶シリ
コンの層（２２０）は、種の形成に先立ってサブストレ
イトの全表面に渡って被着されその詳細な説明は上述の
記載から省略する。その方法は、種形成に用いられなか
ったザブストレイトの表向の領域をマスクするために必
要な時間と製造費用を節約する。いずれにせよ、第３５
図は領域（１０６）における種が形成された後のウェフ
ァ（１００）を示す。
第３６図はウェファの表面上に被着され、それかう囲い
（２０４）の−側と電子ビームＢによる種の形成がされ
ていない多結晶シリコンのｊｉｌ（２２０）の部分とを
露出するエツチングがされた化学的レジストマスク（３
００）を示す。第３７図においては、多結晶シリコン層
（２２０）と一方の囲い（２０４）とがエツチングによ
って除去されて後に、化学的レジストマスク（３００）
が除去された後のウェファ（１００）が示されている。
それから従来の技術５ ４ によって、第３８図にポずように単結晶の一部」−に多
結晶シリコンの作業層（３０２）が被着される。
第３８図におけるウェファ　（１００）は第３４図に示
された電子ビームＢによって走査されてその作業ｊ−の
横方向の再結晶化によって大きな単結晶の半導体装置が
形成される。
第３９は所定の方向に同相化するために電子ビームＢに
よって層（３０２）が走査されるときに生じる多結晶シ
リコンの溶融傾向を強調したウェファ構成を示す。
特許出願第４９２８００号で検討されたように、良質の
多結晶シリコン層を得るには溶融多結晶シリコンの固相
化方向が制御されねばならない。特に固相化は、用意さ
れた単結晶シリコンにおける全領域に渡って同一方向に
進行させる必要がある。第３５〜３８図は結晶作製のた
めに設けられたヒートシンクに因って同一方向に固相化
するたの多結晶層の傾向を強めるに好都合な構造を示す
。大きい単結晶装置の形成におけるテクニックは種の形
成に用いられたと同一の方法が利用されることによっ６ てその傾向がより強調される。
第３９図に示されるように、電子ビームＢによる走査時
に単結晶化される多結晶シリコンＮ（３０２）の周囲に
Ｓ　ｉＯ２の囲い（２０４）を有する第３８図に示され
たウェファ　（１００）が用意される（第３９図におい
て、第３８図に示されたシードＳと層（３０２）の縁部
の記載は簡単のために排除し°ζいる）。肉薄部分（２
１６’）は、ヒートシンクを形成し、一方囲い（２０４
’）はその領域の他部からの熱の流れを遅らす。
当業者によれば、第２９〜３１図に示される各構成は、
多結晶シリコン層＜３０２）が、太き単結晶を作るため
にビーム走査されるとき、ヒートシンクを提供するもの
であることが認められるであろう。
加えて第３２〜３３図に示されたような加熱部材の利用
は溶融多結晶シリコン領域における要求される方向の熱
の流れを提供するために同様に用いることができる。
ウェファ上に走査するような電子ビームの通路に種結晶
を形成する領域は、１以上膜けられ得ることば当業者の
理解し得るとごろであろう。ウェファの表面を横切って
必要な数の種を適当な間隔をもって配置できることは直
らに認めることはできるであろう。例えば第２９図〜３
１図にポされる断面が、第３４〜３８図に示されるウェ
ファ上の多数の種形成部分を設けるためにザブストレイ
トの表面ヒに必要数繰り返し配置するこができる。
このようにして大きい単結晶の半導体装置が、特許出願
第４９２８００号に記載された技術におけるような種の
ソースがない比較的安価なサブストレイト上に形成され
得る。また溶解領域の深さが、ここに記載された電子ビ
ームを用いてｊｌ：＃にｔｌｉｌ制御できることによっ
てサブストレイトＬの多結晶シリコン層の表面部分にの
みに種の生成を行うことができ、これによって同様に多
結晶シリコンの表面部分にのみ単結晶を形成することが
できる。この技術を利用すれば、多結晶シリコンの表面
部分に直接単結晶装置を形成することができる。
第４０図は、複数の種Ｓを形成するためにザブストレイ
トに走査する電子ビームＢを示している。
７ 例えば第２９．３０或いは３１図に示した断面を有する
複数の領域（１０６）を有するウェファが設けられる。
そして電子ビームＢが、第４０図に示されるようにウェ
ファ上に走査される。特許出願第４９２８００号におい
て検討されたビームの走査によって、第１の方向におい
て所定方向の固相化がなされる。
領域（１０６）を横切る第２の方向における温度分布は
、第２９〜３１図で説明したと同様に設定される。
このような多数の種Ｓは１つの連続した工程で形成する
ことができる。
第４１及び４２図に示す変形例においては、電子ビーム
の強さがカソードの長さ或いは幅に沿って夫々変化して
いる。第２図にポされるような多結晶シリコンの単一の
均一層を有するウェファ（１００）は、このような電子
ビームＢが用いられて走査される。第４３図に示される
ようにサブストレイトの表面上に複数の加熱部と冷却部
が交互に配置形成されている。その結果として生じる固
相化パターンは、第５図に示されるものと一致し、この
ような多数の種は種々の形状の囲いや上述したヒート９ ８ シンクやマスクを用いずに形成することができる。
勿論第４１図に示される温度分布は、ウェファへのその
ビーム走査時に複数の種形成をずべく、カソード幅を横
切って多数回繰り返され得る。加えてビームのオンオフ
の繰り返しによって第４０図に示されるような種のパタ
ーンの形成ができる。
第４１図及び第４２図に示される温度パターンを提供す
るための電子ビームを提供する装置をいかに得るかは、
第１０〜２１図によって当業者の理解するところであろ
う。例えば、第４２図に表わした電子ビームは、上述し
た第１６〜２１図に示したいくつかの構成によって得る
ことができる。
第４４図は特に上述したような一般的な原理はどのよう
にして任意所望の形状の種形成に用いられるかを示すも
のである。第４３図で示されるようにウェファ（１００
）は、例えば第２４図で示すと同様の断面の熱制御層を
有する。複数の領域（１０６）は、近接して且つ互いに
所要の間隔を保持して形成され、共通のヒートシンクが
肉薄の熱絶縁層を有する領域（２０６）に設けられる。
電子ビームＢ０ がウェファを走査するとき、各領域（１０６）に棟が形
成される。電子ビームは種形成のためにその長手方向が
領域（１０６）と直交するようにして領域（１０６）に
沿う方向に移動させ、最終的装置を作製するためにその
長手方向が領域（１０６）に形成された種と平行になる
ようにして領域（１０６）と直交する方向に移動させる
。
種の形成は、領域（２０６）の部分を横切るまで電子ビ
ームを、発生させないことによって強めｌることができ
、これによって領域（２０６）をより冷却し所定方向の
熱の流れを促進する。
尚、種々の例を挙げて本発明を説明したがごの例に１捩
られるものではなく、本発明の精神を逸脱することなく
種々の変形変更をなし得ることは明らかであろう。
〔発明の効果〕
一卜述したように、本発明においては、サブストレイト
上に設けられた何ら種の存在しない多結晶ないしは非晶
質において、線状のエネルギーを用いて、確実に種の形
成ができるものであり、ごれにより殆んどの任意所望の
形態による大面積の単結晶半導体装置を単数若しくは複
数個、実質的に任意のサブストレイト物質上に簡単に且
つ速く形成することができ、材料費及び製造費の低廉化
をはかることができる。
【図面の簡単な説明】
第１図及び第２図は夫々本発明製法に用いるウェファの
平面図及び側面図、第３図及び第４図は夫々そのＸ軸及
びｙ軸上の温度分布、第５図は固相化の態様を示す図、
第６図〜第９図は冷却パターンの温度分布、第１θ図は
電子ビーム発生装置の一例の構成図、第１１図はその電
子ビームを模式的に示す斜視図、第１２〜第２１図は夫
々カソード装置の例を示ず路線的構成図、第２２図はウ
ェファの要部の上面図、第２３図及び第２４図は夫々そ
のＸＸＩＴＩ−ＸＸＩＩＩ線上及びＸＸ　ＩＶ　−Ｘに
■線上の断面図、第２５〜３２図は夫々ウェファの各側
の断面図、第３３図は第３２図にボしたウェファの要部
の上面図、第３４図〜３８図は大面積単結晶半導体装置
の作製の説明に供する図で第３４図はその上面図、第３
５〜３８図は断面図、第３９図及び第４０図はウェファ
の上面図、第４１図及び第４２図は温度分布図、第４３
図及び第′４４図はウェファの上面図である。 （１００）はウェファ、（１０２）はサブストレイト、
（２００）は熱制御層、（２０２）及び（２０３）はそ
の第１及び第２の層、（１０６）ば核形成領域、（２０
４）は囲いである。 ３ ２ ビＬ 法 ４１１　−〜 １Ｓ開昭ＧＯ−１８０１１１（１３）

Claims (1)

    【特許請求の範囲】
  1. 単結晶半導体装置の製法において、サブストレイト上に
    多結晶若しくは非晶質層を形成する工程と、該多結晶若
    しくは非晶質層に線状にエネルギービームを照射する工
    程とを有し、このエネルギービームの照射によって４Ｌ
    記多結晶若しくは非晶質層をその線状照射部において一
    旦溶融し、該線状照射部の一端から他端に向ってその加
    熱温度が上記多結晶若しくは非晶質層の融点以下から融
    点以上に変化する温度勾配を有する温度分布を形成し、
    この温度分布が時間経過と共に変化してその融点以下の
    温度となる位置を上記線状照射部の一端から他端に向っ
    て移動させて上記線状照射部の一端から他端に向って同
    相化させて線状車結晶稙を形成することを特徴とする単
    結晶半導体装置の製法。
JP60014004A 1984-01-27 1985-01-28 単結晶半導体装置の製法 Pending JPS60180111A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/574,537 US4585512A (en) 1984-01-27 1984-01-27 Method for making seed crystals for single-crystal semiconductor devices
US574537 1984-01-27

Publications (1)

Publication Number Publication Date
JPS60180111A true JPS60180111A (ja) 1985-09-13

Family

ID=24296569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014004A Pending JPS60180111A (ja) 1984-01-27 1985-01-28 単結晶半導体装置の製法

Country Status (5)

Country Link
US (1) US4585512A (ja)
JP (1) JPS60180111A (ja)
DE (1) DE3502757C2 (ja)
GB (1) GB2153700B (ja)
NL (1) NL8500232A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
JP2651146B2 (ja) * 1987-03-02 1997-09-10 キヤノン株式会社 結晶の製造方法
JP3453436B2 (ja) * 1994-09-08 2003-10-06 三菱電機株式会社 半導体層を溶融再結晶化するための装置
US6932865B2 (en) * 2003-04-11 2005-08-23 Lockheed Martin Corporation System and method of making single-crystal structures through free-form fabrication techniques
JP6047654B2 (ja) 2012-07-07 2016-12-21 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー．カーゲーＬＩＭＯ Ｐａｔｅｎｔｖｅｒｗａｌｔｕｎｇ ＧｍｂＨ ＆ Ｃｏ．ＫＧ 電子ビームを発生させるための装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1032071A (en) * 1964-01-03 1966-06-08 Philips Electronic Associated Improvements in or relating to methods and apparatus for manufacturing bodies of semiconductor material
DE2856030A1 (de) * 1978-12-23 1980-06-26 Sueddeutsche Kuehler Behr Patrone fuer abgasreinigung
CA1139453A (en) * 1979-05-29 1983-01-11 Henry I. Smith Improving graphoepitaxy
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4382186A (en) * 1981-01-12 1983-05-03 Energy Sciences Inc. Process and apparatus for converged fine line electron beam treatment of objects
GB2112205A (en) * 1981-05-28 1983-07-13 Haroon Ahmed A thermal processing system for semiconductors and other materials using two or more electron beams
US4388145A (en) * 1981-10-29 1983-06-14 Xerox Corporation Laser annealing for growth of single crystal semiconductor areas

Also Published As

Publication number Publication date
DE3502757C2 (de) 1995-05-18
US4585512A (en) 1986-04-29
DE3502757A1 (de) 1985-08-08
NL8500232A (nl) 1985-08-16
GB2153700B (en) 1987-05-13
GB2153700A (en) 1985-08-29
GB8501878D0 (en) 1985-02-27

Similar Documents

Publication Publication Date Title
JPS60180113A (ja) 単結晶半導体装置の製法
JPS60180111A (ja) 単結晶半導体装置の製法
JP3973849B2 (ja) レーザアニール方法
JPS60180112A (ja) 単結晶半導体装置の製法
JPS6115319A (ja) 半導体装置の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPH0136688B2 (ja)
JPH0779082B2 (ja) 半導体単結晶層の製造方法
JPH0136970B2 (ja)
JPH01162322A (ja) 半導体単結晶層の製造方法
JPS627116A (ja) Ｓｏｉ単結晶作製法
JPH0834176B2 (ja) 半導体単結晶層の製造方法
JPS59121826A (ja) 半導体単結晶膜の製造方法
JPH0355975B2 (ja)
JPS5919311A (ja) 半導体装置の製造方法
JPH04246819A (ja) 半導体薄膜の製造方法
JPS62250629A (ja) 半導体装置の製造方法
JPH04182378A (ja) 半導体単結晶膜の形成方法
JPS63265419A (ja) 半導体結晶層の製造方法
JPH0652711B2 (ja) 半導体装置
JPH04294522A (ja) 単結晶半導体膜の形成方法
JPH027417A (ja) Ｓｏｉ膜の形成方法
JPH04118918A (ja) 結晶表面処理方法
JPH0411723A (ja) 半導体結晶化膜の形成方法
JPS61234026A (ja) 半導体単結晶成長方法