JPS60180113A - 単結晶半導体装置の製法 - Google Patents

単結晶半導体装置の製法

Info

Publication number
JPS60180113A
JPS60180113A JP60014006A JP1400685A JPS60180113A JP S60180113 A JPS60180113 A JP S60180113A JP 60014006 A JP60014006 A JP 60014006A JP 1400685 A JP1400685 A JP 1400685A JP S60180113 A JPS60180113 A JP S60180113A
Authority
JP
Japan
Prior art keywords
single crystal
region
layer
polycrystalline
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60014006A
Other languages
English (en)
Inventor
Takanori Hayafuji
早藤　貴範
Akashi Sawada
沢田　証
Setsuo Usui
碓井　節夫
Akiichi Shibata
柴田　明一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPS60180113A publication Critical patent/JPS60180113A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/905—Electron beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に大面積単結晶半導体装置を得る場合に適
用し°ζ好適な半導体装置の製法に係わる。
〔従来の技術〕
サブストレイト上に形成した多結晶層から大面積の単結
晶を成長させるために高エネルギービームを利用するこ
とが提案されている。原理的にはサブストレイトへのビ
ーム走査によっ”ζ多結晶層を溶融し、この溶融域の冷
却固相化に際して単結晶化するものである。
多結晶層の単結晶への転換に要求されるｌの条件は、種
が用意されることであり、その種は単結晶固相化をもた
らすためにその溶融域に接して設けられる単結晶である
。ところが、このような種を作製する完全に満足できる
手段は未だ提案されていない。
従来、スポットレーザ−ビームや、スポット電子ビーム
や、線状グラフアイＩ・ヒータや線状放電管のような種
々のエネルギー源が、多結晶層を溶融して液相若しくは
エピタキシャル再結晶化による同相を得るために用いら
れている。
〔発明が解決しようとする問題点〕
しかしながら、上述したような従来のエネルギー源は、
満足できるものではない。例えばスポットビームエネル
ギー源は、均一な単結晶構造に欠けた再結晶化層を生じ
させる。従来の線状グラファイトヒータや線状放電管の
ような線状ビームエネルギー源は、多結晶層に比較的長
時間接触する、ことが要求されることから、多結晶層か
らこれに受け容れられなかった多量の熱が下地のサブス
トレイトに放散し、下地のサブストレイトを破壊するこ
とがある。このようなエネルギー源は、また単結晶種の
作製に不適当である。多結晶層への瞬間的衝撃を行うス
ポットレーザ−或いは電子ビームは比較的小さい円形の
溶融領域をその多結晶１−に形成する。したしながら、
その領域が面相化するとき、多結晶１−の他部との境界
に小さなシリコン結晶を形成し、これは勿論種として用
いるに不ス角当な領域となる。また、スポットビームで
ＩＭを走査することも同様に適当な種を提供しない。そ
して従来の線状エネルギー源は、同様の理由によって単
結晶層を成長させるに用いることができない。
本発明の１の目的は、単結晶半導体装置を得るに当り、
上述した欠点を回避して確実に種結晶を形成することで
ある。
本発明の他の目的は、大面積の単結晶半導体装置を得る
に当り、その多結晶若しくは非晶質層に種結晶を形成す
ることである。
本発明は、上述した欠点がなく、大面積の単結晶半導体
装置を確実、容易、迅速に得ることのできる単結晶半導
体装置の製法を提案するものである。
〔問題点を解決するための手段〕
本発明においては、ザブス（・レイト」−に多結晶若し
くは非晶質半導体層を形成する工程と、この多結晶若し
くは非晶質半導体層に種結晶を形成する工程と、種結晶
より単結晶を育成する工程とを有し、種結晶を形成する
工程は、エネルギービームの照射によって多結晶若しく
は非晶質半導体層をその線状照射部において一且溶融し
、この線状照射部の一端から他端に向ってその加熱温度
が多結晶若しくは非晶質半導体層の融点量）から融点以
上に変化する温度勾配を有する温度分布を形成し、この
温度分布が時間経過と共に変化してその融点以下の温度
となる位置を線状照射部の一端から他端に向って移動さ
せて線状照射部の一端から他端に向って固相化させて線
状単結晶種を形成する工程であり、種結晶よりの単結晶
を育成する工程は、種結晶に接して設けられた多結晶若
しくは非晶質半導体層に種結晶側から他方にエネルギー
ビームの照射を移動させて単結晶育成を行うものであっ
てこのようにして目的とする単結晶半導体装置を得る。
〔作用〕
上述したように本発明においては、線状にエネルギービ
ームを照射して種結晶を形成するものであるが、この場
合、特にこの照射部に、特有の温度勾配を形成したこと
によって種結晶の形成を確実に行うことができる。また
本発明においては、このように形成した種結晶から他方
向に単結晶の育成を行っていくので大面積の単結晶を容
易、確実に得ることができる。
〔実施例〕
第１図及び第２図は、ウェファ（１００）の上向図及び
側面図である。ウェファ（１００）は約厚さ３インチの
直径を有する円形のサブストレイト（１０２）上に厚さ
約０．５〜１．０μｍの多結晶あるいは非晶質の層（１
０４）を有して成る。ここで多結晶とは多数の比較的小
さい結晶よりなるものを意味する。代表的な例は、多結
晶シリコンであり、本明細書ではこれを用いる例につい
て説明する。
しかしながら、この発明においては多結晶シリコンに限
らず他の各種の適当な材料を多結晶あるいは非晶質の層
（１０４）として用いることができる。
この多結晶シリコンの層（１０４）は、化学的気相成長
法（ＣＶＤ）のような方法によってサブストレイト（１
０２）上に被着する。この発明におい−では、以下詳述
するところから明らかとなるように、サブストレイ１−
（１０２）は円滑な表面を与える各種の物質によって形
成でき、このことは本発明の１つの利点である。サブス
トレイ）（１０２）の基板として適当な材料の例として
は、ガラス。
石英、ザファイアやシリコン、ゲルマニウムもしくはガ
リウム砒素のような結晶半導体材料が挙げられる。基板
は半導体素子が形成された領域を有する同様に単結晶半
導体材料によって構成し得る。
このような基板の利用は、特に基板上に３次元的に半導
体装置を形成し得ることから有利なことである。ある場
合は多結晶シリコン層（１０４）は下地絶縁層上に形成
され、サブストレイ）（１０２）の基板が絶縁材料でな
い場合に第１図には示されていないがＳ　４０２あるい
は窒化シリコンのような絶縁層が層（１０４）下に形成
される。
シリコン単結晶から成る種は、多結晶シリコンの層（１
０４）内に、多結晶シリコンの層（１０４）の領域（１
０６）をその融点以−トに加熱し、それからその溶融領
域を制御された条件下で冷却することによって形成され
る。これらの条件は第１図に不ずよっに“′Ｘ゛及び“
ｙ”軸を有する座標系の設定によって決めることができ
る。単結晶種を形成するために多結晶シリコンの領域（
１０６）は、シリコンの融点以」二の例えば約１４００
℃に加熱され、それから冷却中の任意の所定時点で第３
図及び第４図に示す温度勾配で冷却される。”Ｔｍｅｌ
ｔ”はシリコンの融点を示ず。その固相化する領域にお
ける所定方向の、任意所定時点での固相一液相境界を横
切る温度勾配（’Ｃ／ｃｍ）は、その方向の同相化速度
と物質とに依存する最小値に決められるべきである。
第５図はいかにこれらの温度勾配が溶融領域（１０６）
から単結晶を生成するかを示したものである。領域（１
０６）の冷却によって、溶融シリコンは矢印（１０Ｂ）
　、（１１０）及び（１１）によって不ず方向に固相化
する。領域（１０６）の同相化は、矢印（１０Ｂ）によ
って示す第１の方向と、外側にその両側に向う第１の方
向と直交する矢印（１１０）及び（ｉ１２　）に示す第
２の方向に沿って進行する。
この冷却パターンは、領域（１０６）をその一端の小部
分（１１４）を除いてほとんど全域に渡って単結晶に転
換する。
第６〜９図はこれらの冷却パターンがいかに形成される
かをボす。第６図及び第７図は第１の方向即ち第１図に
示したｙ方向における温度分布の形成をポす。
第６図の例においては、領域（１０６）が、第６図に示
すように増加温度勾配をもって初期加熱される場合であ
る。領域（１０６）は、それから均一にその長さ方向即
ちｙ方向に沿って冷却し、領域（１０６）の各部はシリ
コンの融点以下に冷却して固相化する。ｔ１時において
例えば領域（１６〉はｙｌで固相化し、ｔ２時にｙ２で
固相化し、以下同様順次各時点で各ｙ位置で固相化する
。このようにして領域（１０６）は、第５図に不ず矢印
（１０８）の方向に固相化する。
他の方法としては、第７図に不すように、領域（１０６
）の初期加熱を均一温度とすることができる。この例に
おいては、その温度分布が、領域（１０６）の冷却時に
設定される。その同相化方向は、第６図の場合と同様に
第７図で示すように一様でない冷却パターンによって各
時点ｔ１＋Ｌ２＋ｔ３・・・・において、）’ｔ＋　ｙ
２．　Ｙ３・・・・の各位置で固相化されることによっ
てもたらされる。
第８図及び第９図は、いかに固有の温度分布が第２の方
向すなわちＸ軸方向における領域（１０６）を横切って
つくられるかを示す。第８図に示すように、領域（１０
６）はＴ　１ｎｉＨａｌとして不ず温度勾配に設定され
た初期加熱がなされる。それから領域（１０Ｂ）が冷却
し、夫々時間ｔｌ、ｔ２＋　Ｌａ・・・・においてＸｌ
、Ｘ２．Ｘ３・・・・の各位置が固相化する。それ故第
８図のグラフで示したように、その固相化方向は、第５
図における矢印（１１０）及び（１１２）の方向となる
。
他の例としては、領域（１０６）が第９図に承ずような
一様な温度で初期加熱され得ること、それから非均一温
度で冷却される。この場合、固相化０ の進行は第９図にグラフでボずように進行し、この進行
は同様に第５図に矢印（１１０）及び（１１２）でボず
方向に一致する。
ｆＷ（１０４）における溶融領域の形成は、この１−に
大きなエネルギーを与えることを必要とする。
それは本発明の譲受人に譲受けられた米国特許出願第２
２４３１３号の継続出願なる１９８３年１月３日付米国
特許出願第４５５２６６号に開示された細い線状の電子
ビームを用いることによって達成できる。
その出願の開示によればこのような電子ビームは第１０
図及び第１１図にボ１装置（１４０）を用いることによ
って形成できる。この装置（１４０）は、作業部分の表
面領域を熔かずレベルの連動エネルギー、パワー密度、
エネルギー密度をも−）て電子を、その表向領域の−１
・のサブストレイトへの熱伝導を回避し得るに充分に速
やかにウェファ　（１００）に照射できるような線状電
子ビーＪいＢを発生ずる。
この装ｆｆ１（１４０）は、真空容器（１４２）内に配
置され加熱されて電子を放出する線状の熱陰極（１４１
）より構成する。抽出グリッド（１４４）は、電子を１ ｉ１ｉ制御してフォーカシングアパーチャ（１４６）に
注入する。電子は、それで接地されたアパーチャ（１４
Ｂ）を通過する。偏向系は偏向電圧１）Ｖが与えられた
対の静電偏向板（１５）より構成される。
電位差■がサブストレイ１−（１００）とカソード（１
４１）との間に印加され、制御系Ｃが抽出グリッド電圧
を制御するために設けられ得る。
第１１図は電子ビームＢの形状を模式的に不すものであ
る。この例においては電子ビーム１３は１０〜１０００
μ秒間瞬時的に衝撃させて層（１０４）上において初期
に領域（１０６）の全域を熔解させ、それから第６〜９
図に関連して」−述したような冷却及び固相化がなされ
る。
第１２〜１５図は、第６図をもって上述したようにｙ方
向あるいは第１の方向に関する固有の温度勾配をもって
初期加熱されたＩｆｆ　１１．３ｉにおける具体例をポ
す。
第１２図におけるカソード（１４１）は、複数の抵抗ヒ
ーター（１６０Ａ）　（１６０１１）　（１６０ｃ）　
（１６０［り及び（１６０Ｆ）によって長平方向に不均
一加熱される。
　９ 隣合うヒーターに少しづつ大きい電流を供給するときは
ビームＢの電流密度がｙ軸方向に関して変化し、領域（
１０６）がその長手方向に沿って不均一に加熱される。
第１３図におけるカソード（１４１）は、その長平方向
に沿って均一に加熱されるが、抽出グリ・ノド素子（１
４４Ａ）及び（１４４Ｂ）が第１の方向に関してポテン
シャル勾配を形成している。このような電子ビームＢは
、一端においてより高い電流密度を有し、第６図に不ず
温度勾配をもって領域（１０６）を加熱する。
第１４図におけるカソード（１４１）は、その長平方向
に沿って一様に加熱され抽出グリッド素子（１４４Ａ）
及び（１４４Ｂ＞もまたこれらの長手方向に沿って一様
な電位を有する。しかしながら、モータ（１６２＾）及
び（１６２Ｂ）が用いられて素子（１４４Ａ）と（１４
４Ｂ）を夫々軸（１６４Ａ）及び（１６４Ｂ）のまわり
に回転することによって素子（１４４Ａ）及び（１４４
Ｂ）間の間隔が変化するようになされている。その効果
は、領域（１０６）において第６図に示すような３ １　乙 初期の温度勾配を形成する。
第１５図に示す他の例においては、カソード（１４１）
が一様に加熱されている。この場合モータ（１６６）が
用いられて、カソード（１４１）に対するウェファ（１
００）の配置角を変化させて第６図に承ずような温度勾
配を得ている。
第１６〜２１図にポされる例においては、領域（１０６
）が第８図に関連して上述したＸ軸方向あるいは第２の
方向に関する横方向の温度勾配をもって初期加熱され得
るようにした例を示す。
第１６図においては、導電素子（１６Ｂ　）が第１の方
向の長手方向に沿って延長するようにカソード（１４１
）の下に配置された場合である。その素子（１６Ｂ）は
、カソード（１４１）の両側縁間の中心に沿って第２の
方向上に配置される。この素子（１６Ｂ）の電位は、ウ
ェファ　（１００）に対してカソード（１４１）の電位
より低くされてビームＢの電流密度が中心から縁部に向
って増加しさらに第８図に示す温度勾配を形成するよう
にしている。
第１７図は、２つのカソード（１４ｈ　）　ｌ（１４１
２）４ を用いた装置を示す。両力ソード間の角度Ａの選定によ
ってビームＢの電流密度が第８図に示す温度勾配を得る
ように制御され得る。
第１８図は、変形されたカッ−１”　（１４１’）を示
ず。
このカソード（１４１’）は、弯曲した熱電子放出面（
１７０）を有し、第８図に示すような温度勾配を形成す
るサブストレイトにおける電流密度を有する電子ビーム
Ｂを発生ずる。
第１９図は、２つのフィラメント（１７２）と（１７４
）によって内部的に加熱されるカソード（１４１）を示
す。この２つの離間したフィラメントの利用は、第８図
に示すような領域（１０６）における温度分布を形成す
る電子ビームＢの電流密度勾配を形成する。
第２０図は第１９図に示した例をわずかに変形した例を
示す。この例では、２つのカソード素子（１４１＾）及
び（１４１Ｂ）に夫々フィラメント（１７２）及び（１
７４）が埋込まれている。カソード素子（１４１＾）と
（１４１Ｂ）とは絶縁性部材（１７６）によって分割さ
れている。通電によるフィラメント（１７２）及び（１
７４）の加熱時、カソード素子（１４１Ａ）及び（１，
４１Ｂ）は、第８図で示した温度分布をウェファ表面に
おいて形成する電流密度のビームＢを生成する。
第２１図の例においては、カソード（１４１）は、カソ
ード（１４１）に、これに比し高い電子放射を有する物
質、例えばセシウムを含むＢａ２Ｏの２つの領域（１７
８）を被覆した例である。カソード（１４１）が加熱さ
れるとき、領域（１７Ｂ＞でより高く電子が放出し、第
８図で示す温度分布が形成される。
勿論、第１２〜１５図の任意の例と、第１６〜２１図の
任意の例とが組合されて、第６図及び第８図にボす両温
度勾配を形成することもできる。例えば第２１図に示す
カソードが、第１２図に示すような長手方向の加熱がな
されて第６図及び第８図に夫々長手方向と横方向の温度
勾配を形成するようにすることもできる。同様に初期に
領１ｉ３ｉ（１０６）において一様な温度を形成し、ま
た、第７図及び第９図に関連して前述したように、所定
方向の同相化を与えるための均一でない冷却態様に制御
するごと０ もできる。
第２２〜２４図は、領域（１０６）の冷却につれ第７図
にボずような時間経過に伴う温度勾配を形成する構造を
有するウェファを不ず。ザブスＩ・レイト（１０２）は
、熱制御１ｉｆｔ（２００）を有しその上に多結晶の領
域（１０６）が設けられる。この熱制御層（２００）は
、その異る領域に異る熱伝導率を与える。熱制御層（２
００）は、ＣＶＤのような周知の方法によって被着した
多結晶シリコンのような良熱伝導の第１の層（２０２）
より成る。この第１の層（２０２）−ヒには、Ｓ　ｉｃ
ｈのような熱絶縁性の第２の層（２０３）がＣＶＤによ
って形成される。第２の層（２０３）は、周知の技術に
よってマスクされ、エツチングされて領域（１０６）を
画成する囲い（２０４）を形成する。第２のｊｉ（２０
３）の領域（１０６）の一端に相当する部分（２０６）
は、領域（１０６）の他部に相当する部分より深くエツ
チングされる。そしてこの囲い（２０４）によって囲ま
れた領域（１０６）に多結晶シリコンが被着される。
第２２〜２４図に示されるサブストレイト　（１０２）
７ ６ が電子ヒーム照射を受けるとき、加熱初期では、第７図
に示すように平坦な温度を承ず。しかしながら冷却につ
れ第２の熱的絶縁物質＋−（２０３＞の厚さが薄いがた
め部分（２０６）力比−トシンクとなる。その上、囲い
（２０４）は部分（１０６）における多結晶シリコンの
溶融部からの熱の他方向への流れを、部分（２０６）を
通ずる熱放散より遅れさせる。このようにして領域（１
０６）は、第７図に示すように冷却し、第５図の矢印（
１０８）の方向に固相化していく。
他の例では、第２のｌ１ｉｉ　（２０３）が第２５図に
示すように少し変形されている。この例ではｒ）ｊｉ（
２０３＾）の厚ざが領域（１０６）の一端から他端へと
増加している。この多結晶シリコンの領域（１０Ｂ）が
一様な電子ビームに照射されるとき、これが溶けそして
再び第５図及び第７図に示すように固相化していく。
第２６図で下す更に他の例では、第２の層（２０３）が
第２４図と実質的に同じである。しかしながら部分（２
０６）の放熱作用の効果が、熱伝導放熱体８ （２１０）を領域（２０６）における多結晶シリコンと
接触して設けることによってより強められている。放熱
体（２１０）は領域（１０６）の一端から熱を伝達し周
囲に放出して第２４図に示すウェファによる冷却パター
ンを強める。同様に、その領域の所定部を電子ビームＢ
の照射から回避することによって第７図に関連して説明
した冷却パターンを強調することができる。第２７図で
示すように、サブストレイト　（１０２）は、第２４図
でネオように屓（２０２）と（２０３＞を実質的に具備
する。マスク（２１２）が肉薄部分（２０６）によって
形成されるヒートシンク上に配置されて領域（１０６）
の外端を電子ビームＢの照射から回避する。このように
して熱の流れを強め第７図に示す冷却パターンを形成す
る相対的に冷却する領域が設けられる。
第２８図は第２７図で示した実施例の変形例で、これに
おいては、マスクが第２６図で示した放熱体（２１０）
と同様の放熱体として用いられた場合である。第２８図
において放熱体（２１２’）は領域（１０６）における
一部の多結晶シリコンを電子照射からマスクしている。
加えてこの放熱体（２１２’）はｆ４域（１０６）にお
いて多結晶と接触しているために、同様に要求される冷
却パターンをより商める放熱体として作用する。
第９図に関連して上述したような、その領域の横方向、
即ち第２或いはＸ方向の冷却態様で制御するウェファを
構成することができる。第２９〜３１図にこのウェファ
の構造を詳細に示す。
′＠２９においてサブストレイト（１０２）は、ザブス
トレイトの基板上に熱制御層（２００）に被着されてお
り、この熱制御層（２００）は、熱伝導性物質よりなる
第１の層（２０２’）と熱絶縁材よりなる第２の層（２
０３’）とより構成されている。第２４〜２６図に関連
して上述したように、Ｎ　（２０２’）は、例えば多結
晶シリコンより構成する。この層の被着後、これが第２
９図に示すようにエツチングされ″ζｙ方向に走る小さ
い畝（２１４）を形成する。この多結晶シリコンよりな
る第１の層（２０２’）　ｈにハ５ｉ（ｈのような熱絶
縁材よりなる第２の層（２０３’）が形成され、第２９
図でその断面を示すようにエソ９ チングされる。更に特に第２の層＜２０３　’）はエツ
チングされて領域（１０６）の周囲に囲い（２０４）を
形成すると共に畝（２１４）上に横たわる肉薄の中心部
分（２１６）を形成する。領域（１０６）に、種結晶を
形成する多結晶シリコン１６が被着される。
サブストレイト（１０２）は、一様な電子ビームが照射
されて、その融点以上に加熱される。領域（１０Ｂ）に
おける熔解した多結晶シリコンが冷却するとき、第９図
で説明したように温度勾配が形成され、それによって第
５図で示したように、その方向の固相化が進行する。領
域（１０６）の中央の層（２０３’）の肉薄部分は、多
結晶シリコンの冷却時の特有な温度勾配を形成するヒー
トシンクとして作用する。
第３０図は、第２９図に示した構成をわずかに変形した
例を示す。第３０図で示したウェファの構造においては
、多結晶シリコンによる第１の層（２０２’）のエソチ
ング工程が省略されている。このような多結晶シリコン
よりなる一様な厚さの層（２０２）は、第２４〜２６図
に示したと同様に、サブストレイ１ ０ ｌ−（１０２）上のエツチングされた５１０２よりなる
１−（２０３’）干に配置される。多結晶シリコンの領
域（１０６）が一様な電子ビームによって溶かされると
き、領域（１０Ｂ）の中心の肉薄領域（２１６’）は、
第２９図で説明したと同様にヒートシンクとして作用す
る。
第３１図に他の例を示す。サブストレイト（１０２）と
第１の層（２０２）は実質的に第３０図で説明したと同
様のものである。しかしながら、絶縁材層は、エツチン
グされて第３１図に示す断簡の第２の層（２０３”）が
形成される。このように、領域（１０６）が一様な電子
ビームに照射されて、第９図で示す初期加熱されるとき
、第５図に示すように冷却し固相化する。
第３２図及び第３３図は第５図で示した冷却パターンを
形成する他の例を示す。サブストレイ１−（１０２）は
、実質的に既に述べたように、多結晶シリコンよりナル
第１ノＴｖＪ（２０２）ト５１０２ヨリナル第２ノ層（
２０３）とよりなる熱制御Ｍ（２００）を具備する。囲
い（２０４”）内には電子吸収物質よりなり、２ これによって加熱される加熱部材（２１Ｂ　）が領域（
１０６）の周囲をめくって配置される。この部材（２１
８）は、パラメータ■（ρＣ（ここにＫは熱伝導率（Ｗ
／ｃｍ−℃）、ρは密度（ｇ／ｃＪ）　、Ｃば比熱（Ｊ
ｏｕｌｅ　／　ｇ　’Ｃ）　）が比較的低い、例えばシ
リコンのにρｃ　＝　ｉ、ｏ以下の物質によって構成さ
れる。このような材料の代表的な例は、ＫρＣ−〇、２
のチタニウムである。このパラメータにρＣは、エネル
ギー照射時にいかにはやく物質が加熱されるかを示す量
で、速く加熱する物質は小さいにρＣの値を不ず。領域
（１０６）が電子ビームに照射されるとき、加熱部材（
２１Ｂ）が加熱され、囲い（２０４）の絶縁特性によっ
てその加熱が維持される。このようにして、第５図にボ
した冷却パターンがより強闘される。
このように比較的安価なザブストレイト物質−にに単結
晶を形成することができる。当業者によれば、第５図に
不ず固相化のパターンを得るに前述した実施例の殆んど
の組合せを用い得ることは理解し得るとごろであろう。
例えば初期の温度勾配を形成する電子ビームが各必要方
向に同相化を促進するようにウェファに用いられ得る。
或いは、ウェファ構造が、一方向に冷却パターンを形成
するために用いられ、一方、他方向に関して装置が、単
に必要な冷却パターンを形成する電子ビームを形成する
ために用いられる。
このように作られた単結晶は、特に本発明譲受人に嬢受
られた１９８３年５月９日付は米国特許出願第４９２８
９（１号に開示された線状電子ビームＢをもって走査す
ることによって、大面積単結晶半導体装｝げを形成する
ための種に適用される。このように、領域（１０６）の
溶解に用いられる電子ビームと同タイプのものを用いる
ことが特に便利であり、その結果ここに示すように長方
形の種を生じる。しかしながら他の形状の結晶に本発明
を用いることができることは当業者の認めるところであ
ろう。
種の形成後、同一もしくは類似の電子ビームがウェファ
」二に走査され上述した特許出願に開示された大きな単
結晶半導体装置を形成することができる。特に第３４図
はウェファ（１００）の表面を走２．３ 査するための電子ビームＢの概要図である。ビームＢは
、領域（１０６）における単結晶種の全部でない一部を
溶かずような位置で始まり、それからウェファ（１００
）に対して相対的に動かされて、その種から単結晶に成
長させるサブストレイト上の多結晶層に溶融域を形成す
る。第３４図に示すように、種の部分（１１４）は利用
されないものであり、通常半導体装置の製造のための電
子ビーム照射以前にサブスＩ・レイトからエツチング除
去される。
第３５〜３８図は、どのようにして大きい単結晶の半導
体装置を化成するために種が用いられるかを詳細に示す
。
第３５図は、第３０図で示したと同様の断面を有するウ
ェファ（１００）をボす。種形成に用いた多結晶シリコ
ンの！（２２０）は、種の形成に先立ってザブストレイ
トの全表面に渡って被着されその詳細な説明は上述の記
載から省略する。その方法は、種形成に用いられなかっ
たザブストレイトの表向の領域をマスクするために必要
な時間と製造費用５ ４ を節約する。いずれにせよ、第３５図は領域（１０６）
における稙が形成された後のウェファ（１００）をボず
・ 第３６図はウェファの表面上に被着され、それから囲い
（２０４）の−側と電子ビームＢによる種の形成がされ
ていない多結晶シリコンの＋＝　（２２０）の部分とを
露出するエツチングがされた化学的レジストマスク（３
００）を示す。第３７図においては、多結晶シリコン層
（２２０）と一方の囲い（２０４）とがエツチングによ
って除去されて後に、化学的レジストマスク（３００）
が除去された後のウェファ（１００）が示されている。
それから従来の技術によって、第３８図に示すように単
結晶の一部−ヒに多結晶シリコンの作業１’ｉ！（３０
２）が被着される。
第３８図におけるウェファ（１００）は第３４図に示さ
れた電子ビームＢによって走査されてその作業層の横方
向の再結晶化によって大きな単結晶の半導体装置が形成
される。
第３９は所定の方向に固相化するために電子ビームＢに
よって１ｍ（３０２）が走査されるときに生じ６ る多結晶シリコンの溶融傾向を強調したウェファ構成を
承ず。
特許出願第４９２８００号で検討されたように、良質の
多結晶シリコン層を得るには溶融多結晶シリコンの固相
化方向が制御されねばならない。特に同相化は、用意さ
れた単結晶シリコンにおける全領域に渡って同一方向に
進行させる必要がある。第３５〜３８図は結晶作製のた
めに設けられたヒートシンクに因って同一方向に固相化
するたの多結晶層の傾向を強めるに好都合な構造を示す
。大きい単結晶装置の形成におけるテクニックは種の形
成に用いられたと同一の方法が利用されることによって
その傾向がより強調される。
第３９図に示されるように、電子ビームＢによる走査時
に単結晶化される多結晶シリコン層（３０２）の周囲に
Ｓ　ｉ０２の囲い（２０４）を有する第３８図に示され
たウェファ　（１００）が用意される（第３９図におい
て、第３８図に示されたシードＳと）Ｍ（３０２）の縁
部の記載は簡単のために排除している）。肉薄部分（２
１６’）は、ヒートシンクを形成し、一方囲い（２０４
’）はその領域の他部からの熱の流れを遅らす。
当業者によれば、第２９〜３１図にボされる各構成は、
多結晶シリコン層（３０２）が、太き単結晶を作るため
にビーム走査されるとき、ピー１−シンクを提供するも
のであることが認められるであろう。
加えて第３２〜３３図に示されたような加熱部材の利用
は溶融多結晶シリコン領域における要求される方向の熱
の流れを提供するために同様に用いることができる。
ウェファ上に走査するような電子ビームの通路に種結晶
を形成する領域は、１以上設けられ得ることは当業者の
理解し得るところであろう。ウェファの表面を横切って
必要な数の種を適当な間隔をもって配置できることは直
ちに認めることはできるであろう。例えば第２９図〜３
１図にポされる断面が、第３４〜３８図に示されるウェ
ファ上の多数の核形成部分を設けるためにサブストレイ
トの表面上に必要数繰り返し配置するこができる。
このようにして大きい単結晶の半導体装置が、７ 特許出願第４９２８００号に記載された技術におけるよ
うな種のソースがない比較的安価なサブストレイト上に
形成され得る。また溶解領域の深さが、ここに記載され
た電子ビームを用いて正確に制御できることによってサ
ブストレイト上の多結晶シリコン層の表面部分にのみに
種の生成を行うことができ、これによって同様に多結晶
シリコンの表面部分にのみ単結晶を形成することができ
る。この技術を利用すれば、多結晶シリコンの表面部分
に直接単結晶装置を形成することができる。
第４０図は、複数の種Ｓを形成するためにサブストレイ
トに走査する電子ビームＢを示している。
例えぼ第２９．３０或いは３１図に示した断面を有する
複数の領域（１０６）を有するウェファが設けられる。
そして電子ビームＢが、第４０図にボされるようにウェ
ファ上に走査される。特許出願第４９２８００号におい
て検討されたビームの走査によって、第１の方向におい
−ζ所定方向の固相化がなされる。
領域（１０６）を横切る第２の方向における温度分布は
、第２９〜３１図で説明したと同様に設定される。
９ ８ このような多数の種Ｓば１つの連続した工程で形成する
ことができる。
第４１及び４２図に示す変形例においては、電子ビーム
の強さがカソードの長さ或いは幅に沿って夫々変化して
いる。第２図にボされるような多結晶シリコンの単一の
均一層を有するウェファ（１００）は、このような電子
ビームＢが用いられて走査される。第４３図に示される
ようにサブストレイトの表面上に複数の加熱部と冷却部
が交互に配ＩＷ形成されている。その結果として生じる
固相化パターンは、第５図に示されるものと一致し、こ
のような多数の種は種々の形状の囲いや上述したヒート
シンクやマスクを用いずに形成することができる。
勿論第４１図に示される温度分布は、ウェファへのその
ビーム走査時に複数の種形成をずべく、カソード幅を横
切って多数回繰り返され得る。加えてビームのオンオフ
の繰り返しによって第４０図に示されるような種のパタ
ーンの形成ができる。
第４１図及び第４２図に示される温度パターンを提供す
るための電子ビームを提供する装置をいかに０ 得るかは、第１０〜２１図によって当業者の理解すると
ころであろう。例えば、第４２図に表わした電子ビーム
は、上述した第１６〜２１図にボしたいくつかの構成に
よって得ることができる。
第４４図は特に十述したような一般的な原理はどのよう
にして任意所望の形状の種形成に用いられるかを示すも
のである。第４３図で示されるようにウェファ　（１０
０）は、例えば第２４図で不ずと同様の断面の熱制御層
を有する。複数の領域（１０６）は、近接して且つ互い
に所要の間隔を保持して形成され、共通のヒートシンク
が肉薄の熱絶縁層を有する領域（２０６）に設けられる
。電子ビームＢがウェファを走査するとき、各領域（１
０６）に種が形成される。電子ビームは種形成のために
その長手方向が領域（１０６）と直交するようにして領
域（１０６）に沿う方向に移動させ、最終的装置を作製
するためにその長手方向が領域（１０６）に形成された
種と平行になるようにして領域（１０６）と直交する方
向に移動させる。
棟の形成は、領域（２０６）の部分を横切るまで１ 電子ビームを、発生させないことによって強め〃ること
ができ、これによって領域（２０６）をより冷却し所定
方向の熱の流れを促進する。
尚、種々の例を挙げて本発明を説明したがこの例に限ら
れるものではなく、本発明の精神を逸脱することなく種
々の変形変更をなし得ることは明らかであろう。
〔発明の効果〕
−Ｌ述したように、本発明においては、サブストレイト
上に設けられた何ら種の存在しない多結晶ないしは非晶
質において、線状のエネルギーを用いて、確実に種の形
成ができるものであり、これにより殆んどの任意所望の
形態による大面積の単結晶半導体装置を単数若しくは複
数個、実質的に任意のサブストレイト物質上に簡単に且
つ速く形成することができ、材料費及び製造費の低廉化
をはかることができる。
【図面の簡単な説明】
第１図及び第２図は夫々本発明製法に用いるウェファの
平面図及び側面図、第３図及び第４図は２ 夫々そのＸ軸及びｙ軸」＝の温度分布、第５図は同相化
の態様を示す図、第６図〜第９図は冷却パターンの温度
分布、第１０図は電子ビーム発生装置の一例の構成図、
第１１図はその電子ビームを模式的にボず斜視図、第１
２〜第２１図は夫々カソード装置の例を示す路線的構成
図、第２２図はウェファの要部の上面図、第２３図及び
第２４図は夫々その××■−ＸＸＩ［［線上及びＸＸ　
ＩＶ−Ｘ※■線上の断面図、第２５〜３２図は夫々ウェ
ファの各側の断面図、第３３図は第３２図に示したウェ
ファの要部の上面図、第３４図〜３８図は大面積単結晶
半導体装置の作製の説明に供する図で第３４図はその上
面図、第３５〜３８図は断面図、第３９図及び第４０図
はウェファの上面図、第４１図及び第４２図は温度分布
図、第４３図及び第４４図はウェファの−Ｆ面図である
。 （１００）はウェファ、（１０２）はサブストレイト、
（２００＞　は熱制御層、（２０２）及び（２０３）は
その第１及び第２の層、（１０６）は種形成領域、（２
０４）は囲いである。 ３ 区 派 叫　〜　へ ｑ　偽　リ 〜　〜　ζ １　ソ　Ｉ

Claims (1)

    【特許請求の範囲】
  1. サブストレイト上に多結晶若しくは非晶質半導体層を形
    成する工程と、該多結晶若しくは非晶質半導体層に種結
    晶を形成する工程と、種結晶より単結晶を育成する工程
    とを有し、上記種結晶を形成する工程は、上記エネルギ
    ービームの照射によって上記多結晶若しくは非晶質半導
    体層をその線状照射部において一旦溶融し、該線状照射
    部の一端から他端に向ってその加熱温度が上記多結晶若
    しくは非晶質半導体層の融点具）から融点以上に変化す
    る温度勾配を有する温度分布を形成し、この温度分布が
    時間経過と共に変化してその融点以下の温度となる位置
    を上記線状照射部の一端から他端に向って移動させて上
    記線状照射部の一端から他端に向って固相化させて線状
    単結晶種を形成する工程であり、上記種結晶よりの単結
    晶を育成する工程は、上記種結晶に接して設けられた多
    結晶若しくは非晶質半導体ｊ−に上記種結晶側から他方
    にエネルギービームの照射を移動させて単結晶育成を行
    う工程であることを特徴とする単結晶半導体装置の製法
    。
JP60014006A 1984-01-27 1985-01-28 単結晶半導体装置の製法 Pending JPS60180113A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/574,571 US4564403A (en) 1984-01-27 1984-01-27 Single-crystal semiconductor devices and method for making them
US574571 1984-01-27

Publications (1)

Publication Number Publication Date
JPS60180113A true JPS60180113A (ja) 1985-09-13

Family

ID=24296699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014006A Pending JPS60180113A (ja) 1984-01-27 1985-01-28 単結晶半導体装置の製法

Country Status (5)

Country Link
US (1) US4564403A (ja)
JP (1) JPS60180113A (ja)
DE (1) DE3502778A1 (ja)
GB (1) GB2153252B (ja)
NL (1) NL8500233A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115319A (ja) * 1984-07-02 1986-01-23 Sharp Corp 半導体装置の製造方法
US4662949A (en) * 1985-02-15 1987-05-05 Director-General Of Agency Of Industrial Science And Technology Method of forming a single crystal semiconductor layer from a non-single crystalline material by a shaped energy beam
FR2582455B1 (fr) * 1985-05-21 1987-08-14 Menigaux Louis Procede de fabrication d'un laser a semiconducteur a geometrie a ruban et laser obtenu par ce procede
JPS62206816A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体結晶層の製造方法
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
US4743567A (en) * 1987-08-11 1988-05-10 North American Philips Corp. Method of forming thin, defect-free, monocrystalline layers of semiconductor materials on insulators
US5045907A (en) * 1989-10-10 1991-09-03 Grumman Aerospace Corporation Graphotaxially formed photosensitive detector array
US4988641A (en) * 1989-10-10 1991-01-29 Grumman Aerospace Corporation Graphotaxially forming a photosensitive detector array
DE19625851A1 (de) * 1996-06-27 1998-01-02 Ebetech Electron Beam Technolo Verfahren und Vorrichtung zum Kristallisieren einer amorphen Schicht
JP4310076B2 (ja) 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
AU2003283833A1 (en) * 2002-11-27 2004-06-18 Canon Kabushiki Kaisha Producing method for crystalline thin film
AU2003286430A1 (en) * 2002-12-10 2004-06-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
US6932865B2 (en) * 2003-04-11 2005-08-23 Lockheed Martin Corporation System and method of making single-crystal structures through free-form fabrication techniques
KR100818267B1 (ko) * 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
DE1280819B (de) * 1964-07-25 1968-10-24 Ibm Deutschland Verfahren zum Aufwachsen von Kristallen aus SiC, BN, BP, AIN oder AIP auf einen Keimkristall
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
US4305973A (en) * 1979-07-24 1981-12-15 Hughes Aircraft Company Laser annealed double conductor structure
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
JPS5674921A (en) * 1979-11-22 1981-06-20 Toshiba Corp Manufacturing method of semiconductor and apparatus thereof
US4323417A (en) * 1980-05-06 1982-04-06 Texas Instruments Incorporated Method of producing monocrystal on insulator
US4446373A (en) * 1981-01-12 1984-05-01 Sony Corporation Process and apparatus for converged fine line electron beam treatment objects
US4382186A (en) * 1981-01-12 1983-05-03 Energy Sciences Inc. Process and apparatus for converged fine line electron beam treatment of objects
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
JPS5891621A (ja) * 1981-11-26 1983-05-31 Mitsubishi Electric Corp 半導体装置の製造方法
US4479847A (en) * 1981-12-30 1984-10-30 California Institute Of Technology Equilibrium crystal growth from substrate confined liquid
US4473433A (en) * 1982-06-18 1984-09-25 At&T Bell Laboratories Process for producing dielectrically isolated single crystal silicon devices
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material

Also Published As

Publication number Publication date
GB2153252B (en) 1987-09-03
GB8501876D0 (en) 1985-02-27
US4564403A (en) 1986-01-14
NL8500233A (nl) 1985-08-16
DE3502778A1 (de) 1985-08-08
GB2153252A (en) 1985-08-21

Similar Documents

Publication Publication Date Title
JPS60180113A (ja) 単結晶半導体装置の製法
US4498951A (en) Method of manufacturing single-crystal film
US4585512A (en) Method for making seed crystals for single-crystal semiconductor devices
JPS60180112A (ja) 単結晶半導体装置の製法
JPS6115319A (ja) 半導体装置の製造方法
JPS58147024A (ja) ラテラルエピタキシヤル成長法
JP2754091B2 (ja) 半導体単結晶膜の形成方法
JPH01162322A (ja) 半導体単結晶層の製造方法
JPS627116A (ja) Ｓｏｉ単結晶作製法
JPS5919311A (ja) 半導体装置の製造方法
JPS59202622A (ja) 単結晶薄膜の製造方法
JPH0136970B2 (ja)
JPH0779082B2 (ja) 半導体単結晶層の製造方法
JPS59121826A (ja) 半導体単結晶膜の製造方法
JPH04246819A (ja) 半導体薄膜の製造方法
JPH0834176B2 (ja) 半導体単結晶層の製造方法
JPS61234026A (ja) 半導体単結晶成長方法
JPS606091B2 (ja) 半導体装置
JPH04294522A (ja) 単結晶半導体膜の形成方法
JPS62206815A (ja) 半導体ウエハ
JPH027417A (ja) Ｓｏｉ膜の形成方法
JPS61191013A (ja) 半導体装置の製造方法
JPS63175415A (ja) 単結晶薄膜の形成方法
JPH0799734B2 (ja) 単結晶成長方法
JPS62250629A (ja) 半導体装置の製造方法