JPH01120807A - 半導体結晶層の製造方法 - Google Patents
半導体結晶層の製造方法Info
- Publication number
- JPH01120807A JPH01120807A JP27829487A JP27829487A JPH01120807A JP H01120807 A JPH01120807 A JP H01120807A JP 27829487 A JP27829487 A JP 27829487A JP 27829487 A JP27829487 A JP 27829487A JP H01120807 A JPH01120807 A JP H01120807A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal layer
- semiconductor
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000013078 crystal Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000010894 electron beam technology Methods 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 3
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、絶縁膜上に半導体単結晶層を形成する技術に
係わり、特にビームアニール法を利用した半導体結晶層
の製造方法に関する。
係わり、特にビームアニール法を利用した半導体結晶層
の製造方法に関する。
（従来の技術）
６１の表面にシリコンの凸部６２を形成し、凸部′６２
以外の領域をＣＶＤ酸化膜６３で埋込む。次いで、全面
に多結晶シリコン膜６４を堆積し、−ＣＶ Ｄ酸化膜で
形成したキャップ層６５を更に堆積する。その後、レー
ザビーム或いは電子ビーム等のエネルギービーム６６を
照射することにより、シードと称する前記凸部６２の表
面を結晶方位の種として、多結晶シリコン膜６４の一部
を一旦溶融する。このとき、熱伝導の高いシード部表面
からシリコン基板６１に熱が流出する。そして、多結晶
シリコン膜６３は溶融・再結晶化により単結晶層となる
。
以外の領域をＣＶＤ酸化膜６３で埋込む。次いで、全面
に多結晶シリコン膜６４を堆積し、−ＣＶ Ｄ酸化膜で
形成したキャップ層６５を更に堆積する。その後、レー
ザビーム或いは電子ビーム等のエネルギービーム６６を
照射することにより、シードと称する前記凸部６２の表
面を結晶方位の種として、多結晶シリコン膜６４の一部
を一旦溶融する。このとき、熱伝導の高いシード部表面
からシリコン基板６１に熱が流出する。そして、多結晶
シリコン膜６３は溶融・再結晶化により単結晶層となる
。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、第６図（ｂ）に示すように、シリコン
凸部６２を上面から見た場合連続した構造となっており
、この構造ではビームアニールでシード部表面上に多結
晶シリコンを溶融する際、シード部から流出する熱の量
が多く、ビームアニールのパワーを強くする必要がある
。このため、シリコン基板６１の変形や多結晶シリコン
膜条いため、ビームアニールのパワーを大きくせざるを
得ず、これが基板の変形成いは半導体薄膜の剥が五を招
く要因となっていた。
があった。即ち、第６図（ｂ）に示すように、シリコン
凸部６２を上面から見た場合連続した構造となっており
、この構造ではビームアニールでシード部表面上に多結
晶シリコンを溶融する際、シード部から流出する熱の量
が多く、ビームアニールのパワーを強くする必要がある
。このため、シリコン基板６１の変形や多結晶シリコン
膜条いため、ビームアニールのパワーを大きくせざるを
得ず、これが基板の変形成いは半導体薄膜の剥が五を招
く要因となっていた。
−本発明は上記事情を考慮してなされたもので、その目
的とするところは、シード部からの熱の流出を少なくす
ることができ、基板変形や半導体薄膜の剥がれ等を防止
し、絶縁膜上に良質の単結晶層を形成することのできる
半導体結晶層の製造方法を提供することにある。
的とするところは、シード部からの熱の流出を少なくす
ることができ、基板変形や半導体薄膜の剥がれ等を防止
し、絶縁膜上に良質の単結晶層を形成することのできる
半導体結晶層の製造方法を提供することにある。
［発明の構成コ
（問題点を解決するための手段）
本発明の骨子は、シード部を連続させずに分割すること
により、シード部を介しての熱の流出を低減することに
ある。
により、シード部を介しての熱の流出を低減することに
ある。
即ち本発明は、単結晶半導体基板の表面に複数の点状凸
部を形成したのち、基板の表面の凸部以外に絶縁膜を埋
込み形成し、次いで全面に多結晶若しくは非晶質の半導
体薄膜を形成し、しかるのち半導体薄膜にエネルギービ
ームを照射して該薄膜を溶融・再結晶化するようにした
方法である。
部を形成したのち、基板の表面の凸部以外に絶縁膜を埋
込み形成し、次いで全面に多結晶若しくは非晶質の半導
体薄膜を形成し、しかるのち半導体薄膜にエネルギービ
ームを照射して該薄膜を溶融・再結晶化するようにした
方法である。
、゛を減少させることができ、これによりビームアニー
ルのパワーを低減することが可能となる。従って、シリ
コン基板の変形や半導体薄膜の剥がれ等−を防止し、絶
縁膜上に良質の半導体結晶層を形成することが可能とな
る。
ルのパワーを低減することが可能となる。従って、シリ
コン基板の変形や半導体薄膜の剥がれ等−を防止し、絶
縁膜上に良質の半導体結晶層を形成することが可能とな
る。
（実施例）
以下、本発明の詳細を図示の実施例によって説明する。
第１図及び第２図は本発明の一実施例に係わるシリコン
単結晶層製造工程を示す図である。まず、第１図に平面
図を、第２図（ａ）に第１図の矢視Ａ−Ａ断面図を示す
如く、単結晶シリコン基板１１上のシード領域にレジス
トのパターン（図示せず）を形成し、このレジストをマ
スクとして用い、反応性イオンエツチング（ＲＩ Ｅ）
法により深さ１μｍにシリコン基板１１をエツチングし
、シリコンの凸部１２を形成した。なお、この後、マス
クとして用いたレジストを除去した。
単結晶層製造工程を示す図である。まず、第１図に平面
図を、第２図（ａ）に第１図の矢視Ａ−Ａ断面図を示す
如く、単結晶シリコン基板１１上のシード領域にレジス
トのパターン（図示せず）を形成し、このレジストをマ
スクとして用い、反応性イオンエツチング（ＲＩ Ｅ）
法により深さ１μｍにシリコン基板１１をエツチングし
、シリコンの凸部１２を形成した。なお、この後、マス
クとして用いたレジストを除去した。
次いで、第２図（ｂ）に示す如く、基板１１の表面の凸
部１２以外の領域にＣＶＤ法によりシリコ面平坦化を行
う。続いて、レジストと５ｉ０２のエツチング速度比が
路間等となる条件でＲＩＥによりエッチバックし、シリ
コン凸部１２上の５ｉ０２膜１３を除去すればよい。
部１２以外の領域にＣＶＤ法によりシリコ面平坦化を行
う。続いて、レジストと５ｉ０２のエツチング速度比が
路間等となる条件でＲＩＥによりエッチバックし、シリ
コン凸部１２上の５ｉ０２膜１３を除去すればよい。
次いで、第２図（Ｃ）に示す如く、全面に多結晶シリコ
ン膜（半導体薄膜）１４を６０００人の厚さに堆積し、
更にその上にＣＶＤ−５ｉ ０２ 膜（キャップ層）１
５を５０００人の厚さに堆積した。その後、電子ビーム
１６を加速電圧１２ＫＶ、 ビーム電流６ｍＡの条件
で、試料をビームアニールしたところ、シリコン基板１
１の変形及び多結晶シリコン膜の剥離は全く生じること
なく、容易に単結晶膜を得ることができた。
ン膜（半導体薄膜）１４を６０００人の厚さに堆積し、
更にその上にＣＶＤ−５ｉ ０２ 膜（キャップ層）１
５を５０００人の厚さに堆積した。その後、電子ビーム
１６を加速電圧１２ＫＶ、 ビーム電流６ｍＡの条件
で、試料をビームアニールしたところ、シリコン基板１
１の変形及び多結晶シリコン膜の剥離は全く生じること
なく、容易に単結晶膜を得ることができた。
かくして本実施例方法によれば、シード部となるシリコ
ンの凸部１２を連続したものではなく、分割した構造と
しているので、シード部を介しての熱の流出を少な（す
ることができ、電子ビームのエネルギーを小さくするこ
とが可能となる。このため、基板変形や薄膜の剥がれ等
を招くことなく、５ｉ０２膜１３上に良質の単結晶シリ
コン層めの工程断面図である。なお、第１図及び第２図
と同一部分には同一符号を付して、その詳しい説明は省
略する。この実施例が先に説明した実施例と異なる点は
、シリコンの凸部の形成方法にある。
ンの凸部１２を連続したものではなく、分割した構造と
しているので、シード部を介しての熱の流出を少な（す
ることができ、電子ビームのエネルギーを小さくするこ
とが可能となる。このため、基板変形や薄膜の剥がれ等
を招くことなく、５ｉ０２膜１３上に良質の単結晶シリ
コン層めの工程断面図である。なお、第１図及び第２図
と同一部分には同一符号を付して、その詳しい説明は省
略する。この実施例が先に説明した実施例と異なる点は
、シリコンの凸部の形成方法にある。
この実施例では、まず第３図（ａ）に示す如く、シリコ
ン基板１１上に水素燃焼酸化法により厚さ１０００人の
５ｉ０２膜１７を形成した後、減圧ＣＶＤ法により厚さ
２５００人のシリコン窒化膜（Ｓｉ３Ｎ４膜）１８を堆
積した。続いて、シード領域となる領域上においてＳｉ
３Ｎ４膜１８上にレジストのパターン（図示せず）を形
成し、このレジストをマスクとしてシード領域以外のＳ
ｉ３Ｎ４膜１８をＲＩＥ法で除去した。なお、この硬に
、マスクとして用いたレジストを除去した。
ン基板１１上に水素燃焼酸化法により厚さ１０００人の
５ｉ０２膜１７を形成した後、減圧ＣＶＤ法により厚さ
２５００人のシリコン窒化膜（Ｓｉ３Ｎ４膜）１８を堆
積した。続いて、シード領域となる領域上においてＳｉ
３Ｎ４膜１８上にレジストのパターン（図示せず）を形
成し、このレジストをマスクとしてシード領域以外のＳ
ｉ３Ｎ４膜１８をＲＩＥ法で除去した。なお、この硬に
、マスクとして用いたレジストを除去した。
次いで、温度１０００℃の水素燃焼酸化によりシリコン
基板１１を選択酸化することによって、第３図（ｂ）に
示す如くシード領域外に厚さ １．４μ辺の５ｉ０２膜
１９を形成した。この酸化膜形成は、周知のフィールド
酸化膜の形成工程と同様である。
基板１１を選択酸化することによって、第３図（ｂ）に
示す如くシード領域外に厚さ １．４μ辺の５ｉ０２膜
１９を形成した。この酸化膜形成は、周知のフィールド
酸化膜の形成工程と同様である。
゛次いで、ＲＩＥ法でＳｉ３Ｎ４膜１８を除去し、ざら
に弗化アンモニア液で５ｉ０２膜１７を除去した。さら
に、シード領域外の５ｉ０２膜１９を弗化アンモニア液
により除去することにより、第°３図（Ｃ）に示す如く
シリコン基板１１の表面に高さ７０００人の凸部１２を
形成した。
に弗化アンモニア液で５ｉ０２膜１７を除去した。さら
に、シード領域外の５ｉ０２膜１９を弗化アンモニア液
により除去することにより、第°３図（Ｃ）に示す如く
シリコン基板１１の表面に高さ７０００人の凸部１２を
形成した。
次いで、先の実施例と同様にして第３図（ｄ）に示す如
く、凸部１２以外の領域に５ＬＯ２膜１３を埋込み、さ
らに全面に厚さ８０００人の多結晶シリコン膜１４及び
キャップ層としての５ｉ０２膜１５を形成した。この状
態で、電子ビーム１６を加速電圧１２ＫＶ、 ビーム
電流６＋ｍＡの条件で試料をビームアニールしたところ
、先の実施例と同様に良好なシリコン単結晶層を形成す
ることができた。
く、凸部１２以外の領域に５ＬＯ２膜１３を埋込み、さ
らに全面に厚さ８０００人の多結晶シリコン膜１４及び
キャップ層としての５ｉ０２膜１５を形成した。この状
態で、電子ビーム１６を加速電圧１２ＫＶ、 ビーム
電流６＋ｍＡの条件で試料をビームアニールしたところ
、先の実施例と同様に良好なシリコン単結晶層を形成す
ることができた。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。実施例ではビーム走査方向をシードの配置と
平行としたが、第４図に示す如くシードの配置と垂直方
向にビーム走査してもよい。
ではない。実施例ではビーム走査方向をシードの配置と
平行としたが、第４図に示す如くシードの配置と垂直方
向にビーム走査してもよい。
また、第５図に示すようにビーム強度分布に合わせて凸
部の間隔を変えるようにしてもよい。即ち、ビーム強度
の強い領域では凸部を粗にし、ビーム゛強度の弱いとこ
ろでは凸部を密にすれば、より良好な単結晶層の形成が
可能となる。
部の間隔を変えるようにしてもよい。即ち、ビーム強度
の強い領域では凸部を粗にし、ビーム゛強度の弱いとこ
ろでは凸部を密にすれば、より良好な単結晶層の形成が
可能となる。
ｊｌ、また、エネルギービームは電子ビームに限らず、
ＮＩ レーザビームやイオンビーム等を用いることができる。
ＮＩ レーザビームやイオンビーム等を用いることができる。
さらに、各層の膜厚、エツチング法及び酸化の方法等は
、仕様に応じて適宜変更可能である。
、仕様に応じて適宜変更可能である。
また、半導体薄膜としては、多結晶シリコンの代わりに
非晶質シリコンを用いることができ、さらにシリコン以
外の半導体を用いることも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
非晶質シリコンを用いることができ、さらにシリコン以
外の半導体を用いることも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
［発明の効果］
以′上詳述したように本発明によれば、基板表面の凸部
を点状に形成することにより、シード部を介しての熱の
流出を少なくすることができ、これにより基板変形や薄
膜の剥がれ等を防止し、絶縁膜上に良質の半導体単結晶
層を形成することが可能となり、３次元ＩＣの実現等に
寄与することができる。
を点状に形成することにより、シード部を介しての熱の
流出を少なくすることができ、これにより基板変形や薄
膜の剥がれ等を防止し、絶縁膜上に良質の半導体単結晶
層を形成することが可能となり、３次元ＩＣの実現等に
寄与することができる。
第１図及び第２図はそれぞれ本発明の一実施例方法に係
わるシリコン単結晶層の製造工程を説明するためのもの
で第１図は平面図、第２図は新方法を説明するための図
である。 ・１１・・・単結晶シリコン基板（半導体基板）、１２
・・・凸部、１３・・・５ｉ０２膜（埋込み絶縁膜）、
１４・・・多結晶シリコン膜（半導体薄膜）、１５・・
・５ｉ０２膜（キャップ層）、１６・・・電子ビーム（
エネルギービーム）、１７．１９・・・Ｓ ｉ ０２膜
、１８・・・Ｓｉ３Ｎ４膜。 出願人 工業技術院長 飯塚 幸三 第１図 第２図 第３図 第４図 第５図
わるシリコン単結晶層の製造工程を説明するためのもの
で第１図は平面図、第２図は新方法を説明するための図
である。 ・１１・・・単結晶シリコン基板（半導体基板）、１２
・・・凸部、１３・・・５ｉ０２膜（埋込み絶縁膜）、
１４・・・多結晶シリコン膜（半導体薄膜）、１５・・
・５ｉ０２膜（キャップ層）、１６・・・電子ビーム（
エネルギービーム）、１７．１９・・・Ｓ ｉ ０２膜
、１８・・・Ｓｉ３Ｎ４膜。 出願人 工業技術院長 飯塚 幸三 第１図 第２図 第３図 第４図 第５図
Claims (8)
- （１）単結晶半導体基板の表面に複数の点状凸部を形成
する工程と、前記基板の表面の凸部以外に絶縁膜を埋込
む工程と、次いで全面に多結晶若しくは非晶質の半導体
薄膜を形成する工程と、前記半導体薄膜にエネルギービ
ームを照射して該薄膜を溶融・再結晶化する工程とを含
むことを特徴とする半導体結晶層の製造方法。 - （２）前記凸部を形成する工程として、反応性イオンエ
ッチング法により前記基板の表面を選択的にエッチング
することを特徴とする特許請求の範囲第１項記載の半導
体結晶層の製造方法。 - （３）前記凸部を形成する工程として、前記基板の表面
に選択的に熱酸化膜を形成したのち、この熱酸化膜を除
去することを特徴とする特許請求の範囲第１項記載の半
導体結晶層の製造方法。 - （４）前記凸部を、規則的間隔に配列したことを特徴と
する特許請求の範囲第１項記載の半導体結晶層の製造方
法。 - （５）前記凸部を、所定の強度分布を有するエネルギー
ビームに対して、エネルギーの強い領域は密に、弱い領
域は粗に配置したことを特徴とする特許請求の範囲第１
項記載の半導体結晶層の製造方法。 - （６）前記半導体薄膜を、ＣＶＤ法により形成したこと
を特徴とする特許請求の範囲第１項記載の半導体結晶層
の製造方法。 - （７）前記凸部の高さは５０００Å以上であることを特
徴とする特許請求の範囲第１項記載の半導体結晶層の製
造方法。 - （８）前記エネルギービームとして、レーザビーム、電
子ビーム又はイオンビームを用いたことを特徴とする特
許請求の範囲第１項記載の半導体結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27829487A JPH0793265B2 (ja) | 1987-11-05 | 1987-11-05 | 半導体結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27829487A JPH0793265B2 (ja) | 1987-11-05 | 1987-11-05 | 半導体結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120807A true JPH01120807A (ja) | 1989-05-12 |
| JPH0793265B2 JPH0793265B2 (ja) | 1995-10-09 |
Family
ID=17595349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27829487A Expired - Lifetime JPH0793265B2 (ja) | 1987-11-05 | 1987-11-05 | 半導体結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793265B2 (ja) |
-
1987
- 1987-11-05 JP JP27829487A patent/JPH0793265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793265B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| US4448632A (en) | Method of fabricating semiconductor devices | |
| JPH01120807A (ja) | 半導体結晶層の製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPH05326692A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| KR100330592B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPS59124123A (ja) | 半導体装置の製造方法 | |
| JPH0368532B2 (ja) | ||
| JPH01290219A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPH0779082B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS60161396A (ja) | シリコン薄膜の製造方法 | |
| JPS63265419A (ja) | 半導体結晶層の製造方法 | |
| JPS59121826A (ja) | 半導体単結晶膜の製造方法 | |
| JPS627112A (ja) | 半導体単結晶層の製造方法 | |
| JPS6319808A (ja) | 半導体単結晶層の製造方法 | |
| JPS61203629A (ja) | 半導体層の単結晶化方法 | |
| JPS62179112A (ja) | Ｓｏｉ構造形成方法 | |
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6154275B2 (ja) | ||
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |