JPS5893214A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JPS5893214A
JPS5893214A JP19060681A JP19060681A JPS5893214A JP S5893214 A JPS5893214 A JP S5893214A JP 19060681 A JP19060681 A JP 19060681A JP 19060681 A JP19060681 A JP 19060681A JP S5893214 A JPS5893214 A JP S5893214A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor
singlecrystal
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19060681A
Other languages
English (en)
Inventor
Toshio Yoshii
俊夫 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP19060681A priority Critical patent/JPS5893214A/ja
Publication of JPS5893214A publication Critical patent/JPS5893214A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野 本発明は絶縁性基板上の半導体薄膜、特にキャリア移動
度の高い半導体薄膜の製造方法に関する。
（２）従来技術とその問題点 絶縁性基板上の単結晶薄膜は、ＳＯ８（サファイヤ単結
晶基板−ＦのＳｉ膜）に代表されるようにバルク半導体
基板と比べ、次のような長所を持っている、。
■　素子間分離が容易である。
■　寄生浮遊容量が小さく、ＭＯ８素子などにおいて高
速化がはかれる。
一方、ＳＯ８における問題点として基板となる単結晶サ
ファイヤのコストが高いことが挙げられる。そのためサ
ファイヤ基板よりも安価なＳｉ基板を用い、その基板を
酸化することによって形成したＳ　ｉ０２や、Ｓｉ基板
上に堆積した５１０２乃至ばＳｉＮ膜トに半導体薄膜を
さらに堆積したものを用いることが試みられている。し
かし、それらＳ　ｉｏ２や８ｉＮは単結晶ではないため
、その上に成長した半導体薄膜は単結晶にならず、多結
晶膜になる。このようにして形成された半導体薄膜の例
として多結晶Ｓｉ膜をとってみると、その結晶粒径は数
ｒ〜数千Ｘ程度で、この上にＭＯＳトランジスタを形成
しても、そのキャリア移動度はバルクＳ１上のＭＯＳの
数十分の一程度である。これに対し、最近、絶縁性非晶
質基板に選択的な溝をもうけだ後に、８１膜全堆積し、
細く絞られたレーザ光あるいは螺子ビームをそのＳｉ膜
に照射１〜つつ走査させることによりＳｉ膜を溶融・固
化をとおして単結晶化させる試み（グラフオエピタキシ
ー法）がなされている。
このような方法を用いることによって、単結晶膜ないし
は配向性をもつＳｉ膜を得ることができ、かつ、このよ
りなＳｉ膜上に形成されたＭＯＳトランジスタの場合、
そのキャリア電子移動度は最大４００、フ４／　Ｖ−ｓ
ｅｃと、前記結晶粒径数Ｃ〜数千Ｘの多結晶Ｓｉ膜に形
成されたトランジスタのそれを犬きく上回っている。
しかし、Ｆ記グラフォエピタキンー法によって得られた
キャリア移動度４００　ｃｉ／　Ｖ　−ｓｅｃはバルク
Ｓ１基板のそれの約５０％であり、さらに改善の必要が
残されていることがわかる。
上記グラフオエピタキシー法の問題薇を種々な角度から
検討したところ、下地絶縁性膜へ与える熱的影響が大き
いことがわかった。すなわち、Ｓｉ膜が溶融する際には
、下地のＳｉ膜と接するあたりも当然、ＳＩの融徹前後
あるいはそ、れ以上にまで加熱される。そして、その後
急激に温度が低下する。
このため下地絶縁性膜は軟化−固化あるいは基板内の温
度差等により変形をきだすものと考えられる。グラフォ
エピタキンーにおいては下地の加工精度により、その上
の単結晶膜の結晶性が大きく影響されるため、下地の変
形は避けなければならない。しかし、従来のビームアニ
ールによるＳｉ膜の溶融−同化の方法を用いる限りそれ
を避けることが出来なかった。
（３）発明の目的 本発明はこのような事情に鑑みてなされたもので、低温
において半導体膜の溶融−固化をせしめることにより、
絶縁性非晶質基板上に良質の半導体単結晶薄膜を形成す
る方法を提供するものである。
（４）発明の実施例 以下、実施例により図面を参照しつつ説明する。
（００１）Ｓｉ基板（１）を熱酸化し、１μｍ　ノ５ｉ
０２膜（２）を成長させ、絶縁性基板を形成した（第１
図（ａ））。
ｊ 次にフォトエツチング法を用い、２μｍ１ｔＪｊ隔に溝
状のフォトレジストを残した後、リアクティブイオンエ
ツチングにより、フォトレジストでおおわれていないＳ
　ｉ０２膜領域を２００Ｘエツチングした。第１図（ｈ
）はＳ　ｉｏ２膜をエツチングした後、レジストを除去
した状態を示ｌ〜でいる。其の鎌気相成長炉において試
料を６００°０に加熱し、Ｈ２ガスをキャリアガスにし
たＧｅＨ４ガスの熱分解により、　５ｉ０２上に０．１
μｍの多結晶Ｇｅ　（３）を堆積した（４１図（Ｃ）　
）　ｏさらに、同一の炉内において試料を１０００’０
まで加熱し、今度はＳｉＨ４ガスを用いてＳｉ膜（４）
を４０００Ｘ基板上に成長させる。Ｓ１膜の形成時には
、Ｇｅ膜（３）は常に表面に残？）　、　Ｇｅ　／　Ｓ
ｉ　／　５ｉ０２　／　Ｓｉ基板の構造になる（第１図
（ｄ））。表面側に残存しているＧｅを除去し、反射電
子回折法によ！１ｌＳｉ膜表面観察を行ったところ、（
００１）Ｓ　ｉ単結晶が成長していることがわかった。
また、　ＳｉＯ２の溝方向及び溝と直角方向とＳｉ膜の
（１１０＞方向とが一致していることもわかった。この
Ｓ１膜上にＮチャネルＭＯＳトランジスタを第２図に示
すように製作し、その電界効果移動度を測定したところ
、７６０ｃ＋＋！／　Ｖ−ｓｅｃを示し、バルクＳｉの
それとほぼ一致した。
次に本発明におけるＳｉ膜成長機構について考察してみ
る。Ｇｅの融薇は９３６℃であるだめ、Ｇｅ堆積後１０
００°Ｃに基板温度を上げると、　Ｇｅは液体となる。
次に５ｉＨｓガスを供給すると、８　ｉＨ４ガスは基板
上で分解しＳｔが生成され、ＳｉはＧｅ中に拡散する。
Ｓｉの生成が進むにつれて、液相中の８１が過飽和状態
とな９、固相として基板へ析出する。このように１００
０°０という低温にお・いて液相成長することにより下
地絶縁性膜へ与える熱的影響が少なく、下地の加工精度
が良好に保たれるため、バルクＳｉとほぼ同等の結晶性
を有するＳｉ膜が成長するものと考えられる。
（５）発明の効果 このように本発明に依って、絶縁性基板上に良質の半導
体単結晶膜を形成することができ、この半導体単結晶層
にすぐれた醒気的特性をもつトランジスタなどの素子を
形成することが可能になった０さらにデバイスを構成し
た基板上に絶縁膜を被着した後、本発明方法を施すこと
により、多層構造の集積回路を製造することができ集積
度向上の効果が得られる。
（６）発明の変形例 なお、上記実施例において基板及び第二の半導体膜ＶＣ
はＳｌを用いたが、Ｇｅ　、ＧａＡｓでもよいことは勿
論である。まだ基板としてはＡ７２０３　、石英等の絶
縁性基板であっても本発明のタカ果を挙げることが出来
る。士だ、第二の膜としてはＧｅの他にＡｕ。
Ｈｇ等の金属であってもよい。また絶縁膜として熱酸化
Ｓ　ｉ０２膜を用いたが、本発明は絶縁膜の材料及び絶
縁膜の形成方法、その厚さ、加工方法、エツチング深さ
、溝の間隔などによってその効果が減するものでないこ
とは明らかである。第−及び第二の膜形成方法及びその
ソース等は本実施例のみに限定されるものでないことは
もちろんである。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の詳細な説明する断面図
、第２図は本発明の実施例におけるＩＭ　ＯＳ　）ラン
ジスタの断面図である。 図において、 １　・８１単結晶基板、　２・　５Ｉ０２膜、３・・Ｇ
ｅ膜、　４・・Ｓ１単結晶膜、５、・・ソース、　　６
　ドレイ７． ７・・・ゲート’を極、　　８・・ゲート５Ｉ０２゜） ｃＸ１

Claims (1)

    【特許請求の範囲】
  1. 絶縁性非晶質基板上に格子状の溝をもうけた後膣非晶質
    基板上に第一の半導体乃至は金属膜を堆積する工程き、
    該第−の膜が形成された非晶質基板を前記第一の膜の融
    点以上に加熱し、しかる後に前記基板上に該第−の膜よ
    り高い融点を持ち、かつ該第−の膜と全率固溶をなすか
    、あるいは共晶反応を起す半導体から成る第二の膜を堆
    積せしめることを特徴とする半導体薄膜の製造方法。
JP19060681A 1981-11-30 1981-11-30 半導体薄膜の製造方法 Pending JPS5893214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19060681A JPS5893214A (ja) 1981-11-30 1981-11-30 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19060681A JPS5893214A (ja) 1981-11-30 1981-11-30 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS5893214A true JPS5893214A (ja) 1983-06-02

Family

ID=16260863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19060681A Pending JPS5893214A (ja) 1981-11-30 1981-11-30 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS5893214A (ja)

Similar Documents

Publication Publication Date Title
JPH02140915A (ja) 半導体装置の製造方法
US4868140A (en) Semiconductor device and method of manufacturing the same
EP0364139B1 (en) Crystal article and method for forming same
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPS5893214A (ja) 半導体薄膜の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JP3345363B2 (ja) 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
JPS58132919A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JPS61117821A (ja) 半導体装置の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPS5856405A (ja) 半導体装置の製造方法
JPH0236052B2 (ja)
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPH1062447A (ja) 半導体加速度センサおよびその製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS6015916A (ja) 単結晶薄膜の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JPS6074507A (ja) 半導体装置の製造方法
JPS5880830A (ja) 半導体装置用基板の製造方法
JPH0334847B2 (ja)