JPS60153114A - 単結晶半導体層の形成方法 - Google Patents
単結晶半導体層の形成方法Info
- Publication number
- JPS60153114A JPS60153114A JP59008819A JP881984A JPS60153114A JP S60153114 A JPS60153114 A JP S60153114A JP 59008819 A JP59008819 A JP 59008819A JP 881984 A JP881984 A JP 881984A JP S60153114 A JPS60153114 A JP S60153114A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- semiconductor layer
- polycrystalline silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
不発８Ａは、絶縁基板表面に、もしくは半導体基板上に
設けられた絶縁体層の狭部に、単結晶半導体層を形成す
る方法に関するものである。
設けられた絶縁体層の狭部に、単結晶半導体層を形成す
る方法に関するものである。
近年、非晶濁の絶縁基板表面に、又は半導体基−板上に
設けられた８４０ｚなどの絶縁体層の表面に、多結晶シ
リコン膜を設け、続いて、レーザービーム、電子ビーム
あるいは赤外線などを照射し加熱溶融することによシ、
当該多結晶シリコン膜を単結晶化することが試みられて
いる。嶋該法は、多結晶シリコン膜を瞬間的に溶融した
後の同化が、一方向から生ずるようにｆｉ＋ｉ制御する
ことにより広い面積にわたる単結晶層を形成しようとす
るものである。従って、固化の方向が充分にコントロー
ル出来れば原理的にはウェリー全面にわたる大面積の単
結晶シリコン層が形成できるはすである。しかし、引用
文献（Ｔｈｅ １５ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ
５ｏｌｉｄＤｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａ
ｌｓ、 Ｔｅｃｂ、 Ｄｉｇ、の１０１頁）にみられる
ように、高々２００μｍ平方程度の領域が単結晶化でき
るのみであシ、実用に耐える大面積の単結晶層は得られ
ていない。これは、加熱源、であるビーム強度が安定で
ないこと、また、基板上にパターンが形成されている場
合には到達温度が不均一とな−）たシ熱の放散に異常が
生ずるなど、再結晶化の方向性を制御するのが極めて困
難であっためである。
設けられた８４０ｚなどの絶縁体層の表面に、多結晶シ
リコン膜を設け、続いて、レーザービーム、電子ビーム
あるいは赤外線などを照射し加熱溶融することによシ、
当該多結晶シリコン膜を単結晶化することが試みられて
いる。嶋該法は、多結晶シリコン膜を瞬間的に溶融した
後の同化が、一方向から生ずるようにｆｉ＋ｉ制御する
ことにより広い面積にわたる単結晶層を形成しようとす
るものである。従って、固化の方向が充分にコントロー
ル出来れば原理的にはウェリー全面にわたる大面積の単
結晶シリコン層が形成できるはすである。しかし、引用
文献（Ｔｈｅ １５ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ
５ｏｌｉｄＤｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａ
ｌｓ、 Ｔｅｃｂ、 Ｄｉｇ、の１０１頁）にみられる
ように、高々２００μｍ平方程度の領域が単結晶化でき
るのみであシ、実用に耐える大面積の単結晶層は得られ
ていない。これは、加熱源、であるビーム強度が安定で
ないこと、また、基板上にパターンが形成されている場
合には到達温度が不均一とな−）たシ熱の放散に異常が
生ずるなど、再結晶化の方向性を制御するのが極めて困
難であっためである。
本発明は、上記した欠点を排除しながらも、絶縁体上に
大面積の単結晶半導体層を制御性良く設ける新規な手段
を提供するものである。
大面積の単結晶半導体層を制御性良く設ける新規な手段
を提供するものである。
その要旨は、多結晶半導体層を、６００〜８００℃に加
温せしめながらイオンを照射し当該半導体層を非晶細化
すると共に単結晶層に変えるものである。即ち、本発明
は、非晶質膜が低温で単結晶化（固相エピタキシャル成
長）する性質を利用するものである。
温せしめながらイオンを照射し当該半導体層を非晶細化
すると共に単結晶層に変えるものである。即ち、本発明
は、非晶質膜が低温で単結晶化（固相エピタキシャル成
長）する性質を利用するものである。
本発明によれば、６００〜８００℃の低温で比較的ゆっ
くシと単結晶化が出来、温度の厳しい制御も不をである
ため、大面積の単結晶層が再現性良く形成できる利点を
有している。
くシと単結晶化が出来、温度の厳しい制御も不をである
ため、大面積の単結晶層が再現性良く形成できる利点を
有している。
以下、茸、発明を図面を用いて説明する。ｇｒ：、 １
図〜第３図は、本発明を実施する一例を説明するための
断面構造図であり、図において、１はハｊ結晶の半導体
基板、２は絶縁体層、３（ｄ絶縁体層２の一部に設けら
れた開口部、４は多結晶半導体層、４５社単結晶半導体
層、５幻加速？れたイオンの飛来方向、６はイオンの飛
来方向の掃引方向をそれぞれ示す。
図〜第３図は、本発明を実施する一例を説明するための
断面構造図であり、図において、１はハｊ結晶の半導体
基板、２は絶縁体層、３（ｄ絶縁体層２の一部に設けら
れた開口部、４は多結晶半導体層、４５社単結晶半導体
層、５幻加速？れたイオンの飛来方向、６はイオンの飛
来方向の掃引方向をそれぞれ示す。
単結晶半導体基板１としてシリコンを用い、多結晶半導
体Ｍ４としで多結晶シリコンを用いンに場合を例にあげ
て、具体的に工朴を追りてＮ５ｔＦＩＪする。
体Ｍ４としで多結晶シリコンを用いンに場合を例にあげ
て、具体的に工朴を追りてＮ５ｔＦＩＪする。
まず、シリコン基板１の表向に８ ｉ０２．Ｎ、２０３
。
。
８ｉ３Ｎ４等の少くとも７００〜８００℃の温度に副え
得る絶縁体尾２が設けられ、続いて肖咳絶蘇体層２の一
部が選択的に除去され開口部３が形成される（第１図）
。当該絶縁体Ｗ１２は非晶質であって良く、また、膜厚
の制限も受けない。しかし、半導体基板１との接触によ
り生ずる歪は少い方が好ましく、尚該説明ではＳ ｉ
０２を用いた例を述べるが良い結果を得ている。
得る絶縁体尾２が設けられ、続いて肖咳絶蘇体層２の一
部が選択的に除去され開口部３が形成される（第１図）
。当該絶縁体Ｗ１２は非晶質であって良く、また、膜厚
の制限も受けない。しかし、半導体基板１との接触によ
り生ずる歪は少い方が好ましく、尚該説明ではＳ ｉ
０２を用いた例を述べるが良い結果を得ている。
次に、多結晶シリコン層４’ｔ Ｏ，５ミクロン程度の
厚さに形成し、続いて、半導体基板１を６００〜８００
℃に加熱せしめながら、Ａｒ、Ｎｅ、Ｂ、Ｐ、Ａｓ。
厚さに形成し、続いて、半導体基板１を６００〜８００
℃に加熱せしめながら、Ａｒ、Ｎｅ、Ｂ、Ｐ、Ａｓ。
Ｓｉ等のｉ素もしくはこれらをちむ化合物をイオピーム
５となし、前記開口部３に設けられた多結晶シリコン膜
４にイオン打込みする（ 第２ ［１）。
５となし、前記開口部３に設けられた多結晶シリコン膜
４にイオン打込みする（ 第２ ［１）。
当該イオンわ込み一１多結晶シリコンＮ１４を局所的に
非晶質とすることが目的であシ、局り的に少くとも１０
ａｎ以上の１オンが釣込まれる必要がある。当該イオン
打込みによシ、開口部３に設けられた多結晶シリコン層
が半導体基板１を種結晶とし′Ｃ局り的に許１結晶層４
５となる。
非晶質とすることが目的であシ、局り的に少くとも１０
ａｎ以上の１オンが釣込まれる必要がある。当該イオン
打込みによシ、開口部３に設けられた多結晶シリコン層
が半導体基板１を種結晶とし′Ｃ局り的に許１結晶層４
５となる。
次に、イオンビーム５を１１０部３の領域から絶に膜２
の表面に設けられた多結晶シリコン族領域へと６の方向
に移動せしめることによシ、絶縁膜２の表向に設けられ
た多結晶シリコン層４に順次イオンが拐込まれ当該多結
晶シリコン層４が非晶質化でれるに続いて単結晶シリコ
ン層４５が形成される（第３図）。イオンビーム５の６
方向への掃引速度は、多結晶シリコン層４を充分に非晶
質化する上で比較的ゆつくシと行うのが良く、その好ま
しい条件は１ｍｍ／ｓｅｅｓｇである。しかし、大電流
のイオンビームを用いれば多結晶シリコン層４が短時間
で非晶質化されるため、速い速度で掃引して良いことは
言うまでもない。イオンビーム５の６方向への掃引全縦
断して行うことによシ、半導体基板１を梯結晶として単
結晶。
の表面に設けられた多結晶シリコン族領域へと６の方向
に移動せしめることによシ、絶縁膜２の表向に設けられ
た多結晶シリコン層４に順次イオンが拐込まれ当該多結
晶シリコン層４が非晶質化でれるに続いて単結晶シリコ
ン層４５が形成される（第３図）。イオンビーム５の６
方向への掃引速度は、多結晶シリコン層４を充分に非晶
質化する上で比較的ゆつくシと行うのが良く、その好ま
しい条件は１ｍｍ／ｓｅｅｓｇである。しかし、大電流
のイオンビームを用いれば多結晶シリコン層４が短時間
で非晶質化されるため、速い速度で掃引して良いことは
言うまでもない。イオンビーム５の６方向への掃引全縦
断して行うことによシ、半導体基板１を梯結晶として単
結晶。
当該イオン打込みは、多結晶シリコン１−４をよシ効果
的に非晶質化させる観点から、重い原子をイオン打込み
するのが好ましい。しかし、１）、ＡＳなどの不純物と
なるイオンを高濃度にイオン打込みすることは、単結晶
シリコン層４５が高濃度不純物層となり、かかる高濃度
不純物層上に半導体装置を形成することは実用上困難で
ある。従って、当該実施例で最も好ましいのはＳｉ原子
でめる。
的に非晶質化させる観点から、重い原子をイオン打込み
するのが好ましい。しかし、１）、ＡＳなどの不純物と
なるイオンを高濃度にイオン打込みすることは、単結晶
シリコン層４５が高濃度不純物層となり、かかる高濃度
不純物層上に半導体装置を形成することは実用上困難で
ある。従って、当該実施例で最も好ましいのはＳｉ原子
でめる。
なお、単結晶シリコン１−４を電極として利用する場合
には、当該シリコン層４中に高談度に不純物が含まれて
いるのが望ましく、かかる場合にはＢ。
には、当該シリコン層４中に高談度に不純物が含まれて
いるのが望ましく、かかる場合にはＢ。
Ｐ、Ａｓなどの不純物イオン、さらにはＭｏ、’ｌ’ｉ
。
。
Ｐｔなどの金属原素をイオン打込みしても良い。
さらに、当該イオン打込みでは、多結晶シリコン層４を
より効果的に非晶質化する上で、当該多結晶シリコン層
の厚さ方向全域を非晶質化することが望ましく、従って
、必要に応じて加速電圧を変化させて行うのも一法であ
る。
より効果的に非晶質化する上で、当該多結晶シリコン層
の厚さ方向全域を非晶質化することが望ましく、従って
、必要に応じて加速電圧を変化させて行うのも一法であ
る。
上記したように１当該法によれば、イオンビーム５の６
力回への掃引を継続して行うことにより、絶縁膜２上の
多結晶シリコン膜４が単結晶化できることは明らかであ
る。また、当該法は半導体基板１を棟結晶として用いる
ため、絶縁膜上に結晶方位のそろった良質の単結晶シリ
コン膜が再現性良く形成できる利点を持つ。また、イオ
ンビームの掃引を継続して行うことにより、大面積の単
結晶１−が絶縁膜上に再現性良く形成できる特徴を有し
ている。さらに、当該法は６００〜８００°０程度の温
庶で単結晶化が行えるため、単結晶半導体層を多層に積
層する場合にも適用できる利点を持つ。
力回への掃引を継続して行うことにより、絶縁膜２上の
多結晶シリコン膜４が単結晶化できることは明らかであ
る。また、当該法は半導体基板１を棟結晶として用いる
ため、絶縁膜上に結晶方位のそろった良質の単結晶シリ
コン膜が再現性良く形成できる利点を持つ。また、イオ
ンビームの掃引を継続して行うことにより、大面積の単
結晶１−が絶縁膜上に再現性良く形成できる特徴を有し
ている。さらに、当該法は６００〜８００°０程度の温
庶で単結晶化が行えるため、単結晶半導体層を多層に積
層する場合にも適用できる利点を持つ。
第１図乃至第３図は、本発明の実施例の各工程の断面図
である。 図において、１・・・・・・半導体基板、２・・・・・
・絶縁体層、３・・・・・・開口部、４・・・・・・多
結晶半導体層、４５・・・・・・単結晶半導体層、５・
・・・・・イオンの飛来方向、６・・・・・・イオンの
飛来方向の掃引方向をそれぞれ示す。
である。 図において、１・・・・・・半導体基板、２・・・・・
・絶縁体層、３・・・・・・開口部、４・・・・・・多
結晶半導体層、４５・・・・・・単結晶半導体層、５・
・・・・・イオンの飛来方向、６・・・・・・イオンの
飛来方向の掃引方向をそれぞれ示す。
Claims (1)
- 半導体基板上に一部に開口部を有する絶縁膜を設け、該
開口部および絶縁繰上に多結晶半導体層を設け、Ｄ’Ｊ
ＩＥ板を加熱しながら前記開口部に設けられた多結晶半
導体層に加速せしめたイオンビームを照射し、続いて該
イオンビームを、絶縁膜上に設けられた多結晶半導体層
上に前記開口部から遠ざかる方向に連続的に掃引するこ
とによシ、前記多結晶半導体層を単結晶半導体層とする
ことを特徴とする単結晶半導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008819A JPS60153114A (ja) | 1984-01-20 | 1984-01-20 | 単結晶半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008819A JPS60153114A (ja) | 1984-01-20 | 1984-01-20 | 単結晶半導体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153114A true JPS60153114A (ja) | 1985-08-12 |
Family
ID=11703413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59008819A Pending JPS60153114A (ja) | 1984-01-20 | 1984-01-20 | 単結晶半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153114A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230017A (ja) * | 1986-03-31 | 1987-10-08 | Agency Of Ind Science & Technol | 単結晶膜作成方法 |
| US6025252A (en) * | 1993-11-19 | 2000-02-15 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58167490A (ja) * | 1982-03-23 | 1983-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 非晶質膜上の単結晶形成法 |
-
1984
- 1984-01-20 JP JP59008819A patent/JPS60153114A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58167490A (ja) * | 1982-03-23 | 1983-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 非晶質膜上の単結晶形成法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230017A (ja) * | 1986-03-31 | 1987-10-08 | Agency Of Ind Science & Technol | 単結晶膜作成方法 |
| US6025252A (en) * | 1993-11-19 | 2000-02-15 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
| US6106734A (en) * | 1993-11-19 | 2000-08-22 | Mega Chips Corporation | Micromachine manufacture using gas beam crystallization |
| US6137120A (en) * | 1993-11-19 | 2000-10-24 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
| US6225668B1 (en) | 1993-11-19 | 2001-05-01 | Mega Chips Corporation | Semiconductor device having a single crystal gate electrode and insulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765968B2 (ja) | 結晶性シリコン膜の製造方法 | |
| JPS60153114A (ja) | 単結晶半導体層の形成方法 | |
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6155915A (ja) | 単結晶半導体層の形成方法 | |
| JPS58169905A (ja) | 単結晶薄膜の製造方法 | |
| JP2714109B2 (ja) | 結晶膜の製造方法 | |
| JPS58167490A (ja) | 非晶質膜上の単結晶形成法 | |
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JPS63283013A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS6287496A (ja) | 単結晶窒化アルミニウム膜の作製方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JP2511461B2 (ja) | 半導体基板の製造方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS6265410A (ja) | 単結晶薄膜形成方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPS59101822A (ja) | 半導体装置用基板の製造方法 | |
| JPH0136970B2 (ja) | ||
| JPS6017912A (ja) | 半導体結晶層の製造方法 | |
| JPH04196411A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 |