CN100446184C - 多晶硅栅极掺杂方法 - Google Patents

多晶硅栅极掺杂方法 Download PDF

Info

Publication number
CN100446184C
CN100446184C CNB2005100274159A CN200510027415A CN100446184C CN 100446184 C CN100446184 C CN 100446184C CN B2005100274159 A CNB2005100274159 A CN B2005100274159A CN 200510027415 A CN200510027415 A CN 200510027415A CN 100446184 C CN100446184 C CN 100446184C
Authority
CN
China
Prior art keywords
polysilicon gate
doping method
coating
hard mask
gate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100274159A
Other languages
English (en)
Other versions
CN1889236A (zh
Inventor
朱蓓
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100274159A priority Critical patent/CN100446184C/zh
Publication of CN1889236A publication Critical patent/CN1889236A/zh
Application granted granted Critical
Publication of CN100446184C publication Critical patent/CN100446184C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的多晶硅栅极掺杂方法，其特征是去除多晶硅硬掩模和多晶硅栅极掺杂集成的方法。在去除多晶硅硬掩模之前，在整个表面覆盖高流平性涂层，首先等离子刻蚀去除部分该涂层，再用等离子刻蚀或/和湿法刻蚀去除硬掩模，然后对多晶硅栅极自对准掺杂。

Description

多晶硅栅极掺杂方法
技术领域
本发明属于半导体器件的栅极的制作方法，特别是涉及移除硬掩模和多晶硅自对准掺杂集成的多晶硅栅极的制作方法。
背景技术
集成电路的制造过程包括通常以多晶硅作为栅极的导电结构的栅极图案的形成。在此过程中，多晶硅层淀积在衬底上，是单晶硅经过象注入、栅极氧化等多个工艺过程而形成。然后多晶硅被氧化硅和/或氮氧化硅电介质材料覆盖。电介质层通过光刻图案和刻蚀形成栅极导电结构图案。形成图案的电介质材料作为硬掩模通过等离子刻蚀将栅极图案转移到多晶硅上。在多晶硅栅极图案形成后硬掩模被湿法化学物质去除。
随着关键尺寸变得越来越小，在集成电路中硅锗合金通过在硅衬底指定区域上形成选择性外延生长层作为PMOS晶体管的源漏极而被应用。在硅锗层生长之前，硅刻蚀用于硅表面凹陷形成硅锗生长区域。上面所述的多晶硅图刻的硬掩模就作为凹陷刻蚀的自对准掩模。为了在多晶硅上形成金属硅化物，在就地掺杂硅锗生长层后去除硬掩模。该电介质硬掩模的去除过程不理想，会侵蚀在多晶硅图案后形成的多晶硅栅极间隔层以及浅沟隔离区。而且多晶硅栅极需要离子注入以掺杂等后续制程，受损的间隔层和浅沟隔离影响后续制程导致缺陷增加，使产品合格率降低。
发明内容
本发明的目的是克服现有技术移除多晶硅栅的硬掩模时对多晶硅间隔层和浅沟隔离产生侵蚀的问题，用新的方法安全地移除多晶硅栅的硬掩模，同时对多晶硅栅进行自对准掺杂，即移除硬掩模和多晶硅栅极自对准掺杂集成的方法。
一方面，本发明的多晶硅栅极的掺杂方法，包括：
形成PMOS多晶硅栅极，作为栅极导电结构，以及硬掩模；
形成多晶硅栅极的间隔层；
对硅衬底进行凹陷刻蚀；
在凹陷处选择性外延生长硅锗层；
在整个表面上覆盖高流平性涂层；
回蚀，去除硬掩模和部分高流平涂层；
形成光刻胶图案；
在多晶硅栅极上进行离子注入以掺杂；
根据本发明的硬掩模材料为氮氧化硅，间隔层为氧化物间隔层，可以是二氧化硅，也可以是氮氧化硅。
根据本发明的高流平性涂层是底层抗反射涂层(Bottom Anti-reflectiveCoating，BARC)材料，也可以是无机的高流平性材料，如旋涂玻璃(Spinnedon Glass，SOG)
根据本发明的高流平性涂层是采用等离子刻蚀去除。
根据本发明的硬掩模采用等离子刻蚀或/和湿法刻蚀去除。
另一方面，本发明的多晶硅栅极的掺杂方法，包括：
形成CMOS多晶硅栅极，作为栅极导电结构，以及硬掩模；
覆盖间隔层材料；
用光刻胶覆盖NMOS区域
形成PMOS区域多晶硅栅极的间隔层；
PMOS区域进行硅衬底凹陷刻蚀；
在该凹陷处选择性外延生长硅锗层；
在整个表面上覆盖高流平性涂层；
回蚀，去除硬掩模和部分涂层；
PMOS区域形成光刻胶图案；
PMOS区域多晶硅栅极上进行离子注入以掺杂；
去除全部光刻胶层；
用光刻胶覆盖PMOS区域；
形成NMOS区域多晶硅栅极的间隔层；
NMOS区域覆盖高流平性涂层；
回蚀，去除硬掩模和部分涂层；
NMOS区域形成光刻胶图案；
暴露NMOS区域多晶硅栅极进行离子注入以掺杂。
其中，形成多晶硅栅极时作为硬掩模的电介质材料为氮氧化硅，间隔层为氧化物间隔层，可以是二氧化硅，也可以是氮氧化硅。
根据本发明的高流平性涂层是底层抗反射涂层(Bottom Anti-reflectiveCoating，BARC)材料，也可以是无机的高流平性材料，如旋涂玻璃(Spinnedon Glass，SOG)
根据本发明的高流平性涂层是采用等离子刻蚀去除。
根据本发明的硬掩模采用等离子刻蚀或/和湿法刻蚀去除。
根据本发明，在硬掩模去除以前，涂敷一层高流平性涂层，由于高流平性涂层采用底层抗反射涂层或旋涂玻璃，其具有与光刻胶一样的材料性质如涂敷性、流平性、刻蚀性，而且其刻蚀速率与氮氧化硅硬掩模的刻蚀速率接近。因此在用等离子刻蚀方法将部分高流平性涂层水平地去除以后，由于间隔层上还覆盖着该涂层起到对间隔层的保护作用，当用等离子刻蚀或湿式刻蚀去除硬掩模时，就不会产生对间隔层的侵蚀，将多晶硅暴露出来。然后再形成光刻胶图案露出多晶硅掺杂区域，进行自对准离子注入掺杂。由于多晶硅以外的区域首先被高流平性涂层保护，因此对多晶硅掺杂区域的光刻图案形成过程的分辨率以及离子注入区域对准的要求不高，即可实现自对准。
本发明的优点是可以安全地去除硬掩模，而不对间隔层和浅沟隔离产生侵蚀，而且可以自对准地对多晶硅区域进行离子注入掺杂。
附图说明
图1是常规工艺形成的多晶硅栅极导电结构截面示意图。
图2是多晶硅栅极间隔层材料淀积和回蚀形成间隔层，以及源漏极P型掺杂后的截面示意图。
图3是硅衬底凹陷刻蚀及硅衬底凹陷区域外延生长硅锗层，去除多晶硅硬掩模后的截面示意图。
图4是根据本发明的一个实施例，覆盖高流平性涂层后的截面示意图。
图5是根据本发明的一个实施例，去除高流平性涂层和硬掩模后的截面示意图。
图6是多晶硅栅极离子注入的截面示意图。
附图标记说明
1硅衬底        2N阱
3栅极氧化层    4多晶硅层
5源漏极掺杂    6浅沟槽
7硬掩模        8间隔层
9硅锗外延生长  10高流平性涂层
11光刻胶
具体实施方式
如图1和2所示，根据常规工艺形成的多晶硅栅极导电结构图案的截面示意图，其过程是，在硅衬底1上形成N阱2，形成一层氧化层3，形成一层多晶硅层4，淀积一层电介质层，多晶硅层光刻图案，刻蚀，以电介质层为硬掩模7进行离子注入形成源漏极P型掺杂5。
高温化学气相淀积(Chemical Vapor Deposition，CVD)方法进行氮化硅淀积，回蚀形成间隔层8，以多晶硅硬掩模7和间隔层8为图刻掩模，进行自对准硅衬底凹陷刻蚀，进行硅锗外延生长9，然后去除硬掩模7。
如图3所示的结构，由于氮氧化硅淀积形成硬掩模是用等离子增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)方法，工艺温度为400℃，而形成间隔层的氮化硅是用高温CVD，其温度达600℃，在如此高温下氮氧化硅硬掩模的抗蚀性增加，因此为去除硬掩模层进行的刻蚀，使间隔层8及浅沟隔离槽6遭到侵蚀，易导致器件短路，严重影响器件性能。
本发明的方法是在去除硬掩模7之前，在整个表面涂敷高流平性的涂层10，该涂层可以是有机的聚合物类，如底层抗反射层材料(BARC)，也可以是无机的，如硅氧化物基的旋涂玻璃(SOG)如图4所示。该材料可与光刻胶有类似的一致刻蚀速率而其刻蚀速率可调整至与硬掩模材料相当。堆叠层通过等离子刻蚀平坦地去除聚合物材料，在硬掩模7顶部停止刻蚀，然后硬掩模通过等离子刻蚀或/和湿式刻蚀去除，暴露出多晶硅表面，同时保留的高流平涂层10将间隔层8保护起来，如图5所示。这时即可涂敷光刻胶，形成光刻图案，进行离子注入来对多晶硅N型掺杂如图6所示。以上是对PMOS多晶硅的掺杂的实施例。
根据本发明的另一个方面，对于CMOS器件，需要一种或两种另外的掩模来选择多晶硅暴露用于特别的掺杂。
CMOS包括PMOS和NMOS，以常规方法形成PMOS和NMOS的多晶硅栅，在间隔层材料形成以后，用光刻胶覆盖NMOS区域，去除硬掩模7之前，在PMOS区域整个表面涂敷高流平性的涂层10，该涂层可以是有机的聚合物类，如抗反射层材料(BARC，)也可以是无机的，如硅氧化物基旋涂玻璃(SOG)如图4所示。该材料可与光刻胶有类似的一致刻蚀速率而其刻蚀速率可调整至与硬掩模材料相当。堆叠层通过等离子刻蚀平坦地去除聚合物材料，在硬掩模7顶部停止刻蚀，然后硬掩模通过等离子刻蚀或/和湿式刻蚀去除，暴露出多晶硅表面，同时保留的高流平涂层10将间隔层8保护起来，如图5所示。这时即可涂敷光刻胶，形成光刻图案，进行离子注入来对PMOS区域多晶硅N型掺杂如图6所示。
然后去除NMOS区域的光刻胶，用光刻胶覆盖PMOS区域。去除硬掩模7之前，在NMOS区域整个表面涂敷高流平性的涂层10，该涂层可以是有机的聚合物类，如抗反射层材料(BARC)，也可以是无机的，如硅氧化物此旋涂玻璃(SOG)。该材料可与光刻胶有类似的一致刻蚀速率而其刻蚀速率可调整至硬掩模材料相当。堆叠层通过等离子刻蚀平坦地去除聚合物材料，在硬掩模7顶部停止刻蚀，然后硬掩模通过等离子刻蚀或/和湿式刻蚀去除，暴露出多晶硅表面，同时保留的高流平涂层10将间隔层8保护起来。这时即可涂敷光刻胶，形成光刻图案，进行离子注入来对NMOS区域多晶硅P型掺杂。
因为本发明的结构是自对准的，因此光刻的分辨率和对准不需要非常高。

Claims (22)

1.一种多晶硅栅极的掺杂方法，包括：
形成PMOS多晶硅栅极，作为栅极导电结构，以及硬掩模；
形成多晶硅栅极的间隔层；
对硅衬底进行凹陷刻蚀；
在凹陷处选择性外延生长硅锗层；
在整个表面上覆盖高流平性涂层；
回蚀，去除硬掩模和部分涂层；
形成光刻胶图案；
在多晶硅栅极上进行离子注入以掺杂。
2.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的硬掩模材料为氮氧化硅。
3.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的间隔层为氧化物间隔层。
4.根据权利要求3所述的多晶硅栅极的掺杂方法，其特征在于，所述的氧化物间隔层是二氧化硅。
5.根据权利要求3所述的多晶硅栅极的掺杂方法，其特征在于，所述的氧化物间隔层是氮氧化硅。
6.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是底层抗反射涂层材料。
7.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是无机的高流平性材料。
8.根据权利要求7所述的多晶硅栅极的掺杂方法，其特征在于，所述的无机的高流平性材料是旋涂玻璃。
9.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是采用等离子刻蚀去除。
10.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的硬掩模采用等离子刻蚀或/和湿法刻蚀去除。
11.根据权利要求1所述的多晶硅栅极的掺杂方法，其特征在于，所述的多晶硅栅极采用自对准离子注入掺杂。
12.一种多晶硅栅极的掺杂方法，包括：
形成CMOS多晶硅栅极，作为栅极导电结构，以及硬掩模；
覆盖间隔层材料；
用光刻胶覆盖NMOS区域
形成PMOS区域的多晶硅栅极的间隔层；
PMOS区域进行硅衬底凹陷刻蚀；
在该凹陷处选择性外延生长硅锗层；
在整个表面上覆盖高流平性涂层；
回蚀，去除硬掩模和部分涂层；
PMOS区域形成光刻胶图案；
PMOS区域多晶硅栅极上进行离子注入以掺杂；
去除全部光刻胶层；
用光刻胶覆盖PMOS区域；
形成NMOS区域间隔层；
NMOS区域覆盖高流平性涂层；
回蚀，去除硬掩模和部分涂层；
NMOS区域形成光刻胶图案；
暴露NMOS区域多晶硅栅极进行离子注入以掺杂。
13.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的硬掩模材料为氮氧化硅。
14.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的间隔层为氧化物间隔层。
15.根据权利要求14所述的多晶硅栅极的掺杂方法，其特征在于，所述的氧化物间隔层是二氧化硅。
16.根据权利要求14所述的多晶硅栅极的掺杂方法，其特征在于，所述的氧化物间隔层是氮氧化硅。
17.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是底层抗反射涂层材料。
18.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是无机的高流平性材料。
19.根据权利要求18所述的多晶硅栅极的掺杂方法，其特征在于，所述的无机的高流平性材料是旋涂玻璃。
20.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的高流平性涂层是采用等离子刻蚀去除。
21.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的硬掩模采用等离子刻蚀或/和湿法刻蚀去除。
22.根据权利要求12所述的多晶硅栅极的掺杂方法，其特征在于，所述的多晶硅栅极采用自对准离子注入掺杂。
CNB2005100274159A 2005-06-30 2005-06-30 多晶硅栅极掺杂方法 Active CN100446184C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100274159A CN100446184C (zh) 2005-06-30 2005-06-30 多晶硅栅极掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100274159A CN100446184C (zh) 2005-06-30 2005-06-30 多晶硅栅极掺杂方法

Publications (2)

Publication Number Publication Date
CN1889236A CN1889236A (zh) 2007-01-03
CN100446184C true CN100446184C (zh) 2008-12-24

Family

ID=37578501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100274159A Active CN100446184C (zh) 2005-06-30 2005-06-30 多晶硅栅极掺杂方法

Country Status (1)

Country Link
CN (1) CN100446184C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887847B (zh) * 2009-05-13 2011-08-24 上海华虹Nec电子有限公司 形成交替的p型和n型单晶硅结构的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151312B (zh) * 2011-12-07 2014-12-10 上海华虹宏力半导体制造有限公司 一种在cmos源漏注入前进行多晶硅掺杂的方法
CN104851516B (zh) * 2015-04-08 2017-08-25 信利（惠州）智能显示有限公司 导电图形的制作方法及导电膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US20040084734A1 (en) * 2002-11-06 2004-05-06 Kabushiki Kaisha Toshiba Semiconductor device including metal insulator semiconductor field effect transistor and method of manufacturing the same
US20050026379A1 (en) * 2003-07-31 2005-02-03 Thorsten Kammler Polysilicon line having a metal silicide region enabling linewidth scaling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US20040084734A1 (en) * 2002-11-06 2004-05-06 Kabushiki Kaisha Toshiba Semiconductor device including metal insulator semiconductor field effect transistor and method of manufacturing the same
US20050026379A1 (en) * 2003-07-31 2005-02-03 Thorsten Kammler Polysilicon line having a metal silicide region enabling linewidth scaling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887847B (zh) * 2009-05-13 2011-08-24 上海华虹Nec电子有限公司 形成交替的p型和n型单晶硅结构的方法

Also Published As

Publication number Publication date
CN1889236A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
US5438009A (en) Method of fabrication of MOSFET device with buried bit line
EP1656693B1 (en) Masking methods
US7547595B2 (en) Integration scheme method and structure for transistors using strained silicon
CN100463143C (zh) 具有氧化物间隔层的应变源漏cmos的集成方法
US5866448A (en) Procedure for forming a lightly-doped-drain structure using polymer layer
KR100792402B1 (ko) 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
CN102347361A (zh) 场效应晶体管及其制造方法
CN100452354C (zh) 多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法
CN101447457A (zh) 双应力膜互补金属氧化物半导体晶体管的制造方法
CN100446184C (zh) 多晶硅栅极掺杂方法
US20080268589A1 (en) Shallow trench divot control post
CN100394583C (zh) 应变cmos的集成制作方法
US7259105B2 (en) Methods of fabricating gate spacers for semiconductor devices
US5378654A (en) Self-aligned contact process
CN100401530C (zh) 形成应变沟道元件的方法
US6245685B1 (en) Method for forming a square oxide structure or a square floating gate structure without rounding effect
KR100962020B1 (ko) 상변화 메모리 소자 제조 방법
CN109427663A (zh) 半导体结构及其形成方法
CN102487016A (zh) 晶体管制作方法
US7125775B1 (en) Method for forming hybrid device gates
CN109698198A (zh) 一种半导体器件及其制作方法
KR100772262B1 (ko) 반도체 소자의 살리사이드 방지막 제조 방법
KR101133709B1 (ko) 반도체장치 제조 방법
KR100396711B1 (ko) 반도체 소자의 제조방법
KR100900152B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation