JP5346744B2 - シリコンウエハ及びその製造方法 - Google Patents

シリコンウエハ及びその製造方法 Download PDF

Info

Publication number
JP5346744B2
JP5346744B2 JP2009194085A JP2009194085A JP5346744B2 JP 5346744 B2 JP5346744 B2 JP 5346744B2 JP 2009194085 A JP2009194085 A JP 2009194085A JP 2009194085 A JP2009194085 A JP 2009194085A JP 5346744 B2 JP5346744 B2 JP 5346744B2
Authority
JP
Japan
Prior art keywords
region
crystal
void
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009194085A
Other languages
English (en)
Other versions
JP2010168267A (ja
Inventor
克彦 中居
正道 大久保
敦 碇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2009194085A priority Critical patent/JP5346744B2/ja
Priority to CN2009102217587A priority patent/CN101768776B/zh
Priority to KR1020090115951A priority patent/KR101102203B1/ko
Priority to AT09015562T priority patent/ATE510939T1/de
Priority to EP09015562A priority patent/EP2206809B1/en
Priority to US12/653,651 priority patent/US8524001B2/en
Priority to SG200908405-4A priority patent/SG162694A1/en
Priority to TW098144430A priority patent/TWI404840B/zh
Publication of JP2010168267A publication Critical patent/JP2010168267A/ja
Application granted granted Critical
Publication of JP5346744B2 publication Critical patent/JP5346744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Description

本発明は、シリコンウエハ及びその製造方法に関する。より具体的には、ボイド領域を使用し、窒素及び水素をドープして研磨(ミラー加工)したシリコンウエハ(ミラーウエハ)、及びその製造方法に関する。
半導体集積回路(半導体デバイス)の基板に用いられるシリコンウエハは、シリコン結
晶より切り出されるが、この単結晶の製造に最も広く採用されているのは、チョクラルス
キー法(以下、「CZ法」ともいう)による育成方法である。CZ法は、石英るつぼ内の溶融したシリコンに種結晶を浸けて引き上げつつ単結晶を成長させる方法であり、この育成技術の進歩により欠陥の少ない無転位の大型な単結晶が製造されるようになってきている。
半導体デバイスは、前記CZ法を用いて単結晶シリコンを引き上げ、この単結晶シリコンから得られたウエハ(as−grownウエハ)を基板として、回路形成のため多数のプロセスを経過して製品化される。かかるウエハには、結晶育成中の点欠陥が凝集してできたグローイン(Grown−in)欠陥が存在する。それらの欠陥がウエハ表面に露出していた場合、その上に形成されたデバイスの特性は劣化するため、問題となっている。
かようなグローイン欠陥の密度またはサイズが減少したウエハを製造するために、様々な試みがなされている。まず、特許文献1は、シリコンウエハを製造するに当たり、引き上げ速度を所定の範囲内とし、且つ結晶を引き上げる際のドープ(添加)する窒素濃度を1×1014atoms/cm以上とする旨を開示している。
また、特許文献2は、シリコン結晶を製造するに当たり、当該単結晶中の窒素が1×1012〜5×1014atoms/cmとし、且つ育成装置内の雰囲気ガス中の水素分圧を40〜400Pa以下とする旨を開示している。また、欠陥領域が、酸化誘起積層欠陥(以下、単に「OSF」ともいう)領域、Pv領域(空孔が優勢な無欠陥領域)及びPi領域(格子間元素が優勢な無欠陥領域)であることも開示されている。
特許第3255114号 特開2006−312576号公報
上記特許文献1及び2の製造方法によれば、窒素をドープしてなるシリコン結晶(以下、単に「窒素ドープ結晶」ともいう)のOSF領域にはボイド(空孔)が存在しない。しかし、かかるOSF領域は、結晶中に酸化膜耐圧特性を劣化させる結晶欠陥が存在しないことを示す指標、すなわちCモード(真性破壊領域)特性(高Cモード合格率)が低い。また、かかる窒素ドープ結晶のうち、ボイド密度が比較的小さな領域(具体的には、窒素ドープ結晶で1×10/cmを超えて5×10/cm以下である領域)もCモード特性が低い。結局のところ、上記特許文献1で得られる窒素ドープ結晶は全体的にCモード特性が高いとはいえず、酸化膜耐圧特性に劣る。このことは、当該窒素ドープ結晶全体に亘ってボイドまたは何らかの微小欠陥が存在することを意味し、半導体デバイスへの使用には適さないという問題があった。
そこで本発明の目的は、酸化膜耐圧特性に優れ、Cモード特性の高い(高Cモード合格率の良好な)シリコン結晶で構成されるシリコンウエハを提供することである。また、本発明の他の目的は、前記シリコンウエハの製造方法を提供することである。
上記課題に鑑み、本発明者らが鋭意研究を行った結果、窒素及び水素を所定の濃度で添加することにより、酸化膜耐圧特性に優れ、Cモード特性の高い(高Cモード合格率の良好な)シリコン結晶(単結晶シリコン)が得られることを見出した。
さらに、窒素及び水素を所定の濃度で添加することに加えて、シリコン結晶を引き上げる際、所定の温度勾配(以下、「結晶成長軸方向の平均温度勾配」または単に「G」ともいう)及び所定の引上げ速度(以下、単に「V」ともいう)で「急冷」処理を行う。これにより、酸化膜耐圧特性に一層優れ、Cモード特性の一層高いシリコン結晶が得られることを見出し、本発明を完成させた。
ここで、本発明における「急冷」の特徴について述べる。従来より、生産性を高める観点より、シリコン結晶を急冷する操作が行われている。しかし、従来の急冷処理では、温度勾配も引上げ速度も共に大きくするのが一般的である。その一方、本発明者らは試行錯誤の結果、「急冷」に際し、引上げ速度は従来と同様の大きさとする反面、温度勾配を非常に限られた所定の範囲とすることによって、ボイド密度を有意に小さくし、且つボイド集合体の形状が泡状となって半導体デバイスに影響を及ぼさないことを見出した。
すなわち、上記目的を達成するための本発明は、窒素及び水素を含有するシリコンウエハであって、泡状のボイド集合体を構成する複数のボイドが、総ボイド数に対して50%以上存在し、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が、前記シリコンウエハの総面積中20%以下を占め、ボイド密度が5×10〜2×10/cmであるV2領域が、前記シリコンウエハの総面積中80%以上を占め、並びに、内部微小欠陥密度が5×10/cm以上であることを特徴とする、シリコンウエハに係る。
また、上記目的を達成するための本発明に係るシリコンウエハの製造方法は、シリコン結晶中の窒素濃度を3×1013〜3×1015atoms/cmとし、結晶引上炉内の圧力(以下、「炉圧」ともいう)を40〜250mbarとし、雰囲気中に水素を1〜3.8体積%導入し、前記シリコン結晶を引き上げる際の1100〜1200℃における前記シリコン結晶の長手方向の温度勾配を3.5℃/mm以上とし、並びに、結晶引き上げ速度の上限値として、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が前記シリコンウエハの総面積の20%となり、且つ結晶引き上げ速度の下限値として、ボイド密度が5×10〜2×10/cmであるV2領域が前記シリコンウエハの総面積の80%となるように制御することによって、引き上げたシリコン結晶を切り出してシリコンウエハを得ることを特徴とする。
本発明によれば、酸化膜耐圧特性に優れ、Cモード特性の高い(高Cモード合格率の良好な)シリコン結晶で構成された、半導体デバイスに好適に使用可能な高品質のシリコンウエハ(ミラーウエハ)が得られる。また、シリコン結晶の引き上げ速度を一層大きくすることができるので、生産性も有意に向上しうる。
以下、添付した図面を参照しつつ、本発明を適用した最良の実施形態を説明する。なお、当該図面は概略的なものであって、本発明の理解の一助とするために、寸法及び形状の比例関係並びに構成などを誇張しつつ描いている。したがって、当該図面は現実のものと相違する。
[第1実施形態]
本発明の第1実施形態は、窒素及び水素を含有するシリコンウエハであって、泡状のボイド集合体を構成する複数のボイドが、総ボイド数に対して50%以上存在し、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が、前記シリコンウエハの総面積中20%以下を占め、ボイド密度が5×10〜2×10/cmであるV2領域が、前記シリコンウエハの総面積中80%以上を占め、並びに、内部微小欠陥密度が5×10/cm以上であることを特徴とするシリコンウエハに係る。
本実施形態に係るシリコンウエハは、窒素及び水素を含有する点、デバイスプロセスでのゲッタリングに必要な程度の内部微小欠陥(以下、「BMD値」という)を有する点、並びにボイドの密度、形状及び集合体の形成という点を、不可分一体として有することを技術上の意義とする。以下、各条件(要件)について詳細に説明する。
図1は、本実施形態による、窒素及び水素のドープ処理並びに「急冷」処理を施した場合の、結晶欠陥の発生への影響を概略的に示した、シリコン結晶の断面図(相図)である(「急冷」処理については後述する)。より詳細には、図1に示されたシリコン結晶1は、縦方向で見た際に、上に行けば行くほど、引き上げ速度が大きいことを表している。また、図1の[A]はドープ無しの区分、[B]は窒素ドープのみ有りの区分、[C]は水素ドープのみ有りの区分、[D]は窒素ドープ有り及び「急冷」処理有りの区分、そして[E]は窒素及び水素ドープ有り、並びに「急冷」処理有りの区分をそれぞれ示している。図1の[A]〜[E]はいずれも、ボイドを有するV領域(シリコン原子の不足から発生する凹部、すなわち空孔の多い領域)2、OSF領域(酸化した時にシリコンに注入される格子間シリコンにより発生する積層欠陥領域)3、Pv領域4、Pi領域5、及びI領域(シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域)6を有する。そして、図1の[A]〜[D]と[E]とではボイドの形状が異なる上、図1のうち[D]と[E]とがV領域の一部に特殊なV1領域7及びV2領域8を有するという特徴がある。図1の[A]〜[E]の各処理の有無を下記表1にまとめる。
まず、従来のシリコン結晶のV領域2に存在するボイドの形状は図2に示すように{111}面を有する八面体(9)であることが明らかとなっている。チョクラルスキー法で製造される結晶径が200mm以上のシリコン結晶では、八面体ボイドのサイズは100〜300nm程度である。かかる八面体状のボイド9はデバイス性能、特に酸化膜耐圧特性の低下に大きく影響し得る。
これに対し、本実施形態に係るシリコンウエハにおいては、複数個のボイドで構成される泡状のボイド集合体10が存在する。そして、かかる泡状のボイド集合体10に含まれるボイドの個数が、総ボイド数に対して50%以上存在する(図1の(E))。ここで、前記「総ボイド数」とは、泡状のボイド集合体10に含まれるボイドと含まれないボイドとの合計の数を表す。
本発明者らは、鋭意研究の結果として、透過型電子顕微鏡(TEM、日本電子製JEM−2010)でシリコン結晶(シリコンウエハ)を観察した。観察方向は110方向であり、回折条件として、220反射が励起する二波条件に設定した。ブラッグ条件からのずれ量Sを1gより大きくしたところ、上記の泡状のボイド集合体10を発見し、かかる泡状のボイド集合体10が従来の八面体状のボイドと比較して有意に高Cモード特性を向上させるという関係を見出したのである。以下、泡状のボイド集合体10について説明する。
図2は、本実施形態におけるシリコン結晶に存在する、泡状のボイド集合体を示す透過型電子顕微鏡写真である。前記泡状とは、正八面体ではなく{111}面を有さない不定形のボイドが複数集合すると、図3に示されるようにいわゆる泡状に見える。そのため、本実施形態に係るシリコンウエハ(シリコン結晶)において特異的に見られるボイドの集合を「泡状のボイド集合体」と称する。このようなボイド構成を採るシリコンウエハの場合、後述するように、ボイドがデバイスに対して悪影響をほとんど及ぼさないという効果を奏する。さらにいえば、本実施形態における泡状のボイドの集合体10は、結果として相当に「無害」なボイドであると言い得る。
泡状ボイドが酸化膜耐圧特性を低下させにくい難いメカニズムは以下のように推測される。図4はウエハ表面に露出したボイドの上に酸化膜を形成した状態を示す概略的な断面図である。まず、(A)は八面体ボイドの場合、および(B)は泡状のボイド集合体の場合を示す。八面体ボイドの場合は、ボイドが酸化膜で埋め尽くされることはなく、酸化膜が不完全に形成された状態になる。このような酸化膜は、耐圧特性が劣化低下しやすい。一方で泡状のボイド集合体が表面に露出した場合は、泡状のボイド集合体を構成している個々のボイドのサイズは小さいため、酸化膜で容易に埋め尽くされる。その結果、酸化膜の耐圧特性は低下しにくい。他方、窒素のみを添加したシリコン結晶のボイドは、板状・あるいは棒状であることが知られている。(特開2001−151596号公報参照)。このようなボイドの場合は、(C)に示すようにボイドが酸化膜で埋め尽くされることはないため、上記の(A)と同様に耐圧特性が低下しやすい。
以上のことから、ボイドが泡状のボイド集合体を形成し、泡状のボイド集合体を構成する個々のボイドのサイズが小さく、且つ球に近い不定形である場合は、酸化膜耐圧特性を低下させにくくなる。なお、本明細書における「球に近い不定形」とは、ボイドをある観察面から見てサイズを計測したときに、最大の径Aと、Aが得られる方向と垂直な方向の径Bとの比率A/B(アスペクト比)が2以下であるような形状を意味する。アスペクト比が2を超える場合、図4(C)に示すように、酸化膜で埋め尽くされることがなるため、耐圧特性が低下しやすい。
集合体10を構成する不定形のボイドのサイズは50nm以下が好ましく、30nm以下がより好ましい。集合体10を構成するボイドの数は、上記のように複数であれば特に制限されないが、好ましくは5個以上であり、より好ましくは10個以上であり、さらに好ましくは20〜100個である。上記した範囲内にある場合、集合体10の「無害」化の程度が一層高くなりうる。特に、集合体10を構成するボイドの数が5個以上の場合、集合体10のTEMによる同定(後述)が容易となりうる。すなわち、本明細書におけるボイドに関する観察(観測)の際に顕微鏡を用いる場合にあっては、解像上の限界はあるものの、全て上記したTEMを使用するものとする。
また、集合体10がボイド(泡状や八面体状を含むあらゆる形状のボイド)全体の75%以上存在することが好ましく、90%以上存在することがより好ましい。上記した範囲内にある場合、集合体10の「無害」化の程度が一層高くなりうる。
次に泡状のボイド集合体の比率と酸化膜耐圧特性との関係について述べる。上述のように、泡状のボイド集合体は酸化膜耐圧特性を低下させにくい。よって、ボイド総数のうち、酸化膜耐圧特性に無害な泡状のボイド集合体の比率を増やすことで、酸化膜耐圧特性を改善することができる。泡状のボイド集合体の比率を50%以上にすると、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域の高Cモード合格率が20〜40%となり、ボイド密度が5×10〜2×10/cmであるV2領域の高Cモード合格率が70〜100%となる。泡状のボイド集合体が存在しない場合、V1領域およびV2領域ともに、高Cモード合格率が20〜40%となる。
本明細書において、欠陥(ボイド)領域は次のような方法により評価(同定)した。シリコンウエハ中のボイドの面内分布は、市販の欠陥評価装置であるレイテックス社製LSTDスキャナ(MO−6)を用いて測定する。このMO−6は可視光レーザーをブリュースター角から照射し、鉛直方向に配置したカメラでp偏光の散乱像を欠陥像として検知する。レーザーは基板表面から5μmまでしか浸透しないので、基板表面から5μmまでの深さにある欠陥が計測できる。測定に際しては検出感度を調整して、球換算でサイズ50nm以上のボイドが測定できるようにする。測定したボイドの面積密度と測定深さ5μmからボイドの体積密度を算出した。そして、ボイド密度が2×10/cmを超えて1×10/cm未満となる領域をV1領域とし、5×10〜2×10/cmとなる領域をV2領域とした。
また、本明細書において、泡状のボイド集合体は次のような方法により同定した。MO−6で観察されたボイドのうち10個程度を、透過型電子顕微鏡(TEM)を用いて観察し、ボイドの形状を調べる。そして、ボイドが複数個(図3の写真に示したボイド集合体には、ボイドが40個以上存在することを確認している)凝集しているボイドを泡状のボイド集合体10とする。集合体10の比率は、TEMでの観察結果から求める。
前記ボイド構成に加えて前記シリコンウエハは、ボイド密度がV領域よりも有意に小さな所定範囲内にある2つの領域(V1領域7、V2領域8)を有する。ここで本明細書において、「V1領域」とは、ボイド密度が2×10/cmを超えて1×10/cm未満の範囲の領域をいい、「V2領域」とは、ボイド密度が5×10〜2×10/cmの範囲の領域をいう。ここで、本明細書における「ボイド密度」とは、単位面積当たりの、泡状や八面体状を含むあらゆる形状のボイドの個数を意味する。なお、泡状のボイド集合体の場合には、集合体を構成する各ボイドを1つのボイドとして計測する。
図1の[E]に表されるように、本実施形態におけるV1領域7及びV2領域8は、V領域2(図1の[A]〜[D]のV領域2よりも狭い)とOSF領域3との間に存在する。V領域2(1×10/cm超)よりも有意に小さなボイド密度を有するV1領域7及びV2領域8(特にV2領域8)は、存在するボイドの大部分が泡状の集合体(10)であることと相まって、従来に比して、本発明において、酸化膜耐圧特性に有意に優れ、Cモード特性の有意に高いシリコン結晶が得られる要因となっていると考えられる。
前記シリコンウエハが、上記のボイド構成に加えて水素を実質的に含有しない場合(図1の[A]、[B]及び[D])、たとえボイド密度を2×104/cm3以下にできたとしても、ボイドの形状(八面体)の観点等から、半導体デバイスに好適に使用可能な程度の高いCモード特性を得ることが困難となる。
これに対し、本実施形態に係るシリコンウエハでは、窒素に加えて水素もドープし、且つ上記の「急冷」処理を施すことによって、ボイドが主に八面体状でなく泡状となり(図1の(E))、さらにボイド密度を従来に比して有意に小さくすることができる。上記のボイド構成に加えてボイド密度が2×10/cm以下(V2領域8の上限値以下)の場合、果として酸化膜に悪影響をほとんど与えない。結果として、本実施形態におけるシリコン結晶は、酸化膜耐圧特性に優れ、Cモード特性が有意に高くなる。
また、上記のボイド構成に加えて、ボイド密度が5×10/cm以上(V2領域8の下限値以上)である領域は、ボイド密度が5×10/cm未満の領域に存在するOSF領域と大部分において重複することがない。そのため、本実施形態に係る半導体デバイスに好適に使用可能な程度の高いCモード特性が得られる。なお、図1の(E)中、四角で囲まれた領域は本実施形態に係るシリコンウエハ110を表す。図1の(E)を見ると、シリコンウエハのうち、両端のごく一部のみがOSF領域を含んでいることが分かる。
ここで、ボイド密度1×10/cm超のV領域は、高Cモード合格率が0%であるが、この様な領域がウエハ内に少しでも存在すると、ウエハ全体で高Cモード合格率70%以上のウエハを製造することは困難となりうる。一方で、ボイド密度が2×10〜5×10/cmのV2領域は、高Cモード合格率が70〜100%であるので、ウエハ全面をV2領域とすることで、ウエハ全体で高Cモード合格率70%以上のウエハを製造することが可能となりうる。V領域とV2領域との間に位置するV1領域は、高Cモード合格率が20〜40%であるが、この領域がウエハの全面積に対して20%以下の比率で存在している限り、ウエハ全体で高Cモード合格率70%以上を実現することが可能となりうる。
ボイド密度はできる限り小さい方がグローイン欠陥の発生を抑制する点より好ましいが、生産性の観点から、後述するV/Gの下限値を0.7に規定すると、ボイド密度が5×10/cm以上になる。
このようにして規定されたV2領域8が、本実施形態に係るシリコンウエハの総面積中80%以上を占める。かかる場合、酸化膜耐圧特性が極めて良好になると共に、高Cモード合格率(Cモード良品率)が70%以上になりうる。高Cモード合格率が70%以上の場合、フラッシュメモリーに比べて酸化膜耐圧特性の要求がそれほど厳しくないDRAM等のデバイスでは十分に使える。また、V2領域8は、シリコンウエハ110の総面積中、90%以上を占めることが好ましく、95〜100%を占めることがより好ましい。
一方、V1領域7(ボイド密度が2×10/cmを超えて1×10/cm未満の領域)がシリコンウエハ110の総面積中20%以下を占める。かかる場合、酸化膜耐圧特性がさらに一層良好になると共に、高Cモード合格率が確実に70%以上となる。
また、本実施形態に係るシリコンウエハ110のBMD密度が5×10/cm以上である。好ましくは1×10/cm以上であり、より好ましくは1×10/cm以上である。なお、上記BMD密度は、正確には熱処理後のBMD密度を意味する。かような範囲内にある場合、十分なゲッタリング能力が得られる。
本明細書におけるBMD密度は、以下のようにして測定する。まず、シリコンウエハに780℃で3時間、続いて1000℃で16時間の酸素析出のための熱処理(以下、「析出熱処理」ともいう)を施す。その後、シリコンウエハ110をへき開して、レイテックス社製BMDアナライザーMO−4にて、シリコンウエハ110面内のBMDを測定する。測定点の面内位置は、中心から10mmピッチでエッジ10mmまでとした。得られたBMD密度の値を求める。
[第2実施形態]
本発明の第2実施形態は、上記第1実施形態に係るシリコンウエハの製造方法に該当する。すなわち、シリコン結晶中の窒素濃度を3×1013〜3×1015atoms/cmとし、結晶引上炉内の圧力を40〜250mbarとし、雰囲気中に水素を1〜3.8体積%導入し、前記シリコン結晶を引き上げる際の1100〜1200℃における前記シリコン結晶の長手方向の温度勾配を3.5℃/mm以上とする。さらに、結晶引き上げ速度の上限値として、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が前記シリコンウエハの総面積の20%となるように結晶引き上げ速度を制御する。同時に、結晶引き上げ速度の下限値として、ボイド密度が5×10〜2×10/cmであるV2領域が前記シリコンウエハの総面積の80%となるように結晶引き上げ速度を制御する。これにより、引き上げたシリコン結晶を切り出してシリコンウエハを得ることを特徴とする。前記引き上げ速度の制御は、V1領域(ボイド密度が2×10/cmを超えて1×10/cm未満の領域)、V2領域(ボイド密度が5×10〜2×10/cmの領域)、及びOSF領域のサイズ(幅)を制御することにより行う。なお、上記の引上炉は、本発明における結晶の育成条件を実施することができるものであれば、特に制限はない。また、引き上げ速度の制御については後述する。
本実施形態に係るシリコンウエハの製造方法は、窒素及び水素を所定濃度添加(ドープ)する点、シリコン結晶の直径及び結晶引上炉内の圧力を所定の値とする点、結晶引き上げの際に所定の温度勾配及び引上げ速度で急冷処理する点、並びにボイド密度が所定の範囲内に存するように調節する点を不可分一体として有することを技術上の意義とする。
かかる技術上の意義について、以下に詳説する。第1に、本実施形態における構成(特に、窒素及び水素を所定濃度添加し、且つ上述のような所定の温度勾配及び速度で「急冷」処理すること)により、OSF領域を縮小化(shrink)することができる。その結果、OSF領域に存在しうる何らかの微小欠陥を排除することができ、ボイド密度を1×10/cmを超えて5×10/cm以下という範囲まで小さくできる。これにより、酸化膜耐圧特性に優れ、Cモード特性の高いシリコンウエハを製造することができる。換言すれば、OSF領域の縮小化に伴い、OSF領域と交わることのない低ボイド密度領域を広範囲に亘って出現させることができる。そして、本実施形態に係る製造方法により得られるシリコンウエハの大部分は、かかる低ボイド密度領域であり、縮小したOSF領域が僅かに存在する(図1の(E)のシリコンウエハ11の端部)。
まず、上記の「急冷」処理を実施することのできる単結晶製造装置について、例を挙げて説明する。図5は、本発明に用いる単結晶製造装置の一例を示す概略断面図である。図5に示す単結晶製造装置は、半導体材料を溶融するための部材や成長した単結晶を引き上げる機構などを有しており、半導体材料溶融のための部材は加熱チャンバ2a内に収容され、単結晶を引き上げる機構は、この加熱チャンバ2aから分離可能とされた上部構造体の一部を構成する引き上げチャンバ2bの内部および外部に設けられている。この上部構造体は、中間チャンバ2cも有している。
加熱チャンバ2a内には、溶融液Lを収容するルツボが設けられ、このルツボは回転軸5によって回転・昇降自在に支持され、回転軸5は図示しない駆動装置によって回転・昇降がなされる。駆動装置は、単結晶Sの引き上げに伴う液面低下を補償すべくルツボを液面低下分だけ上昇させ、また、溶融液Lの攪拌を行うためにルツボを常時所定の回転数で回転させる。
ルツボは、石英ルツボ3aとこれを保護する黒鉛製ルツボ3bとから構成される。ルツボの側壁部分には、シリコンを溶融させる加熱ヒータ4がその周囲を取り囲むように配置されている。この加熱ヒータ4の外側には、この加熱ヒータ4からの熱が加熱チャンバ2aに直接輻射されるのを防止する断熱材12がその周囲を取り囲むように設けられている。
引き上げチャンバ2bには、一端がワイヤ巻き上げ機11に取り付けられ、中間チャンバ2cの天井部の頂壁を挿通して垂れ下げられた引き上げワイヤ8が設けられ、この引き上げワイヤ8の下端には、種結晶9を保持するチャック10が取り付けられている。ワイヤ巻き上げ機11は種結晶9の下端側に徐々に成長する単結晶Sをその成長速度等に従って引き上げ、同時に、ルツボの回転方向とは反対に常時回転させる。
引き上げチャンバ2bの収容部に形成されたガス導入口13からはアルゴンガスが導入され、このアルゴンガスは加熱チャンバ2a内を流通した後にガス排出口14から排出されるようになっている。このようにチャンバ内にアルゴンガスを流通させるのは、前述したように、加熱ヒータ4の加熱によるシリコンの溶融に伴ってチャンバ内に発生するSiOガスやCOガスをシリコン融液内に混入させないようにするためである。
チャンバー内のルツボの上方には、成長する単結晶を取り囲むように液冷構造体21と冷却体22とが配置される。液冷構造体21は、内部に液体の冷媒を流通させた構造体である。図5では、液冷構造体21は水を冷媒としたステンレス鋼製の水冷チャンバーとして構成されている。
高熱伝導材からなる冷却体22は成長する単結晶Sを冷却するように配置される。冷却体22を構成する材料としては、熱伝導率および熱輻射率の大きい物質、例えば、銀、銀合金、カーボンや銅などから選択することができるが、熱伝導率が高く同時に溶融液や単結晶を汚染する懸念のない材料として、銀又は銀合金を用いると最も好ましい。銅または銅合金の表面に金又は銀もしくはそれらの合金をコーティングする方法を採用することもできる。
液冷構造体21に冷却体22が接合され、冷却体22と液冷構造体21との接合部は爆着接合された爆着接合部25を構成している。爆着においては、接合する材料同士を適当な間隔を開けて平行に配置する。一方の材料の上に緩衝材を介して適当な量の爆薬を載せ、その一端を雷管によって起爆すると、爆発の進行と共に両材料が衝突し、衝突点では両方の金属が非常に大きな変形速度と高圧によって粘性流体的な挙動を示し、衝突点から前方に金属の噴流が発生する。この金属ジェットによって金属表面の酸化皮膜やガスの吸着層が除去されるため、現れた清浄表面が高圧によって密着し、両材料は完全に金属組織的に接合する。
冷却体22と液冷構造体21との接合部は爆着接合されているので、異種金属接合部であるにもかかわらず良好な接合部を形成し、さらに接触面積のうちの接触率をほぼ100%に確保することができる。そのため、冷却体22から液冷構造体21への伝熱が極めて良好となり、冷却体22の温度を低下させることが可能になる。
冷却体22は、成長する単結晶Sの中心軸に対して略回転対称形状をなしてルツボや溶融液Lから単結晶Sへの輻射熱を遮断する位置に配置され、冷却体22の上端部において液冷構造体21と接合している。
図5では、冷却体22を円筒形状とし、冷却体22と液冷構造体21との爆着接合部25の接触面積は、冷却体本体の断面積とほぼ等しい面積を有している。
冷却体22の表面性状については、単結晶Sに対向する冷却体22の内側を黒くすることにより、入射した熱放射を吸収することができる。また、ルツボ3aに対向する冷却体22の外側は、入射した熱放射を反射するように反射率の高い表面とすることができる。
液冷構造体21は、その形状がドーナツ型の水冷チャンバであって、中間チャンバ2cの側壁部と加熱チャンバ2aとの間に配置されている。
まず、単結晶Sを製造するにあたって、引き上げチャンバ2bと中間チャンバ2cと冷却体22を爆着した液冷構造体21とを有する上部構造体を加熱チャンバ2aから分離し、ルツボに原料となるシリコン多結晶体と非常に微量のドーパントとなる不純物とを投入して、その後、上部構造体を加熱チャンバ2aに再び取り付ける。この状態で加熱ヒータ4を加熱してルツボ内の半導体材料が溶融されるのを待つ。半導体材料が溶融状態となったら、ワイヤ巻き上げ機11を作動させて引き上げワイヤ8を下ろし、チャック10に取り付けられた種結晶9が溶融液L表面に接するようにする。この状態で、種結晶9に単結晶Sが成長し始めると、今度はワイヤ巻き上げ機11を所定の速度で引き上げて単結晶Sを成長させていく。
このように、溶融液Lから単結晶Sを引き上げつつ成長させる過程において、単結晶Sからの輻射光は、高熱伝導率材からなる冷却体22に入射する。このとき冷却体22は、液体冷媒で冷却された液冷構造体21と爆着接合されており、低温に保たれているため、単結晶Sとの輻射熱交換が良くなり、単結晶Sの冷却速度を向上させることが可能になる。併せて、引き上げ中の単結晶Sを急冷することができるので、単結晶Sの結晶欠陥の発生がきわめて少なくなる。
続いて、本明細書における酸化膜耐圧測定(高Cモード合格率の算出)は、以下のようにして実施する。熱処理後の基板(ウエハ)表面に1000℃の乾燥酸素雰囲気で25nmの酸化膜を形成し、酸化膜耐圧を測定する。耐圧測定に用いた電極は、ウエハ面内に164個であって面積20mmのポリシリコン電極である。判定電流100mA、且つ電界強度11MV/cm以上の耐圧性を示す電極の割合を高Cモード合格率と定義し、高Cモード合格率70%以上をデバイス性能との関係から「良好」と判定する。
図6は、シリコン結晶の引き上げ速度と欠陥領域との関係を示す図である。図6のうち下の図は、引上げた結晶の断面を示す図(相図)である。そして、当該図中、(A)、(B)及び(C)の地点における切断面を図3のうち上の図に示している。(A)、(B)及び(C)での切断面はいずれも、V2領域の面積率が80%以上であるのに対し、V1領域+OSF領域の面積率が20%以下であることを見出した。すなわち、(A)及び(C)の地点を境界として、その間の断面は常に、結晶引き上げ速度の上限値としてV1領域が前記シリコンウエハの総面積の20%となり、且つ結晶引き上げ速度の下限値としてV2領域が前記シリコンウエハの総面積の80%となる領域である。したがって、(A)及び(C)の地点を両端とする内側の領域は、本実施形態により得られるシリコンウエハとして所望のものである。
次に、ボイド密度が有意に小さくなったとはいえ、未だ相当数のボイドが存在し、酸化膜耐圧特性やCモードの低下に繋がりうる。しかし、本実施形態における構成(特に、窒素及び水素を所定濃度添加し、且つ所定の温度勾配及び引上げ速度で「急冷」処理すること)により、ボイドの形状を従来の八面体状ではなく泡状にし、結果として相当程度に無害化することができる。前記「無害化」とは、ボイドがデバイスにおいて実質的に悪影響を及ぼさないことを意味する。したがって、ボイド密度が1×10/cmを超えて5×10/cm以下であっても、酸化膜耐圧特性に優れ、Cモード特性の高いシリコンウエハを製造することができる。さらにかかる場合、引き上げ速度(V)が有意に大きくなるため、生産性も有意に向上しうる。以下、各条件(要件)について詳細に説明する。但し、上記第1実施形態と重複する条件(要件)については、ここでは説明を省略する。
まず、シリコン結晶の直径は、以下に限定されることはないが、200mm以上とすることが好ましい。200mm以上の場合、DRAM等のデバイスにおいて主として用いられている200mm以上のシリコン結晶に、本発明を好適に適用可能となる。
続いて、本発明者らは、シリコン結晶中のボイド及びOSFの面内分布、並びに高Cモード合格率の相互関係を調べた。シリコン結晶中のボイド及びOSFの面内分布は、上記した市販の欠陥評価装置であるレイテックス社製LSTDスキャナ(MO−6)を用いて測定した。MO−6の測定条件については上述した通りであるため、ここでは説明を省略する。測定したボイド及びOSFの面積密度(density[/cm])と測定深さ5μmとから、ボイド及びOSFの体積密度(density[/cm])を算出した。実験系としては、(A)窒素ドープのみ(水素ドープ及び本発明の「急冷」処理無し)の系、(B)窒素ドープ+本発明の「急冷」処理有りの系(水素ドープ無し)、並びに(C)窒素ドープ+水素ドープ+本発明の「急冷」処理有りの系が挙げられる。
シリコン結晶中のボイド及びOSFの面内分布、並びにCモード合格率の関係を調べた結果を図7に示す。なお、図7の[A]〜[C]における各条件を下記表2にまとめる。
図7より、(C)の系における、体積密度(density)が5×10〜2×10/cmの範囲の領域において、良好な高Cモード合格率(70〜100%)を示した。なお、その他の領域の高Cモード合格率は良好といえず、20〜40%であった。
第2に、シリコン結晶中の窒素濃度を3×1013〜3×1015atoms/cmとする。窒素濃度が3×1013atoms/cm以上の場合、BMD密度を5×10/cm以上とすることができる(上記第1実施形態における必須の範囲)。好ましい窒素濃度の下限値は2×1014atoms/cm以上であり、かかる場合、BMD密度を1×10/cm以上とすることができる(上記第1実施形態における好ましい範囲)。一方、窒素濃度が3×1015atoms/cm以下であり、好ましくは2×1015atoms/cm以下である場合、OSF領域とV2領域との重複がほとんど無いため、得られるシリコンウエハ中の大部分の領域の高Cモード合格率(Cモード良品率)を80%以上とすることができる。なお、シリコン結晶中の窒素濃度と、得られるシリコンウエハ中の窒素濃度とは実質的に同一である。
続いて、結晶引上炉内の圧力を40〜250mbarにする。前記圧力(下限値)が40mbar以上、好ましくは60mbar以上、より好ましくは80mbar以上の場合、引き上げ時の製品歩留まりの低下を効果的に回避できる。一方、前記圧力(上限値)が250mbar以下、好ましくは150mbar以下、より好ましくは100mbar以下の場合、引き上げ時の製品歩留まりの低下を効果的に回避できる。
次に、雰囲気中に水素を1〜3.8体積%導入する(高濃度の水素ドーピング)。水素の導入の体積比(下限値)が1%以上、好ましくは2.0%以上、より好ましくは3.0%以上の場合、水素導入の効果が十分に現われる。一方、水素の導入の体積比(上限値)が3.8%以下、好ましくは3.5%以下、より好ましくは3.0%以下の場合、シリコン結晶が爆発し得る危険性を回避できる。
続いて、前記シリコン結晶を引き上げる際の1100〜1200℃における前記シリコン結晶の長手方向の温度勾配を3.5℃/mm以上とする。前記温度勾配を3.5℃/mm以上とした場合、前記温度勾配を一定の程度まで大きくした状態で、且つ引き上げ速度を一定の程度まで小さくしつつ引き上げを行うことによって、ボイド領域とOSF領域の間に上記のV2領域を広範囲に出現させることができる。かかるV2領域の出現は、1100〜1200℃という温度域で点欠陥の相互作用が起こっているためであると推測される。好ましくは3.5〜5.0℃/mm、より好ましくは3.5〜4.8℃/mm、さらに好ましくは3.8〜4.2℃/mmである。このように、「急冷」に際して温度勾配を非常に限られた上記範囲とすることにより、ボイド密度を有意に小さくし、且つボイド集合体が泡状となって半導体デバイスに影響をほとんど及ぼさなくなる。また、比較的小さな引き上げ速度で安定的かつ容易に結晶を引き上げることができるため好適である。特に、前記温度勾配の上限を5.0℃/mmとした場合、比較的小さな引き上げ速度でも結晶育成が安定しているため好適である。
次に、本実施形態における結晶引き上げ速度は、シリコンウエハの総面積に占めるV1領域またはV2領域の割合を規定することによって制御する。具体的に、結晶引き上げ速度の上限値は、V1領域が前記シリコンウエハの総面積の20%となる時の値である。一方、結晶引き上げ速度の下限値は、V2領域が前記シリコンウエハの総面積の80%となる時の値である。また、好ましい前記割合として、前記上限値は、V1領域が前記シリコンウエハの総面積の0%となる時の値、かつ、前記下限値は、V2領域が前記シリコンウエハの総面積の80%となる時の値である。さらに、より好ましい前記割合として、前記上限値は、V1領域が前記シリコンウエハの総面積の0%となる時の値であり、かつ、前記下限値は、V2領域が前記シリコンウエハの総面積の100%となる時の値である。この場合、ウエハ全面がV2領域となる。
より詳細にいえば、かかる上限値及び下限値の設定による結晶引き上げ速度の制御は、V1領域及びV2領域並びにOSF領域のサイズ(幅)を制御することにより行う。V1領域及びV2領域のサイズ(幅)の制御は、上記した通りである。OSF領域のサイズ(幅)の制御は、上述したOSF領域の縮小化(shrink)に因る。
また、本実施形態における結晶引き上げ速度(V)の範囲自体を示すと、0.55〜0.75mm/分であり、好ましくは0.55〜0.62mm/分であり、より好ましくは0.56〜0.60mm/分である。これらの範囲はそれぞれ、上記したシリコンウエハの総面積に占めるV1領域またはV2領域の割合についての範囲、好ましい範囲及びより好ましい範囲にそれぞれ対応する。結晶引き上げ速度が0.75mm/分以下であると、前記シリコンウエハの全面がV1領域となる状態を回避でき、V2領域を発生させることができるため、酸化膜耐圧特性が極めて良好になると共に、高Cモード合格率(Cモード良品率)が70%以上になりうる。一方、結晶引き上げ速度が0.55mm/分以上であると、前記シリコンウエハの全面がOSF領域になる状態を回避でき、高Cモード合格率(Cモード良品率)が70%以上になりうる。
さらに、ボロンコフ理論(V.V.Voronkov;Journal of Crystal Growth,59(1982)625〜643)によれば、結晶引き上げ速度(V)と結晶成長軸方向の平均温度勾配(G)の比であるV/Gというパラメータが微小欠陥(点欠陥)のタイプとトータルの濃度とを決定する。ここで、Gは融点から1350℃までの結晶成長軸方向の平均温度勾配である。したがって、V/Gを算出することによっても本実施形態における結晶引き上げ速度の制御を規定できるため、以下、説明する。
相対V/G値を下記のようにして定義した。当該窒素及び水素を添加した結晶を引き上げた引上炉と同じ構造の引上炉で、窒素及び水素が添加されていない結晶を種々の引き上げ速度Vで引き上げた。次に、引き上げた結晶からウエハを切り出し、780℃で3時間、続いて1000℃で16時間の析出熱処理を施し、その後、BMDアナライザーでBMD密度を測定した。BMD密度が1×10/cm以上となる領域をVリッチ領域(Pv領域、OSF領域、V領域)、1×10/cm未満となる領域をIリッチ領域(Pi領域、I領域)として、Vリッチ領域とIリッチ領域の境界をV−I境界と定義した。この場合、V−I境界に位置するV/G値が(V/G)critに相当する。
V/Gの絶対値は、Gの絶対値が分からなければ求めることはできない。しかし、V/Gを(V/G)critで規格化した相対V/Gを定義すれば、相対V/Gが1より大きければVリッチ領域、1より小さければIリッチ領域になると考えることができる。引き上げ速度とV−I境界位置の関係を調べておけば、同じ構造の引上炉を用いて、ある引き上げ速度Vで引き上げた結晶の面内の相対V/G値を求めることができる。
V/GによるV1領域、V2領域制御の仕方は次の通りである。図1の(E)に示す実施形態において、V1領域はV/Gが1.1×(V/G)crit以上の範囲に現れる。またV2領域はV/Gが1.1×(V/G)crit〜0.8×(V/G)critの範囲に現れる。よって、本実施形態は、V/Gが1.1×(V/G)crit以上である領域が前記シリコンウエハの総面積の20%以下であり、かつ、V/Gが1.1×(V/G)crit〜0.8×(V/G)critである領域が前記シリコンウエハの総面積の80%以上である。より好ましくは、前記ウエハ全面においてV/Gが1.1×(V/G)crit以下であり、かつ、V/GがV/Gが1.1×(V/G)crit〜0.8×(V/G)critである領域が前記シリコンウエハの総面積の80%以上である。さらに好ましくは、前記ウエハ全面において1.1×(V/G)crit〜0.8×(V/G)critである。シリコン結晶における、V1領域およびV2領域と、V/GおよびVとの関係を図8に示す。なお、図8は相図である。
また、本発明によるシリコン結晶中の酸素濃度は、日本電子機械工業会(JEITA)の換算係数(3.03×1017/cm)を用いて算出した値を用いる。具体的には、赤外吸収によるシリコン結晶中の格子間酸素原子濃度の標準測定法(旧JEIDA−61)を用いる。前記酸素濃度は、8.0×1017atoms/cm以下にすることが好ましく、7.0×1017atoms/cm以下にすることがより好ましく、5.0×1017〜7.0×1017atoms/cmにすることがさらに好ましい。前記酸素濃度が8.0×1017atoms/cm以下の場合、高Cモード不良欠陥を抑制することができる。また、前記酸素濃度が5.0×1017atoms/cm以上の場合、結晶引上げの際の歩留の極端な低下を回避できるため好ましい。なお、シリコン結晶中の酸素濃度と、得られるシリコンウエハ中の酸素濃度とは実質的に同一である。酸素は、結晶引き上げ中にシリコン融液を保持している石英坩堝が融液中に溶け込むことによってシリコン中に取り込まれます。
そして、引き上げたシリコン結晶を切り出し、所望により研磨(ミラー加工)してシリコンウエハ(ミラーウエハ)を得る。その際、デバイスプロセスでのゲッタリングに必要な程度のBMD密度を得るために、酸素析出のための熱処理(析出熱処理)を行ってもよい。かかる熱処理の条件として、所望のBMD密度が得られる限り、特に制限されることはないが、700〜1000℃で1〜30時間が好ましい。また、かかる熱処理は、処理温度ないし処理時間を一定としてもよいし、少なくともいずれかを処理中に変化させる2段階からなってもよい。なお、上記の本明細書におけるBMD密度の測定方法として採用した析出熱処理では2段階の熱処理を行っている。
以下、本発明の実施例を説明する。しかし、本発明は以下の実施例に限定されるものでない。すなわち、下記実施例は単なる例示に過ぎず、本発明の特許請求の範囲に記載され技術的思想と実質的に同一な構成を有し、同様の作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含まれる。
[実施例1]
シリコン結晶製造装置を用いてシリコン単結晶の引き上げを行った。本実施例に用いたシリコン結晶製造装置は、図5に示す冷却体22を有する単結晶製造装置である。かかる装置は、通常のCZ法によるシリコン結晶製造に用いられ、上記の装置を用いてルツボ直径は22インチ、ルツボに挿入するシリコン半導体材料は100kgであり、成長する単結晶Sは8インチ結晶であった。
冷却体22には材料として銀を用い、冷却体22の内径は260mm、外径は300mm、長さは280mmであった。液冷構造体21としては、内部に冷却水配管を有するドーナツ形状の水冷チャンバーとし、中間チャンバ2cの下部に液冷構造体21を取り付ける構成とした。
具体的に、当該製造装置は、1100℃以上の引上げ速度を上げるために、熱遮蔽体を公知の方法で冷却した引上炉1または引上炉2、あるいは一般的な引上げ速度を有する引上炉3である。引上炉1、引上炉2では、冷却体22と液冷構造体21との接合部を爆着接合した。他方、引上炉3では、冷却体22と液冷構造体21との接合部をボルト接合した。
引上炉1で結晶を引き上げたときの、1100〜1200℃における結晶の長手方向温度勾配を4℃/mmとし、引上炉2における当該温度勾配を5℃/mmとし、引上炉3における当該温度勾配を3℃/mmとした。各実施例及び各比較例における上記引上炉の種類(表3中の項目「引上炉」)、及び当該温度勾配は、下記の表3に記載した。
この装置を利用して育成したシリコン結晶は、伝導型がp型(ボロンドープ)であり、結晶径(直径)が200mm(8インチ)であった。
窒素添加は、シリコン融液中に窒化膜付きウエハを投入することによって行った。引上げた結晶をスライスして得られたシリコンウエハの窒素濃度は、二次イオン質量分析装置(SIMS)を用いて測定した。但し、5×1014atoms/cm以下の窒素濃度を有するウエハはSIMSを用いて測定できないため、以下の数式により求めた窒素濃度を使用した。かかる数式について以下、詳細に説明する。
本発明に係る製造方法における窒素の添加方法は、特に制限されるものではなく公知の方法を使用することができ、例えば、シリコン原料溶解中に窒素ガスを導入する方法や、窒化物をCVD法等によって堆積させたシリコン基板を原料溶解中に混入させる方法等が挙げられる。また、シリコン融液の凝固後の結晶中に取り込まれる不純物の融液中濃度に対する比率である偏析係数kは窒素の場合7×10−4である(W.Zulehner and D.Huber,Crystal Growth,Properties and Applications,p28,Springer−Verlag,New York,1982)。
本発明の製造方法に使用されるシリコン融液から結晶中に取り込まれる窒素濃度は、
で算出できる。なお、融液中の窒素濃度は初期融液窒素濃度とも称することができる。ここで、シリコン結晶の固化率(g)は、
によって求められる。
なお、窒素濃度の測定値[atoms/cm]は下記の表3に記載した。結晶引上炉内の圧力(炉圧)[mbar]は下記の表3に記載した条件を設定した。
また、水素添加は、水素混合ガスを各引上炉中に導入することにより行った。なお、水素分圧[Pa]、及び雰囲気中に導入した水素の体積比[体積%]は、下記の表3に記載した条件を設定した。
また、結晶の引き上げ速度V、およびを次のように制御した。第1に、引き上げ速度の上限値として、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が前記シリコンウエハの総面積の20%以下となるように制御した。より具体的には、前記シリコンウエハにおいて、半径14mmより内側のV/Gが1.1×(V/G)crit以上になり、かつ、前記シリコンウエハ全面のV/Gが0.8×(V/G)crit以上になるように、Gの面内分布と引上げ速度Vを調整した。その際の結晶の引き上げ速度の値、および前記シリコンウエハ面内のV/G最大値(ウエハ中心のV/G)、最小値(ウエハエッジのV/G)については下記の表3に記載した通りである。なお、V/Gは、(V/G)critに対する比率で表すこととする。これにより、この単結晶の同一部位から基板を複数枚切り出し、ミラー加工し、目的のシリコンウエハ(以下、「サブストレート」ともいう)を得た。
サブストレートのV領域は、結晶育成中に固液界面から過剰の原子空孔が導入された結果、ボイドが発生して形成される領域である。そこでサブストレートのV領域は、具体的には、前記ボイドの密度で規定することができる。
サブストレート内の欠陥(ボイド)領域の評価(同定)は、上述の方法により行った。そして、上述のように、ボイドの体積密度を算出し、V1領域及びV2領域を決定した。このようにして決定したV1領域及びV2領域の内径及び外径[cm]を下記表3に記載した。
サブストレートのOSF評価は、下記の方法で行った。まず、サブストレートを1100℃で1時間、水蒸気含有酸素雰囲気中で酸化処理した。その後、フッ酸で酸化膜を除去し、それからライトエッチ液にて1.5μmの厚さ分エッチングし、表面に発生した楕円状、半月状または棒状のOSFピットを光学顕微鏡で観察した。OSF面積密度[個/cm]は、光学顕微鏡にて直径2.5mmの視野でウエハの直径方向を走査してOSFピ
ット個数をカウントし、「OSFピット個数/観察面積」で求めた。OSF面積密度が100個/cm以上となる領域をOSF領域とした。このようにして決定したOSF領域の内径及び外径[cm]を下記表3に記載した。
さらに、シリコンウエハ中の酸素濃度、ボイド全体に対する泡状のボイド集合体の比率、BMD密度、及び高Cモード合格率(酸化膜耐圧値)はそれぞれ、上述した方法により測定した値を下記表3に記載した。
[実施例2]
酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[実施例3]
酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[実施例4]
酸素濃度、炉圧及び水素分圧(水素体積比)を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[実施例5]
窒素濃度、酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[実施例6]
窒素濃度を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[実施例7]
酸素濃度、引き上げ速度、V/Gの最小値及び最大値、引上炉の種類並びに温度勾配を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[比較例1]
酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、実施例1と同様にして行った。
[比較例2]
窒素濃度、酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
[比較例3]
窒素濃度、酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記した条件で行った点以外は、比較例1と同様にして行った。
[比較例4]
酸素濃度、引き上げ速度、V/Gの最小値及び最大値、並びに水素体積比を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
[比較例5]
酸素濃度、引き上げ速度、V/Gの最小値及び最大値、並びに炉圧を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
[比較例6]
酸素濃度、引き上げ速度、V/Gの最小値及び最大値、並びに炉圧を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
[比較例7]
酸素濃度、引き上げ速度、V/Gの最小値及び最大値、引上炉の種類並びに温度勾配を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
[比較例8]
窒素濃度、酸素濃度、引き上げ速度、並びにV/Gの最小値及び最大値を下記表3に記載した条件で行った点以外は、比較例1と同様にして行った。
上記の実施例及び比較例の結果を表3に示す。
表3より、実施例1〜7で得られたシリコンウエハの高Cモードはいずれも70%超という優れた結果を示した。したがって、各実施例で得られたシリコンウエハはいずれも、DRAM等のデバイスを含むいかなるデバイスにも使用でき得るといえる。さらに、実施例1〜7の中でも、引上げ速度が0.60を下回り、且つV/G最小値が0.9未満であってV/G最大値が1.0未満である場合、シリコンウエハの高Cモードはいずれも80%超という一層優れた結果を示した。
なお、実施例1〜7の間の結晶引き上げの安定性について調べたところ、実施例7と比較してその他の実施例1〜6の方が有意に結晶引き上げが安定的であった。かかる結果は、結晶引き上げの安定性にとって、実施例1〜6で設定した引き上げ速度及び温度勾配の条件が顕著に好適であることを示していると考えられる。
これに対し、各比較例はいずれも、高Cモードが70%を下回っていたか、または結晶の引き上げ自体ができなかった。したがって、各比較例で得られたシリコンウエハはいずれも、グレードの低いデバイスを含むいかなるデバイスにも使用できないといえる。各比較例がこのような悪い結果となった理由を考察する。比較例1は、ウエハ全面がOSF領域になっているため、OSF領域に存在しうる何らかの微小欠陥を排除することができないためである。比較例2は、ウエハ全面がV1領域であって、ボイド密度が顕著に小さなV2領域が発生しないためである。比較例3は、前記V2領域は発生しているものの、前記シリコンウエハの総面積におけるV2領域の面積率が80%に有意に満たないためである。比較例4は、水素体積比が顕著に不足しており、泡状のボイド集合体がほとんど形成されなかったためである。比較例5は炉圧が顕著に小さく、結晶の引き上げすらできないためである。比較例6は比較例5とは逆に炉圧が顕著に大きく、やはり結晶の引き上げすらできないためである。比較例7は本発明に固有の「冷却」処理が不十分であったためである。比較例8は窒素濃度が高く、比較例1と同様に、ウエハ全面がOSF領域になっているため、OSF領域に存在しうる何らかの微小欠陥を排除することができないためである。
本発明は、特に、微細な半導体デバイスにおいて好適に使用可能である。
本発明の第1実施形態による、窒素及び水素のドープ処理、並びに急冷処理を施した場合の、結晶欠陥の発生への影響を概略的に示した、シリコン結晶の断面図である。 通常のシリコンウエハに存在する、八面体状のボイド集合体を示す透過型電子顕微鏡写真である。 本発明の第1実施形態に係るシリコンウエハに存在する、泡状のボイド集合体を示す透過型電子顕微鏡写真である。 八面体状ボイド、および泡状ボイドが酸化膜形成に与える影響を模式的に示した図である。 本発明に用いる単結晶製造装置の一例を示す概略断面図である。 シリコン結晶の引き上げ速度と欠陥領域との関係を示す図である。 シリコン結晶中のボイド及びOSFの面内分布、並びにCモード合格率の関係を調べた結果を示すグラフである。 シリコン結晶における、V1領域およびV2領域と、V/GおよびVとの関係を示す図である。
1 シリコン結晶、
2 V領域、
3 OSF領域、
4 Pv領域、
5 Pi領域、
6 I領域、
7 V1領域、
8 V2領域、
9 八面体状のボイド、
10 泡状のボイドの集合体、
110 シリコンウェハ
2a 加熱チャンバ、
2b 引き上げチャンバ、
2c 中間チャンバ、
3a 石英ルツボ、
3b 黒鉛製ルツボ、
4 加熱ヒータ、
5 回転軸、
8 引き上げワイヤ、ワイヤ巻き上げ機、
9 種結晶、
10 チャック、
11 ワイヤ巻き上げ機、
12 断熱材、
13 ガス導入口、
14 ガス排出口、
21 液冷構造体、
22 冷却体、
25 爆着接合部、
L 溶融液、
S 単結晶。

Claims (3)

  1. 窒素及び水素を含有するシリコンウエハであって、
    泡状のボイド集合体を構成する複数のボイドが、総ボイド数に対して50%以上存在し、
    ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が、前記シリコンウエハの総面積中20%以下を占め、
    ボイド密度が5×10〜2×10/cmであるV2領域が、前記シリコンウエハの総面積中80%以上を占め、並びに、
    内部微小欠陥密度が5×10/cm以上であることを特徴とする、シリコンウエハ。
  2. シリコン結晶を引き上げる工程と、
    前記シリコン結晶を切断することでシリコンウエハを得る工程とを備え、このシリコンウエハには、泡状のボイド集合体を構成する複数のボイドが、総ボイド数に対して50%以上存在しており、
    前記シリコン結晶を引き上げる工程において、
    前記シリコン結晶中の窒素濃度を3×1013〜3×1015atoms/cmとし、
    結晶引上炉内の圧力を40〜250mbarとし、
    雰囲気中に水素を1〜3.8体積%導入し、
    前記シリコン結晶を引き上げる際の1100〜1200℃における前記シリコン結晶の長手方向の温度勾配を3.5℃/mm以上とし、並びに、
    結晶引き上げ速度の上限値として、ボイド密度が2×10/cmを超えて1×10/cm未満であるV1領域が前記シリコンウエハの総面積の20%となり、且つ結晶引き上げ速度の下限値として、ボイド密度が5×10〜2×10/cmであるV2領域が前記シリコンウエハの総面積の80%となるように制御するシリコンウエハの製造方法。
  3. 前記シリコン結晶中の酸素濃度を7×1017atoms/cm(JEITA、換算係数3.03×1017/cm)以下にすることを特徴とする、請求項2に記載の製造方法。
JP2009194085A 2008-12-26 2009-08-25 シリコンウエハ及びその製造方法 Active JP5346744B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009194085A JP5346744B2 (ja) 2008-12-26 2009-08-25 シリコンウエハ及びその製造方法
CN2009102217587A CN101768776B (zh) 2008-12-26 2009-11-16 硅晶片及其制备方法
KR1020090115951A KR101102203B1 (ko) 2008-12-26 2009-11-27 실리콘 웨이퍼 및 그 제조방법
EP09015562A EP2206809B1 (en) 2008-12-26 2009-12-16 Silicon wafer and method for producing the same
AT09015562T ATE510939T1 (de) 2008-12-26 2009-12-16 Siliciumwafer und herstellungsverfahren dafür
US12/653,651 US8524001B2 (en) 2008-12-26 2009-12-16 Silicon wafer and method for producing the same
SG200908405-4A SG162694A1 (en) 2008-12-26 2009-12-17 Silicon wafer and method for producing the same
TW098144430A TWI404840B (zh) 2008-12-26 2009-12-23 矽晶圓及其製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008334755 2008-12-26
JP2008334755 2008-12-26
JP2009194085A JP5346744B2 (ja) 2008-12-26 2009-08-25 シリコンウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010168267A JP2010168267A (ja) 2010-08-05
JP5346744B2 true JP5346744B2 (ja) 2013-11-20

Family

ID=41801023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009194085A Active JP5346744B2 (ja) 2008-12-26 2009-08-25 シリコンウエハ及びその製造方法

Country Status (8)

Country Link
US (1) US8524001B2 (ja)
EP (1) EP2206809B1 (ja)
JP (1) JP5346744B2 (ja)
KR (1) KR101102203B1 (ja)
CN (1) CN101768776B (ja)
AT (1) ATE510939T1 (ja)
SG (1) SG162694A1 (ja)
TW (1) TWI404840B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2345752B1 (en) * 2009-12-29 2012-02-15 Siltronic AG Silicon wafer and method for producing the same
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
EP2867162A4 (en) 2012-06-28 2016-03-02 Standardgraphene Co Ltd DEVICE FOR PRODUCING A GRAPHIC STRUCTURE MATERIAL IN NANOGROSIS
WO2014003252A1 (en) 2012-06-28 2014-01-03 Idt International Co., Ltd. Method and apparatus for manufacturing graphite oxide
KR102175689B1 (ko) 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
JP6981750B2 (ja) * 2016-12-21 2021-12-17 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP7040491B2 (ja) * 2019-04-12 2022-03-23 株式会社Sumco シリコン単結晶の製造時におけるギャップサイズ決定方法、および、シリコン単結晶の製造方法
JP2021127278A (ja) * 2020-02-14 2021-09-02 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
CN111996594B (zh) * 2020-09-01 2021-09-28 晶科能源股份有限公司 镓、氢、氮掺杂单晶硅及其制备方法、太阳能电池

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792996B2 (ja) 1990-03-06 1998-09-03 三菱化学株式会社 グラフト変性オレフィン共重合体の製造法
US6800132B1 (en) * 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
JP3601383B2 (ja) 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2004282088A (ja) * 2000-01-25 2004-10-07 Shin Etsu Handotai Co Ltd シリコンウエーハ
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
EP1348048B1 (en) * 2001-01-02 2006-03-29 MEMC Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
JP3664101B2 (ja) * 2001-05-31 2005-06-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法および評価方法
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2008066357A (ja) * 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US7777606B2 (en) * 2007-01-09 2010-08-17 Westerngeco L.L.C. Fracture cluster mapping

Also Published As

Publication number Publication date
EP2206809B1 (en) 2011-05-25
TWI404840B (zh) 2013-08-11
KR20100076871A (ko) 2010-07-06
US20100164071A1 (en) 2010-07-01
JP2010168267A (ja) 2010-08-05
CN101768776A (zh) 2010-07-07
TW201024478A (en) 2010-07-01
CN101768776B (zh) 2013-03-13
KR101102203B1 (ko) 2012-01-02
EP2206809A1 (en) 2010-07-14
ATE510939T1 (de) 2011-06-15
US8524001B2 (en) 2013-09-03
SG162694A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5346744B2 (ja) シリコンウエハ及びその製造方法
JP5250619B2 (ja) シリコンウエハ及びシリコン結晶の製造方法
JP6210125B2 (ja) シリコン単結晶ウェーハ
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5359874B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
EP1909315A1 (en) Silicon wafer and process for producing the same
JP5121139B2 (ja) アニールウエハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JP2011155258A (ja) シリコンウエハ及びその製造方法
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP4192530B2 (ja) パーティクルモニター用シリコン単結晶ウェーハの製造方法
US20070034138A1 (en) Method for growing silicon single crystal and silicon wafer
JP5304649B2 (ja) Igbt用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5346744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250