KR20100076871A

KR20100076871A - 실리콘 웨이퍼 및 그 제조방법

Info

Publication number: KR20100076871A
Application number: KR1020090115951A
Authority: KR
Inventors: 가츠히코 나카이; 아츠시 이카리; 마사미치 오쿠보
Original assignee: 실트로닉 아게
Priority date: 2008-12-26
Filing date: 2009-11-27
Publication date: 2010-07-06
Also published as: TWI404840B; TW201024478A; ATE510939T1; JP5346744B2; CN101768776B; EP2206809A1; US20100164071A1; JP2010168267A; EP2206809B1; US8524001B2; KR101102203B1; SG162694A1; CN101768776A

Abstract

본 발명은, 산화막 내압 특성이 우수하고 C 모드 특성이 높은 실리콘 결정으로 구성되는 실리콘 웨이퍼를 제공하는 것을 목적으로 한다. 또한 상기 실리콘 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 실리콘 웨이퍼는, 질소 및 수소를 함유하는 실리콘 웨이퍼로서, 기포형 보이드 집합체를 구성하는 복수 개의 보이드가 총 보이드 수의 50% 이상 존재하고, 보이드 밀도가 2×10⁴/㎝³을 초과하며 1×10⁵/㎝³ 미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적 중 20% 이하를 차지하고, 보이드 밀도가 5×10²내지2×10⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적 중 80% 이상을 차지하며, 내부 미소 결함 밀도가 5×10⁸/㎝³이상인 것을 특징으로 하는 실리콘 웨이퍼이다.

Description

실리콘 웨이퍼 및 그 제조방법{SILICON WAFER AND METHOD FOR PRODUCING THE SAME}

본 발명은, 실리콘 웨이퍼 및 그 제조방법에 관한 것이다. 보다 구체적으로는, 보이드 영역을 사용하고 질소 및 수소를 도핑하여 연마(미러 가공)한 실리콘 웨이퍼(미러 표면 웨이퍼) 및 그 제조방법에 관한 것이다.

반도체 집적 회로(반도체 디바이스)의 기판에 이용되는 실리콘 웨이퍼는, 실리콘 결정으로부터 잘라내어지지만, 이 단결정의 제조에 가장 널리 채용되고 있는 방법은, 초크랄스키법(이하, 「CZ법」이라고도 함)에 의한 성장 방법이다. CZ법은 석영 도가니 안의 용융된 실리콘에 종결정(seed crystal)을 침지하고 인상하면서 단결정을 성장시키는 방법이고, 이 성장 기술의 진보에 의해 결함이 적은 무전위의 대형 단결정이 제조되도록 되어 있다.

상기 CZ법을 이용하여 단결정 실리콘을 인상하고, 이 단결정 실리콘으로부터 얻어진 웨이퍼(성장한 상태 그대로의 웨이퍼)를 기판으로서 이용하고, 회로 형성을 위해 이 기판이 다수의 프로세스를 거치도록 함으로써 반도체 디바이스를 상업적으로 제품화한다. 이러한 웨이퍼에는, 결정 성장 중에 점 결함이 응집되어 생긴 성 장(Grown-in) 결함이 존재한다. 이들 결함이 웨이퍼 표면에 노출되어 있는 경우, 그 위에 형성된 디바이스의 특성이 열화되기 때문에 문제가 발생한다.

이러한 성장 결함의 밀도 또는 크기가 감소한 웨이퍼를 제조하기 위해, 여러 가지 시도가 이루어지고 있다. 우선, 특허문헌 1은 실리콘 웨이퍼를 제조함에 있어서, 인상 속도를 소정 범위 내로 하고, 결정을 인상할 때 도핑(첨가)하는 질소 농도를 1×10¹⁴ atoms/㎝³ 이상으로 하는 기술을 개시하고 있다.

또한, 특허문헌 2는 실리콘 결정을 제조함에 있어서, 이 단결정 중의 질소를 1×10¹² 내지 5×10¹⁴ atoms/㎝³로 하고, 성장 장치 안의 분위기 가스 중 수소의 분압을 40 Pa 내지 400 Pa 이하로 하는 기술을 개시하고 있다. 또한, 결함 영역이, 산화에 의해 유발되는 적층 결함(이하, 간단히 「OSF」라고도 함) 영역, Pv 영역(구멍이 주된 무결함 영역) 및 Pi 영역(격자간 원소가 주된 무결함 영역)인 것도 개시되어 있다.

[특허문헌 1] 일본 특허 제3255114호

[특허문헌 2] 일본 특허 공개 제2006-312576호 공보

상기 특허문헌 1 및 특허문헌 2의 제조방법에 의하면, 질소를 도핑하여 이루어지는 실리콘 결정(이하, 단순히「질소 도핑 결정」이라고도 함)의 OSF 영역에는 보이드(구멍)가 존재하지 않는다. 그러나, 이러한 OSF 영역은 산화막 내압 특성을 열화시키는 결정 결함이 결정에 존재하지 않는 것을 나타내는 지표, 즉 C 모드(진성 파괴 영역) 특성(고 C 모드 합격률)이 낮다. 또한, 이러한 질소 도핑 결정 중 보이드 밀도가 비교적 작은 영역(구체적으로는, 1×10³/㎝³를 초과하고 5×10³/㎝³이하인 질소 도핑 결정 영역)도 C 모드 특성이 낮다. 결국, 상기 특허문헌 1에서 얻어지는 질소 도핑 결정은 전체적으로 C 모드 특성이 높다고는 할 수 없어, 산화막 내압 특성에 뒤떨어진다. 이것은 상기 질소 도핑 결정 전체에 걸쳐 보이드 또는 어떠한 종류의 미소 결함이 존재하는 것을 의미하고, 이는 반도체 디바이스에 사용하기에 적합하지 않다고 하는 문제를 유발한다.

이러한 상황에서, 본 발명의 목적은, 산화막 내압 특성이 우수하고, C 모드 특성이 높은(고 C 모드 합격률이 양호한) 실리콘 결정으로 구성되는 실리콘 웨이퍼를 제공하는 것이다. 또한, 본 발명의 다른 목적은, 상기 실리콘 웨이퍼의 제조방법을 제공하는 것이다.

전술한 과제를 감안하여, 본 발명자 등이 예의 연구를 행한 결과, 질소 및 수소를 소정의 농도로 첨가함으로써, 산화막 내압 특성이 우수하고 C 모드 특성이 높은(고 C 모드 합격률이 양호한) 실리콘 결정(단결정 실리콘)을 얻을 수 있음을 발견하였다.

또한, 질소 및 수소를 소정의 농도로 첨가하는 것 이외에, 실리콘 결정을 인상할 때, 소정의 온도 구배(이하, 「결정 성장축 방향의 평균 온도 구배」 또는 간단히 「G」라고도 함) 및 소정의 인상 속도(이하, 간단히 「V」라고도 함)로 「급냉」 처리를 행한다. 이에 따라, 산화막 내압 특성이 한층 더 우수하고 C 모드 특성이 한층 더 높은 실리콘 결정을 얻을 수 있는 것을 발견함으로써, 본 발명을 완성시켰다.

여기서는, 본 발명에서의 「급냉」의 특징에 대해서 진술한다. 종래부터, 생산성을 높이는 관점에서, 실리콘 결정을 급냉하는 조작이 행해지고 있다. 그러나, 종래의 급냉 처리에서는 온도 구배와 인상 속도 양자 모두를 크게 하는 것이 일반적이다. 한편, 본 발명자 등은 시행착오의 결과, 「급냉」시에, 인상 속도는 종래 방법과 유사한 속도로 하면서도, 온도 구배를 매우 한정된 소정의 범위로 제한함으로써, 보이드 밀도가 현저히 작아지고 보이드 집합체의 형상이 기포형이 되어 반도체 디바이스에 영향을 미치지 않는 것을 발견하였다.

즉, 상기 목적을 달성하기 위한 본 발명은, 질소 및 수소를 함유하는 실리콘 웨이퍼로서, 기포형 보이드 집합체를 구성하는 복수의 보이드가, 총 보이드 수에 대하여 50% 이상 존재하고, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³ 미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적 중 20% 이하를 차지하며, 보이드 밀도가 5×10²내지2×1O⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적 중 80% 이상을 차지하고, 내부 미소 결함 밀도가 5×10⁸/㎝³이상인 것을 특징으로 하는 실리콘 웨이퍼를 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 실리콘 웨이퍼의 제조방법은, 실리콘 결정 중의 질소 농도를 3×10¹³내지 3×10¹⁵ atoms/㎝³로 하고, 결정 인상로 안의 압력(이하, 「노 내압」이라고도 함)을 40 mbar 내지 250 mbar로 하며, 분위기 중에 수소를 1 체적% 내지 3.8 체적%로 도입하고, 상기 실리콘 결정을 인상할 때 1100℃ 내지 1200℃에서 상기 실리콘 결정의 길이 방향의 온도 구배를 3.5℃/㎜ 이상으로 하며, 결정 인상 속도의 상한값으로서, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³ 미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20%가 되도록 제어하고, 결정 인상 속도의 하한값으로서, 보이드 밀도가 5×10²내지 2×10⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 되도록 제어함으로써, 인상한 실리콘 결정을 잘라내어 실리콘 웨이퍼를 얻는 것을 특징으로 한다.

본 발명에 의하면, 산화막 내압 특성이 우수하고 C 모드 특성이 높은(고 C 모드 합격률이 양호한) 실리콘 결정으로 구성되며 반도체 디바이스에 적합하게 사 용할 수 있는 고품질의 실리콘 웨이퍼(미러 표면 웨이퍼)를 얻을 수 있다. 또한, 실리콘 결정의 인상 속도를 한층 더 크게 할 수 있기 때문에, 생산성도 현저히 향상될 수 있다.

이하, 첨부 도면을 참조하면서, 본 발명을 적용한 최량의 실시형태를 설명한다. 또한 이 도면은 개략적인 것으로서, 본 발명의 이해를 돕기 위해 치수 및 형상의 비례 관계와 구성 등을 과장하여 도시하였음에 주의해야 한다. 따라서, 이 도면은 실제 도면과 상이하다.

[제1 실시형태]

본 발명의 제1 실시형태는, 질소 및 수소를 함유하는 실리콘 웨이퍼로서, 기포형 보이드 집합체를 구성하는 복수 개의 보이드가 총 보이드 수에 대하여 50% 이상 존재하며, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³ 미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적 중 20% 이하를 차지하며, 보이드 밀도가 5×10²내지 2×10⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적 중 80% 이상을 차지하고, 내부 미소 결함 밀도가 5×10⁸/㎝³ 이상인 것을 특징으로 하는 실리콘 웨이퍼에 관한 것이다.

본 실시형태에 따른 실리콘 웨이퍼는, 질소 및 수소를 함유하는 점, 디바이스 프로세스에서의 게터링에 필요한 정도의 내부 미소 결함(이하, 「BMD값」이라고 함)을 갖는 점, 그리고 보이드의 밀도, 형상 및 집합체의 형성이라는 점을 불가분 일체로서 갖는 것을 기술상의 의의로 한다. 이하, 각 조건(요건)에 대해서 상세히 설명한다.

도 1은, 본 실시형태에 의한 질소와 수소의 도핑 처리 및 「급냉」 처리를 실시한 경우에 대하여, 결정 결함의 발생에 대한 영향을 개략적으로 도시한 실리콘 결정의 단면도(상태도)이다(「급냉」 처리에 대해서는 후술함). 보다 상세하게는, 도 1에 도시된 실리콘 결정(1)은 종방향에서 봤을 때, 위로 가면 갈수록, 인상 속도가 큰 것을 나타내고 있다. 또한, 도 1의 [A]는 도핑이 없는 경우, [B]는 질소 도핑만 있는 경우, [C]는 수소 도핑만 있는 경우, [D]는 질소 도핑 및 「급냉」 처리를 행한 경우, 그리고 [E]는 질소와 수소의 도핑 및 「급냉」 처리를 행한 경우를 각각 도시하고 있다. 도 1의 [A] 내지 [E]는 모두, 보이드를 갖는 V 영역(실리콘 원자의 부족에서 발생하는 오목부, 즉 빈 구멍이 많은 영역), OSF 영역(산화되었을 때 실리콘에 주입되는 격자간 실리콘에 의해 발생하는 적층 결함 영역), Pv 영역, Pi 영역, 및 I 영역(여분의 실리콘 원자가 존재함으로써 발생하는 전위나 여분의 실리콘 원자의 덩어리가 많은 영역)을 갖는다. 그리고, 도 1의 [A] 내지 [D]와 [E]는 보이드의 형상이 상이하고, 도 1 중 [D]와 [E]는 V 영역의 일부에 특수한 V1 영역 및 V2 영역을 갖는다는 특징이 있다. 도 1의 [A] 내지 [E]에 대한 각 처리의 유무를 하기 표 1에 정리한다.

	[A]	[B]	[C]	[D]	[E]
질소 도핑	없음	있음	없음	있음	있음
수소 도핑	없음	없음	있음	없음	있음
급냉 처리	미처리	미처리	미처리	처리	처리
비고					일정한 V/G

우선, 종래의 실리콘 결정의 V 영역에 존재하는 보이드의 형상은 도 2에 도시하는 바와 같이 {111}면을 갖는 팔면체인 것이 명백하다. 초크랄스키법으로 제조되는 결정 직경이 200 ㎜ 이상인 실리콘 결정에서는, 팔면체 보이드의 크기는 약 100 ㎚ 내지 300 ㎚ 정도이다. 이러한 팔면체형 보이드는 디바이스 성능, 특히 산화막 내압 특성의 저하에 크게 영향을 미칠 수 있다.

반면, 본 실시형태에 따른 실리콘 웨이퍼에서는, 복수 개의 보이드로 구성되는 기포형 보이드 집합체가 존재하며, 이러한 기포형 보이드 집합체에 포함되는 보이드의 수는 총 보이드 수에 대하여 50% 이상이다[도 1의(E) 참고]. 여기서, 상기 「총 보이드 수」란, 기포형 보이드 집합체에 포함되는 보이드와 포함되지 않는 보이드의 총합을 나타낸다.

본 발명자 등은 예의 연구의 결과로서, 투과형 전자현미경(TEM, JEOL, Ltd가 제작한 JEM-2010)으로 실리콘 결정(실리콘 웨이퍼)을 관찰하였다. 관찰 방향은 110 방향이고, 회절 조건은 220 반사가 여기하는 2파 조건으로 설정하였다. 브래그 조건으로부터의 편차량(S)을 1 g보다 크게 한 바, 상기 기포형 보이드 집합체를 발견하고, 이러한 기포형 보이드 집합체가 종래의 팔면체형 보이드와 비교하여 고 C 모드 특성을 현저히 향상시킨다고 하는 관계를 발견한 것이다. 이하, 기포형 보이드 집합체에 대해서 설명한다.

도 3은, 본 실시형태에서의 실리콘 결정에 존재하는 기포형 보이드 집합체를 도시하는 투과형 전자현미경 사진이다. 상기 기포형이란, 정팔면체가 아니라 {111}면을 갖지 않는 복수 개의 부정형 보이드가 결집하여, 도 3에 도시되는 바와 같이 소위 기포형으로 보이는 것이다. 이 때문에 본 실시형태에 따른 실리콘 웨이퍼(실리콘 결정)에서 특이하게 보이는 보이드의 집합을 「기포형 보이드 집합체」라고 칭한다. 이러한 보이드 구성을 취하는 실리콘 웨이퍼의 경우, 후술하는 바와 같이, 보이드가 디바이스에 대하여 악영향을 거의 미치지 않는다고 하는 효과를 나타낸다. 추가로, 본 실시형태에서의 기포형 보이드 집합체는, 결과적으로 상당히 「무해한」 보이드라고 할 수 있다.

기포형 보이드가 산화막 내압 특성을 저하시키기 어려운 메카니즘은 이하와 같다. 도 4는 웨이퍼 표면에 노출된 보이드 위에 산화막을 형성한 상태를 도시하는 개략적인 단면도이다. 우선, (A)는 팔면체 보이드의 경우를 도시하고, (B)는 기포형 보이드 집합체의 경우를 도시한다. 팔면체 보이드의 경우는, 보이드가 산화막으로 다 덮이지 않고, 산화막이 불완전하게 형성된 상태가 된다. 이러한 산화막은 내압 특성이 열화 및 저하되기 쉽다. 한편 기포형 보이드 집합체가 표면에 노출된 경우는, 기포형 보이드 집합체를 구성하고 있는 개개의 보이드의 크기가 작기 때문에, 보이드가 산화막으로 용이하게 다 덮이게 된다. 그 결과, 산화막의 내압 특성은 잘 저하되지 않는다. 한편, 질소만을 첨가한 실리콘 결정의 보이드는, 판형 또는 막대형인 것이 알려져 있다(일본 특허 공개 제2001-151596호 공보 참조). 이러한 보이드의 경우는, (C)에 도시하는 바와 같이 보이드가 산화막으로 다 덮이지 않기 때문에, 상기의 (A)와 마찬가지로 내압 특성이 저하되기 쉽다.

이상으로부터, 보이드가 기포형 보이드 집합체를 형성하고, 기포형 보이드 집합체를 구성하는 개개의 보이드의 크기가 작으며, 구형에 가까운 부정형인 경우는, 산화막 내압 특성이 저하되기가 어려워진다. 또한, 본 명세서에서의「구형에 가까운 부정형」이란, 보이드를 특정 관찰면에서 보고 크기를 계측했을 때에, 최대의 직경 A와, A를 얻을 수 있는 방향과 수직인 방향에서의 직경 B와의 비율 A/B(종횡비)가 2 이하인 형상을 의미한다. 종횡비가 2를 초과하는 경우, 도 4의 (C)에 도시하는 바와 같이, 보이드가 산화막으로 덮이지 않기 때문에, 내압 특성이 저하되기 쉽다.

집합체를 구성하는 부정형 보이드의 크기는 50 ㎚ 이하가 바람직하고, 30 ㎚ 이하가 보다 바람직하다. 집합체를 구성하는 보이드의 수는, 전술한 바와 같이 복수이면 특별히 제한되지 않지만, 바람직하게는 5개 이상이고, 보다 바람직하게는 10개 이상이며, 가장 바람직하게는 20 내지 100개이다. 보이드 크기가 전술한 범위 내에 있는 경우, 집합체의 「무해」 정도가 한층 더 높아질 수 있다. 특히 집합체를 구성하는 보이드의 수가 5개 이상인 경우, 집합체의 TEM에 의한 확인(후술함)이 용이해질 수 있다. 즉, 본 명세서에서의 보이드에 관한 관찰(관측)시에 현미경을 이용하는 경우에 있어서는, 해상도 상의 한계는 있지만, 모두 상기 TEM을 사용하는 것으로 한다.

또한, 집합체는 전체 보이드(기포형이나 팔면체형을 포함하는 임의의 형상의 보이드)의 75% 이상 존재하는 것이 바람직하고, 90% 이상 존재하는 것이 보다 바람직하다. 이러한 범위 내에 있는 경우, 집합체의 「무해」 정도가 한층 더 높아질 수 있다.

다음에, 기포형 보이드 집합체의 비율과 산화막 내압 특성과의 관계에 대해서 진술한다. 전술한 바와 같이, 기포형 보이드 집합체는 산화막 내압 특성을 저하시키기 어렵다. 따라서, 보이드의 총 개수 중 산화막 내압 특성에 무해한 기포형 보이드 집합체의 비율을 늘림으로써, 산화막 내압 특성을 개선할 수 있다. 기포형 보이드 집합체의 비율을 50% 이상으로 하면 , 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³미만인 V1 영역의 고 C 모드 합격률이 20% 내지 40%가 되고, 보이드 밀도가 5×10² 내지 2×10⁴/㎝³인 V2 영역의 고 C 모드 합격률이 70% 내지 100%가 된다. 기포형 보이드 집합체가 존재하지 않는 경우, V1 영역 및 V2 영역 모두에서, 고 C 모드 합격률이 20% 내지 40%가 된다.

본 명세서에 있어서, 다음과 같은 방법으로 결함(보이드) 영역을 평가(확인)하였다. 실리콘 웨이퍼에서의 보이드의 면내 분포는, 시판되는 결함 평가 장치인 레이텍스 코오포레이션이 제작한 LSTD 스캐너(MO-6)를 이용하여 측정한다. 이 MO-6는 가시광 레이저를 편광각으로부터 조사하고, 수직 방향으로 배치한 카메라로 p 편광의 산란상을 결함상으로서 검지한다. 레이저는 기판 표면으로부터 5 ㎛까지밖에 침투하지 않기 때문에, 기판 표면으로부터 5 ㎛까지의 깊이에 있는 결함을 계측할 수 있다. 이러한 측정에 있어서는, 검출 감도를 조정하여, 구(球)로 환산할 때의 크기가 50 ㎚ 이상인 보이드를 측정할 수 있도록 설정한다. 측정한 보이드의 면적 밀도와 5 ㎛의 측정 깊이로부터 보이드의 체적 밀도를 산출하였다. 또한, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³미만이 되는 영역을 V1 영역으로 정의하고, 보이드 밀도가 5×10²내지 2×10⁴/㎝³이 되는 영역을 V2 영역으로 정의하였다.

또한, 본 명세서에서, 다음과 같은 방법으로 기포형 보이드 집합체를 확인하였다. 투과형 전자현미경(TEM)을 이용하여, MO-6으로 관찰된 보이드 중 약 10개 정도를 관찰하고 보이드의 형상을 조사한다. 이때, 보이드가 복수 개(도 3의 사진에 도시한 보이드 집합체에는 보이드가 40개 이상 존재하는 것을 확인함) 응집되어 있는 보이드를 기포형 보이드 집합체로 정의한다. 집합체의 비율은 TEM으로의 관찰 결과로부터 결정된다.

이러한 보이드 구성에 추가하여, 상기 실리콘 웨이퍼는, 보이드 밀도가 V 영역보다 현저히 작은 소정 범위 내에 있는 2개의 영역(V1 영역, V2 영역)을 갖는다. 이때, 본 명세서에서, 「V1 영역」이란, 보이드 밀도가 2×10⁴/㎝³을 초과하고 1×10⁵/㎝³ 미만인 범위의 영역으로 정의되고, 「V2 영역」이란, 보이드 밀도가 5×10² 내지 2×10⁴/㎝³의 범위인 영역으로 정의된다. 이때, 본 명세서에서의 「보이드 밀도」란, 단위 면적당의 기포형 또는 팔면체형을 비롯한 임의의 유형의 형상인 보이드의 개수를 의미한다. 또한, 기포형 보이드 집합체의 경우에는, 집합체를 구성하는 각 보이드를 하나의 보이드로서 계측함에 주의해야만 한다.

도 1의 [E]에 나타내는 바와 같이, 본 실시형태에서의 V1 영역 및 V2 영역은 V 영역(도 1의 [A] 내지 [D]의 V 영역보다 좁음)과 OSF 영역 사이에 존재한다. V 영역(1×10⁵/㎝³초과)보다 현저히 작은 보이드 밀도를 갖는 V1 영역 및 V2 영역[특히 V2 영역]은, 존재하는 보이드 대부분이 기포형 보이드 집합체인 것과 더불어, 종래에 비해, 본 발명에서, 산화막 내압 특성이 현저히 우수하고 C 모드 특성의 현저히 높은 실리콘 결정을 얻을 수 있는 요인이라고 판단된다.

상기 실리콘 웨이퍼가, 전술한 보이드 구성에 추가하여 수소를 실질적으로 함유하지 않는 경우(도 1의 [A], [B] 및 [D])에는, 예컨대 보이드 밀도를 2×10⁴/㎝³이하로 할 수 있다고 해도, 보이드의 형상(팔면체)의 관점 등에서, 반도체 디바이스에 적합하게 사용될 수 있는 정도의 높은 C 모드 특성을 얻기 어려워진다.

반면, 본 실시형태에 따른 실리콘 웨이퍼에서는, 질소 이외에 수소도 도핑하고, 상기 「급냉」 처리를 실시하는 것에 의해, 보이드가 주로 팔면체형이 아니라 기포형이 되며[도 1의(E)], 또한 보이드 밀도를 종래에 비해 현저히 작게 할 수 있다. 전술한 보이드 구성에 추가하여, 보이드 밀도가 2×10⁴/㎝³이하[V2 영역의 상한값 이하]인 경우, 결과로서 산화막에 대한 악영향이 거의 없다. 결과로서, 본 실시형태에서의 실리콘 결정은 산화막 내압 특성이 우수하고 C 모드 특성이 현저히 높다.

또한, 전술한 보이드 구성에 추가하여, 보이드 밀도가 5×10²/㎝³이상[V2 영역의 하한값 이상]인 영역은, 보이드 밀도가 5×10²/㎝³미만인 영역에 존재하는 OSF 영역과 대부분 중복되지 않는다. 따라서, 본 실시형태에 따르면, 반도체 디바이스에 적합하게 사용할 수 있는 정도의 높은 C 모드 특성을 얻을 수 있다. 또한 도 1의 (E)에서 사각으로 둘러싸인 영역은 본 실시형태에 따른 실리콘 웨이퍼(110)를 나타내고 있음을 주의해야만 한다. 도 1의 (E)를 보면, 실리콘 웨이퍼(110) 중 양단의 극히 일부만이 OSF 영역을 포함하고 있는 것을 알 수 있다.

여기서, 보이드 밀도가 1×10⁵/㎝³를 초과하는 V 영역은 고 C 모드 합격률이 0%이지만, 이와 같은 영역이 웨이퍼 내에 조금이라도 존재하면, 웨이퍼 전체에서 고 C 모드 합격률이 70% 이상인 웨이퍼를 제조하는 것은 어려워질 수 있다. 반면, 보이드 밀도가 5×10²내지2×10⁴/㎝³인 V2 영역은 고 C 모드 합격률이 70% 내지 100%이기 때문에, 웨이퍼 전체면을 V2 영역으로 함으로써, 웨이퍼 전체에서 고 C 모드 합격률이 70% 이상인 웨이퍼를 제조하는 것이 가능해질 수 있다. V 영역과 V2 영역 사이에 위치하는 V1 영역은 고 C 모드 합격률이 20% 내지 40%이지만, 이 영역이 웨이퍼의 전체 면적에 대하여 20% 이하의 비율로 존재하고 있는 한, 웨이퍼 전체에서 70% 이상의 고 C 모드 합격률을 실현하는 것이 가능해질 수 있다.

보이드 밀도는 가능한 작은 편이 성장 결함의 발생을 억제한다는 면에서 바람직하지만, 생산성의 관점에서, 후술하는 V/G의 하한값을 0.7로 규정하면, 보이드 밀도가 5×10²/㎝³ 이상이 된다.

이와 같이 하여 규정된 V2 영역이, 본 실시형태에 따른 실리콘 웨이퍼(110)의 총 면적 중 80% 이상을 차지한다. 이러한 경우, 산화막 내압 특성이 매우 양호하고, 고 C 모드 합격률(C 모드 양품률)이 70% 이상이 될 수 있다. 고 C 모드 합격률이 70% 이상인 경우, 플래시 메모리에 비해 산화막 내압 특성의 요구가 그만큼 심하지 않은 DRAM 등의 디바이스에서는 이러한 실리콘 웨이퍼를 충분히 사용할 수 있다. 또한 V2 영역은 실리콘 웨이퍼(110)의 총 면적 중, 90% 이상을 차지하는 것이 바람직하고, 95% 내지 100%를 차지하는 것이 보다 바람직하다.

한편, V1 영역(보이드 밀도가 2×10⁴/㎝³을 초과하고 1×10⁵/㎝³미만인 영역)이 실리콘 웨이퍼(110)의 총 면적 중 20% 이하를 차지한다. 이러한 경우, 산화막 내압 특성이 한층 더 양호해지고, 고 C 모드 합격률이 확실하게 70% 이상이 된다.

또한, 본 실시형태에 따른 실리콘 웨이퍼(110)의 BMD 밀도가 5×10⁸/㎝³ 이상이며, 바람직하게는 1×10⁹/㎝³이상이다. 또한, 상기 BMD 밀도는 정확하게는 열처리 후의 BMD 밀도를 의미하며, BMD 밀도가 이러한 범위 내에 있는 경우, 충분한 게터링 능력을 얻을 수 있음에 주의해야만 한다.

본 명세서에서의 BMD 밀도는 다음과 같이 측정된다. 우선, 실리콘 웨이퍼(110)에 780℃로 3시간 동안, 1000℃로 16시간 동안 산소 석출을 위한 열처리(이하, 「석출 열처리」라고도 함)를 실시한다. 그 후, 실리콘 웨이퍼(110)를 쪼개어, 레이텍스 코오포레이션이 제작한 BMD 분석기 MO-4를 이용하여, 실리콘 웨이퍼(110)의 면내 BMD를 측정한다. 측정점의 면내 위치는, 중심으로부터 10 ㎜ 피치로 에지 10 ㎜까지로 하였다. 이러한 방식으로 BMD 밀도의 값을 결정한다.

[제2 실시형태]

본 발명의 제2 실시형태는 상기 제1 실시형태에 따른 실리콘 웨이퍼의 제조방법에 대응한다. 즉, 실리콘 결정 중의 질소 농도를 3×10¹³내지 3×10¹⁵ atoms/㎝³로 설정하고, 결정 인상로 안의 압력을 40 mbar 내지 250 mbar로 하며, 분위기 중에 수소를 1 체적% 내지 3.8 체적% 도입하고, 상기 실리콘 결정을 인상할 때 1100℃ 내지 1200℃에서 상기 실리콘 결정의 길이 방향의 온도 구배를 3.5℃/㎜ 이상으로 한다. 또한 결정 인상 속도의 상한값으로서, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20%가 되도록 결정 인상 속도를 제어한다. 동시에, 결정 인상 속도의 하한값으로서, 보이드 밀도가 5×10²내지 2×10⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 되도록 결정 인상 속도를 제어한다. 이러한 방식으로, 인상된 실리콘 결정을 잘라내어 실리콘 웨이퍼를 얻는 것을 특징으로 한다. 상기 인상 속도의 제어는, V1 영역(보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³ 미만인 영역), V2 영역(보이드 밀도가 5×10²/㎝³내지 2×10⁴/㎝³인 영역) 및 OSF 영역의 크기(폭)를 제어함으로써 행한다. 또한, 본 발명에서의 결정의 성장 조건을 실시할 수 있는 것이면, 상기 인상로에 대한 특별히 제한은 없음에 주의해야만 한다. 추가적으로, 인상 속도의 제어에 대해서는 후술한다.

본 실시형태에 따른 실리콘 웨이퍼의 제조방법은, 질소 및 수소를 소정 농도로 첨가(도핑)하는 점, 실리콘 웨이퍼의 직경 및 결정 인상로 안의 압력을 소정의 값으로 하는 점, 결정 인상시에 소정의 온도 구배 및 인상 속도로 급냉 처리하는 점, 그리고 보이드 밀도가 소정의 범위 내에 있도록 조절하는 점을 불가분 일체로서 갖는 것을 기술상의 의의로 한다.

이러한 기술상의 의의에 대해서, 이하에 상세히 설명한다. 첫째, 본 실시형태에서의 구성(특히, 질소 및 수소를 소정 농도로 첨가하고, 전술한 바와 같은 소정의 온도 구배 및 속도로 「급냉」 처리하는 것)에 의해, OSF 영역을 축소할 수 있다. 그 결과, OSF 영역에 존재할 수 있는 소정 유형의 미소 결함을 배제할 수 있고, 1×10³/㎝³를 초과하며 5×10³/㎝³이하인 범위까지 보이드 밀도를 작게 할 수 있다. 이러한 방식으로, 산화막 내압 특성이 우수하고, C 모드 특성이 높은 실리콘 웨이퍼를 제조할 수 있다. 바꿔 말하면, OSF 영역의 축소에 수반하여, OSF 영역과 교차하지 않는 낮은 보이드 밀도 영역을 광범위하게 출현시킬 수 있다. 추가적으로, 본 실시형태에 따른 제조방법에 의해 얻어지는 실리콘 웨이퍼의 대부분은, [도 1의 (E)의 실리콘 웨이퍼(110)의 단부에] 축소된 OSF 영역이 약간 존재하는 낮은 보이드 밀도 영역이다.

우선, 상기 「급냉」 처리를 실시할 수 있는 단결정 제조 장치에 대해서, 예를 들어 설명한다. 도 5는, 본 발명에 이용되는 단결정 제조 장치의 일례를 도시하는 개략적인 단면도이다. 도 5에 도시된 단결정 제조 장치는 반도체 재료를 용융하기 위한 부재나 성장된 단결정을 인상하는 메커니즘을 가지며, 반도체 재료의 용융을 위한 부재는 가열 챔버(2a) 안에 수용되고, 성장된 단결정을 인상하는 기구는 이 가열 챔버(2a)로부터 분리할 수 있게 된 상부 구조체의 일부를 구성하는 인상 챔버(2b)의 내부 및 외부에 설치되어 있다. 이 상부 구조체는 또한 중간 챔버(2c)도 갖고 있다.

가열 챔버(2a) 안에는, 용융액(L)을 수용하는 도가니가 설치되고, 이 도가니는 회전축(5)에 의해 자유롭게 회전 및 승강할 수 있게 지지되며, 도시하지 않는 구동 장치에 의해 회전축(5)의 회전 및 승강이 이루어진다. 구동 장치는 단결정(S)의 인상에 수반하는 액면 저하를 보상하기 위해 도가니를 액면 저하분만큼 상승시키고, 또한 용융액(L)을 교반하기 위해 도가니를 항상 소정의 회전 속도로 회전시킨다.

도가니는, 석영 도가니(3a)와 이것을 보호하는 흑연제 도가니(3b)로 구성된다. 도가니의 측벽 부분에는 실리콘을 용융시키는 가열 히터(4)가 그 주위를 둘러싸듯이 배치되어 있다. 이 가열 히터(4)의 외측에는, 이 가열 히터(4)로부터의 열이 가열 챔버(2a)에 직접 복사되는 것을 방지하는 단열재(12)가 그 주위를 둘러싸듯이 설치되어 있다.

인상 챔버(2b)에는, 일단이 와이어 권선기(11)에 부착되고 중간 챔버(2c)의 천장부의 정상벽을 삽입 관통하여 내려진 인상 와이어가 설치되며, 이 인상 와이어(8)의 하단에는, 종결정(9)을 유지하는 척(10)이 부착되어 있다. 와이어 권선기(11)는 종결정(9)의 하단측에 서서히 성장하는 단결정(S)을 그 성장 속도 등에 따라서 인상하고, 동시에 도가니의 회전 방향과는 반대로 항상 회전시킨다.

인상 챔버(2b)의 수용부에 형성된 가스 도입구(13)로부터는 아르곤 가스가 도입되고, 이 아르곤 가스는 가열 챔버(2a) 안을 유통한 후에 가스 배출구(14)로부터 배출되도록 되어 있다. 이와 같이 챔버 안에 아르곤 가스를 유통시키는 것은, 전술한 바와 같이, 가열 히터(4)의 가열에 의한 실리콘의 용융에 수반하여 챔버 안에 발생하는 SiO 가스나 CO 가스를 실리콘 용융액 내에 혼입시키지 않도록 하기 위해서이다.

챔버 안의 도가니의 위쪽에는 성장하는 단결정을 둘러싸듯이 액체 냉각 구조체(21)와 냉각체(22)가 배치된다. 액체 냉각 구조체(21)는 내부에 액체 냉매를 유통시키는 구조체이다. 도 5에서 액체 냉각 구조체(21)는 물을 냉매로 사용하는 스테인리스강제의 수냉 챔버로서 구성되어 있다.

열전도도가 높은 재료로 이루어지는 냉각체(22)는 성장하는 단결정(S)을 냉각하기 위해 배치된다. 냉각체(22)를 구성하는 재료로서는, 열전도율 및 열복사율이 큰 물질, 예컨대 은, 은 합금, 카본이나 구리 등을 선택할 수 있지만, 열전도율이 높고 동시에 용융액이나 단결정을 오염시킬 염려가 없는 재료로서, 은 또는 은 합금을 이용하면 가장 바람직하다. 구리 또는 구리 합금의 표면에 금이나 은 또는 이들의 합금을 코팅하는 방법을 또한 채용할 수도 있다.

액체 냉각 구조체(21)에 냉각체(22)가 접합되고, 냉각체(22)와 액체 냉각 구조체(21)와의 접합부는 폭발 용접 접합된 폭발 용접 접합부(25)를 구성하고 있다. 폭발 용접에서는, 접합하는 재료끼리 적당한 간격을 두고 평행하게 배치된다. 한쪽 재료 위에 완충재를 통해 적당한 양의 폭약을 얹고, 그 일단을 뇌관에 의해 기폭하면, 폭발의 진행와 함께 양쪽 재료가 충돌하며, 충돌점에서는 양쪽의 금속이 매우 큰 변형 속도와 고압에 의해 점성 유체적인 거동을 나타내고, 충돌점에서 전방으로 금속의 제트 유동이 발생한다. 이 금속 제트에 의해 금속 표면의 산화막이나 가스의 흡착층이 제거되기 때문에, 드러나는 청정 표면이 고압에 의해 밀착되어 양쪽 재료는 완전히 금속 조직적으로 접합된다.

냉각체(22)와 액체 냉각 구조체(21)와의 접합부는 폭발 용접 접합되어 있기 때문에, 이종 금속 접합부임에도 불구하고 양호한 접합부를 형성하고, 또한 접촉 면적 중 접촉율을 거의 100%로 확보할 수 있다. 이 때문에, 냉각체(22)로부터 액체 냉각 구조체(21)로의 열전도가 매우 양호해지고, 냉각체(22)의 온도를 저하시킬 수 있게 된다.

냉각체(22)는, 성장하는 단결정(S)의 중심축에 대하여 대략 회전 대칭 형상을 이뤄 단결정(S)에 대한 도가니나 용융액(L)으로부터의 복사열을 차단하는 위치에 배치되고, 냉각체(22)의 상단부에서 액체 냉각 구조체(21)와 접합하고 있다.

도 5에는, 냉각체(22)가 원통 형상으로 도시되며, 냉각체(22)와 액체 냉각 구조체(21)와의 폭발 용접 접합부(25)의 접촉 면적은 냉각체 본체의 단면적과 대략 같은 면적을 갖고 있다.

냉각체(22)의 표면은, 단결정(S)에 대향하는 냉각체(22)의 내측을 검게 함으로써 입사한 열복사를 흡수할 수 있는 특성을 갖는다. 또한, 열 차단제 또는 도가니에 대향하는 냉각체(22)의 외측은, 입사한 열복사를 반사하도록 반사율이 높은 표면으로 할 수 있다.

액체 냉각 구조체(21)는, 그 형상이 도넛형인 수냉 챔버로서, 중간 챔버(2c)의 측벽부와 가열 챔버(2a) 사이에 배치되어 있다.

우선, 단결정(S)을 제조함에 있어서, 가열 챔버(2a)로부터 인상 챔버(2b)와 중간 챔버(2c) 및 냉각체(22)를 폭발 용접한 액체 냉각 구조체(21)를 갖는 상부 구조체를 분리하고, 도가니에 원료가 되는 실리콘 다결정체와 매우 미량의 도펀트가 되는 불순물을 투입하며, 그 후, 상부 구조체를 가열 챔버(2a)에 다시 부착한다. 이 상태에서 도가니의 내부는 가열 히터(4)에 의해 가열되며, 도가니 안의 반도체 재료가 용융되는 것을 대기한다. 반도체 재료가 용융 상태가 되면, 와이어 권선기(11)를 작동시켜 인상 와이어(8)를 내리고, 척(10)에 부착된 종결정(9)이 용융액(L) 표면에 접촉하도록 한다. 이 상태에서, 종결정(9)에 단결정(S)이 성장하기 시작하면, 이번에는 와이어 권선기(11)를 소정의 속도로 인상하여 단결정(S)을 성장시켜 간다.

이와 같이, 용융액(L)으로부터 단결정(S)을 인상하면서 성장시키는 과정에서, 단결정(S)으로부터의 복사광은 열전도도가 높은 재료로 이루어지는 냉각체(22)에 입사한다. 이때, 냉각체(22)는 액체 냉매로 냉각되어 저온으로 유지되는 액체 냉각 구조체(21)와 폭발 용접 접합되어 있고, 단결정(S)과의 복사열 교환이 양호하며, 단결정(S)의 냉각 속도를 향상시킬 수 있게 된다. 아울러, 인상 도중에 단결정(S)을 급냉할 수 있기 때문에, 단결정(S)의 결정 결함의 발생이 매우 적어진다.

계속해서, 본 명세서에서의 산화막 내압 측정(고 C 모드 합격률의 산출)은, 이하와 같이 하여 실시된다. 열처리 후의 기판(웨이퍼) 표면에 1000℃의 건조 산소분위기에서 25 ㎚ 두께의 산화막을 형성하고 산화막 내압을 측정한다. 웨이퍼 포면에서 내압 측정에 이용된 전극은 164개로서 면적이 20 ㎜²인 폴리실리콘 전극이다. 판정 전류 100 ㎃, 전계 강도 11 MV/㎝ 이상의 내압성을 나타내는 전극의 비율을 고 C 모드 합격률로 정의하고, 고 C 모드 합격률이 70% 이상인 것을 디바이스 성능과의 관계로부터 「양호」로 판정한다.

도 6은 실리콘 결정의 인상 속도와 결함 영역의 관계를 도시하는 도면이다. 도 6 중 아래의 도면은 인상된 결정의 단면을 도시하는 도면(상태도)이다. 그리고, 아래의 도면의 (A), (B) 및 (C) 지점에서의 절단면이 도 6의 상부에 도시되어 있다. (A), (B) 및 (C)에서의 절단면은 모두 V2 영역의 면적율이 80% 이상인 데 대하여, V1 영역 + OSF 영역의 전체 면적율이 20% 이하인 것을 발견하였다. 즉, (A) 및 (C)의 지점을 경계로 하여, 그 사이의 단면은 항상 결정 인상 속도의 상한값으로서 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20%가 되고, 결정 인상 속도의 하한값으로서 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 되는 영역이다. 따라서, (A) 및 (C)의 지점을 양단으로 하는 내측의 영역은, 본 실시형태에 의해 얻어지는 실리콘 웨이퍼로서 원하는 것이다.

다음에, 보이드 밀도가 현저히 작아졌다고는 해도, 아직 상당수의 보이드가 존재하고, 산화막 내압 특성이나 C 모드의 저하로 이어질 수 있다. 그러나, 본 실시형태에서의 구성(특히, 질소 및 수소를 소정 농도로 첨가하고, 소정의 온도 구배 및 인상 속도에서 「급냉」 처리하는 것)에 의해, 보이드의 형상은 종래의 팔면체형이 아닌 기포형이 되도록 하며, 그 결과로서 이들 보이드는 상당 정도로 무해하게 되도록 변경될 수 있다. 상기 「무해」란, 보이드가 디바이스에서 실질적으로 악영향을 미치지 않는 것을 의미한다. 따라서, 보이드 밀도가 1×10³/㎝³를 초과하고 5×10³/㎝³이하라고 하더라도, 산화막 내압 특성이 우수하고 C 모드 특성이 높은 실리콘 웨이퍼를 제조할 수 있다. 또한 이러한 경우, 인상 속도(V)가 현저히 커지기 때문에, 생산성도 또한 현저히 향상할 수 있다. 이하, 각 조건(요건)에 대해서 설명한다. 단, 상기 제1 실시형태와 중복되는 조건(요건)에 대해서는, 여기서는 설명을 생략한다.

우선, 실리콘 결정의 직경은, 이하의 값으로 한정되지는 않지만, 200 ㎜ 이상으로 하는 것이 바람직하다. 직경이 200 ㎜ 이상인 경우, DRAM 등의 디바이스에서 주로 이용되고 있는 200 ㎜ 이상의 실리콘 결정에, 본 발명을 적합하게 적용할 수 있게 된다.

계속해서, 본 발명자는 고 C 모드 합격률에 따른 실리콘 결정 중의 보이드와 OSF의 면내 분포 사이의 상호 관계를 조사하였다. 실리콘 결정 중의 보이드 및 OSF의 면내 분포는, 시판되는 결함 평가 장치로서 레이텍스 코오포레이션이 제작한 상기 LSTD 스캐너(MO-6)를 이용하여 측정하였다. MO-6의 측정 조건에 대해서는 전술한 바와 같기 때문에, 여기서는 설명을 생략한다. 측정한 보이드 및 OSF의 면적 밀도([/㎝²])와 5 ㎛의 측정 깊이로부터, 보이드의 체적 밀도([/㎝³])를 산출하였다. 실험 시스템으로서는, (A) 단지 질소 도핑만을 행하는 시스템(수소 도핑 및 본 발명의「급냉」 처리를 행하지 않음), (B) 질소 도핑+본 발명의 「급냉」 처리를 행하는 시스템(수소 도핑 없음), 및 (C) 질소 도핑+수소 도핑+본 발명의 「급냉」 처리를 행하는 시스템이 포함된다.

C 모드 합격률에 따른 실리콘 결정 중의 보이드 및 OSF의 면내 분포 사이의 관계를 조사한 결과를 도 7에 도시한다. 또한 도 7의 [A] 내지 [C]에서의 각 조건을 하기 표 2에 정리한다.

	[A]	[B]	[C]
질소 도핑	있음	있음	있음
수소 도핑	없음	없음	있음
급냉 처리	미처리	처리	처리

도 7로부터, (C)의 시스템에서, 체적 밀도가 5×1O² 내지 2×10⁴/㎝³의 범위의 영역에서, 양호한 고 C 모드 합격률(70% 내지 100%)을 나타내었다. 그 외 영역은 고 C 모드 합격률이 양호하다고 할 수 없으며, 20% 내지 40%였음에 주의해야만 한다.

둘째, 실리콘 결정 중의 질소 농도를 3×10¹³내지 3×10¹⁵ atoms/㎝³로 한다. 질소 농도가 3×10¹³ atoms/㎝³ 이상인 경우, BMD 밀도를 5×10⁸/㎝³으로 할 수 있다(상기 제1 실시형태에서의 필수적인 범위임). 바람직한 질소 농도의 하한값은 2×10¹⁴atoms/㎝³ 이상이고, 이러한 경우, BMD 밀도를 1×10⁹/㎝³ 으로 할 수 있다(상기 제1 실시형태에서의 바람직한 범위). 한편, 질소 농도가 3×10¹⁵atoms/㎝³이하이며, 바람직하게는 2×10¹⁵ atoms/㎝³ 이하인 경우, OSF 영역과 V2 영역의 중복이 거의 없기 때문에, 얻어지는 실리콘 웨이퍼 중 대부분의 영역에서 고 C 모드 합격률(C 모드 양품율)을 80% 이상으로 할 수 있다. 또한, 실리콘 결정 중의 질소 농도와, 얻어지는 실리콘 웨이퍼 중의 질소 농도는 실질적으로 동일함에 주의해야만 한다.

계속해서, 결정 인상로 안의 압력을 40 mbar 내지 250 mbar로 한다. 상기 압력(하한값)이 40 mbar 이상, 바람직하게는 60 mbar 이상, 보다 바람직하게는 80 mbar 이상인 경우, 인상시의 제품 수율의 저하를 효과적으로 방지할 수 있다. 한편, 상기 압력(상한값)이 250 mbar 이하, 바람직하게는 150 mbar 이하, 보다 바람직하게는 10O mbar 이하인 경우, 인상시의 제품 수율의 저하를 효과적으로 방지할 수 있다.

다음에, 분위기 중에 수소를 1 체적% 내지 3.8 체적%로 도입한다(고농도의 수소 도핑). 도입되는 수소의 체적비(하한값)는 1% 이상, 바람직하게는 2.0% 이상, 보다 바람직하게는 3.0% 이상인 경우, 수소 도입의 효과가 충분히 나타난다. 한편, 도입되는 수소의 체적비(상한값)는 3.8% 이하, 바람직하게는 3.5% 이하, 보다 바람직하게는 3.0% 이하인 경우, 실리콘 결정이 폭발할 수 있는 위험성을 방지할 수 있다.

계속해서, 상기 실리콘 결정을 인상할 때 1100℃ 내지 1200℃에서 상기 실리콘 결정의 길이 방향의 온도 구배를 3.5 ℃/㎜ 이상으로 한다. 상기 온도 구배를 3.5℃/㎜ 이상으로 할 경우에는, 상기 온도 구배를 일정한 정도까지 크게 한 상태에서, 인상 속도를 일정한 정도까지 작게 하면서 인상을 행함으로써, 보이드 영역과 OSF 영역 사이에 상기 V2 영역을 광범위하게 출현시킬 수 있다. 이러한 V2 영역의 출현은, 1100℃ 내지 1200℃라는 온도 범위에서 점 결함의 상호 작용이 일어나기 때문으로 추측된다. 상기 온도 구배는 바람직하게는 3.5℃/㎜ 내지 5.0℃/㎜, 보다 바람직하게는 3.5℃/㎜ 내지 4.8℃/㎜, 가장 바람직하게는 3.8℃/㎜ 내지 4.2℃/㎜이다. 이와 같이, 「급냉」에 있어서 온도 구배를 매우 한정된 상기 범위로 함으로써, 보이드 밀도를 현저히 작게 하고, 보이드 집합체가 기포형이 되어 반도체 디바이스에 악영향을 거의 미치지 않게 된다. 또한, 이는 비교적 작은 인상 속도로 안정적이고 용이하게 결정을 인상할 수 있기 때문에 적합하다. 특히, 상기 온도 구배의 상한을 5.0℃/㎜로 한 경우, 비교적 작은 인상 속도라도 결정 성장이 안정되어 있기 때문에 적합하다.

다음에, 본 실시형태에서의 결정 인상 속도는, 실리콘 웨이퍼의 총 면적에서 차지하는 V1 영역 또는 V2 영역의 비율을 규정하는 것에 의해 제어된다. 구체적으로, 결정 인상 속도의 상한값은 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20%가 될 때의 값이다. 한편, 결정 인상 속도의 하한값은 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 될 때의 값이다. 또한, 보다 바람직한 상기 비율로서, 상기 상한값은 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 0%가 될 때의 값이며, 상기 하한값은 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 될 때의 값이다. 또한 가장 바람직한 상기 비율로서, 상기 상한값은 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 0%가 될 때의 값이고, 상기 하한값은 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 100%가 될 때의 값이다. 이 경우, 웨이퍼의 전체 표면이 V2 영역이 된다.

보다 상세히 말하면, 이러한 상한값 및 하한값의 설정에 의한 결정 인상 속도의 제어는, OSF 영역과 함께 V1 영역 및 V2 영역의 크기(폭)를 제어함으로써 행해진다. V1 영역 및 V2 영역의 크기(폭)는 전술한 바와 같이 제어된다. OSF 영역의 크기(폭)는 전술한 OSF 영역의 축소에 따라 제어된다.

또한, 본 실시형태에서의 결정 인상 속도(V)의 범위 자체를 나타내면, 0.55 ㎜/분 내지 0.75 ㎜/분이고, 바람직하게는 0.55 ㎜/분 내지 0.62 ㎜/분이며, 보다 바람직하게는 0.56 ㎜/분 내지 0.60 ㎜/분이다. 이들 세 가지 범위는 각각 상기 실리콘 웨이퍼의 총 면적에서 차지하는 V1 영역 또는 V2 영역의 비율에 대한 전술한 범위, 바람직한 범위 및 가장 바람직한 범위에 대응한다. 결정 인상 속도가 0.75 ㎜/분 이하이면, 상기 실리콘 웨이퍼의 전체 표면이 V1 영역이 되는 상태를 방지할 수 있고, V2 영역을 발생시킬 수 있기 때문에, 산화막 내압 특성이 매우 양호할 뿐만 아니라, 고 C 모드 합격률(C 모드 양품율)이 70% 이상으로 될 수 있다. 한편, 결정 인상 속도가 0.55 ㎜/분 이상이면, 상기 실리콘 웨이퍼의 전체 표면이 OSF 영역이 되는 상태를 방지할 수 있고, 고 C 모드 합격률(C 모드 양품율)이 70% 이상으로 될 수 있다.

또한, 보론코프 이론[V. V. Voronkov; Journal of Crystal Growth, 59(1982) 625 내지 643]에 의하면, 결정 인상 속도(V)와 결정 성장의 축방향에서의 평균 온도 구배(G) 사이의 비율인 V/G라는 파라미터가 미소 결함(점 결함)의 타입과 전체 농도를 결정한다. 여기서, G는 융점에서 1350℃까지의 결정 성장 축방향의 평균 온도 구배로서 정의된다. 따라서, V/G를 산출하는 것에 의해서도 본 실시형태에서의 결정 인상 속도의 제어를 규정할 수 있으며, 이에 대해 이하에서 설명한다.

상대 V/G값을 아래와 같이 정의하였다. 질소 및 수소를 첨가한 결정을 인상하는 상기 인상로와 동일한 구조의 인상로를 이용하여, 질소 및 수소가 첨가되어 있지 않은 결정을 여러 가지의 인상 속도(V)로 인상하였다. 다음에, 인상한 결정으로부터 웨이퍼를 잘라내고, 780℃로 3시간 동안, 계속해서 1000℃로 16시간 동안 석출 열처리를 실시하며, 그 후 BMD 분석기로 BMD 밀도를 측정하였다. BMD 밀도가 1×10⁸/㎝³ 이상이 되는 영역을 V 농후 영역(Pv 영역, OSF 영역, V 영역)으로 정의하고, 1×10⁸/㎝³ 미만이 되는 영역을 I 농후 영역(Pi 영역, I 영역)으로 정의하여, V 농후 영역과 I 농후 영역의 경계를 V-I 경계로 정의하였다. 이 경우, V-I 경계에 있는 상태에서의 V/G값은 (V/G)_임계에 상당한다.

V/G의 절대값은, G의 절대값을 알지 못하면 구할 수 없다. 그러나, V/G를 (V/G)_임계로 정규화한 상대 V/G를 정의하는 경우에는, 상대 V/G가 1보다 크면 V 농후 영역, 1보다 작으면 I 농후 영역이 된다고 생각할 수 있다. 인상 속도와 V-I 경계 위치의 관계를 조사해 두면, 동일한 구조의 인상로를 이용하여, 특정 인상 속도(V)로 인상된 결정의 면내 상대 V/G값을 구할 수 있다.

V/G에 의한 V1 영역 및 V2 영역에 대한 제어 방법은 다음과 같다. 도 1의 (E)에 도시하는 실시형태에서, V1 영역은 V/G가 1.1×(V/G)_임계 이상의 범위에서 나타난다. 또한 V2 영역은 V/G가 1.1×(V/G)_임계내지 0.8×(V/G)_임계의 범위일 때 나타난다. 따라서, 본 실시형태는 V/G가 1.1×(V/G)_임계 이상인 영역이 상기 실리콘 웨이퍼의 총 면적의 20% 이하이고, V/G가 1.1×(V/G)_임계내지 0.8×(V/G)_임계인 영역이 상기 실리콘 웨이퍼의 총 면적의 80% 이상이다. 보다 바람직하게는, 상기 웨이퍼의 전체 표면에서 V/G가 1.1×(V/G)_임계 이하이며, V/G가 1.1×(V/G)_임계내지0.8×(V/G)_임계인 영역이 상기 실리콘 웨이퍼의 총 면적의 80% 이상이다. 가장 바람직하게는, 상기 웨이퍼의 전체 표면에서 V/G가 1.1×(V/G)_임계내지0.8×(V/G)_임계이다. 실리콘 결정에서의, V1 영역과 V2 영역 사이의 관계, V/G 및 V 사이의 관계를 도 8에 도시한다. 또한, 도 8은 상태도임을 주의하여야 한다.

또한, 본 발명에 의한 실리콘 결정 중의 산소 농도는 니혼덴시기계공업회(JEITA)의 환산계수(3.03×10¹⁷/㎝²)를 이용하여 산출한 값을 이용한다. 구체적으로는, 적외선 흡수에 의한 실리콘 결정 중의 격자간 산소 원자 농도의 표준 측정법(구 JEIDA-61)을 이용한다. 상기 산소 농도는 8.0×10¹⁷ atoms/㎝³이하로 하는 것이 바람직하고, 7.O×10¹⁷ atoms/㎝³이하로 하는 것이 보다 바람직하며, 5.O×10¹⁷내지7.O×10¹⁷ atoms/㎝³로 하는 것이 가장 바람직하다. 상기 산소 농도가 8.O×10¹⁷ atoms/㎝³ 이하인 경우, 고 C 모드 불량 결함을 억제할 수 있다. 또한, 상기 산소 농도가 5.O×10¹⁷atoms/㎝³ 이상인 경우, 결정 인상시의 수율의 극단적인 저하를 방지할 수 있기 때문에 바람직하다. 또한, 실리콘 결정에서의 산소 농도와, 얻어지는 실리콘 웨이퍼 중의 산소 농도는 실질적으로 동일함에 주의해야만 한다. 산소는, 결정 인상 도중에 실리콘 용융액을 유지하고 있는 석영 도가니가 용융액 중에 융화되는 것에 의해 실리콘 중에 취입된다.

그리고, 인상한 실리콘 결정을 잘라내고, 필요에 따라 연마(미러 가공)하여 실리콘 웨이퍼(미러 실리콘 웨이퍼)를 얻는다. 이 경우, 디바이스 프로세스에서의 게터링에 필요한 정도의 BMD 밀도를 얻기 위해, 산소 석출을 위한 열처리(석출 열처리)를 행하여도 좋다. 원하는 BMD 밀도를 얻을 수 있는 한, 이러한 열처리의 조건은 특별히 제한되지는 않지만, 700℃ 내지 1000℃로 1 내지 30시간 동안 행하는 것이 바람직하다. 또한 이러한 열처리는 처리 온도 또는 처리 시간이 일정한 상태에서 행할 수 있고, 처리 중에 이 중 적어도 어느 하나를 변화시키는 2단계로 이루어져도 좋다. 또한, 본 명세서에서의 BMD 밀도의 측정 방법으로서 채용한 석출 열처리에서는 2단계의 열처리를 행하고 있음에 주의해야만 한다.

이하, 본 발명의 실시예를 설명한다. 그러나, 본 발명은 이하의 실시예에 한정되는 것이 아니다. 즉, 하기 실시예는 단순한 예시에 지나지 않고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며 유사한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

[실시예 1]

실리콘 결정 제조 장치를 이용하여 실리콘 단결정을 인상하였다. 본 실시예에 이용된 실리콘 결정 제조 장치는, 도 5에 도시하는 냉각체(22)를 갖는 단결정 제조 장치이다. 이러한 장치는 통상의 CZ법에 의한 실리콘 결정 제조에 이용된다. 상기 장치를 이용함에 있어서, 도가니 직경은 22인치, 도가니에 삽입하는 반도체 재료는 100 kg이며, 성장하는 단결정(S)은 8인치 결정이었다.

냉각체(22)에는 재료로서 은이 사용되었고, 냉각체(22)의 내경은 260 ㎜, 외경은 300 ㎜, 길이는 280 ㎜였다. 액체 냉각 구조체(21)는, 내부에 냉각수 배관을 갖는 도넛 형상의 수냉 챔버로 하고 중간 챔버(2c)의 하부에 액체 냉각 구조체(21)를 부착하는 구성으로 하였다.

구체적으로, 이 제조장치는, 1100℃ 이상에서의 인상 속도를 올리기 위해 열 차단제를 전술한 방법으로 냉각한 인상로 1 또는 인상로 2이거나, 또는 일반적인 인상 속도를 갖는 인상로 3이다. 인상로 1, 인상로 2에서는 냉각체(22)와 액체 냉각 구조체(21)와의 접합부를 폭발 용접 접합하였다. 한편, 인상로 3에서는 냉각체(22)와 액체 냉각 구조체(21)의 접합부를 볼트 접합하였다.

인상로 1에서 결정을 인상했을 때, 1100℃ 내지 1200℃에서 결정의 길이 방향 온도 구배를 4℃/㎜로 하고, 인상로 2에서는 상기 온도 구배를 5℃/㎜로 하며, 인상로 3에서는 상기 온도 구배를 3℃/㎜로 하였다. 각 실시예 및 각 비교예에서의 상기 인상로의 종류(표 3중의 항목 「인상로」) 및 상기 온도 구배는 하기의 표 3에 기재하였다.

이 장치를 이용하여 성장된 실리콘 결정은 전도형이 p형(붕소 도핑)이고, 결정 크기(직경)는 200 ㎜(8 인치)였다.

질소 첨가는, 실리콘 용융액 중에 질화막이 있는 웨이퍼를 투입하는 것에 의해 행하였다. 인상된 결정을 얇게 절단하여 얻어진 실리콘 웨이퍼의 질소 농도는, 2차 이온 질량 분석 장치(SIMS)를 이용하여 측정하였다. 단, 5×10¹⁴ atoms/㎝³ 이하의 질소 농도를 갖는 웨이퍼는 SIMS를 이용하여 측정할 수 없기 때문에, 이하의 수식에 의해 구한 질소 농도를 사용하였다. 이 수식에 대해서는 이하에서 상세히 설명한다.

본 발명에 따른 제조방법에서의 질소의 첨가방법은, 특별히 제한되는 것이 아니라 공지의 방법을 사용할 수 있고, 예컨대 실리콘 원료 용해 중에 질소 가스를 도입하는 방법이나, 질화물을 CVD법 등에 의해 퇴적시킨 실리콘 기판을 원료 용해 중에 혼입시키는 방법 등을 들 수 있다. 또한, 실리콘 용융액의 응고 후 결정 중에 취입되는 불순물의 용융액 중 농도에 대한 비율인 편석계수(k)는, 질소의 경우 7×10^-4이다(W.Zulehner and D.Huber, Crystal Growth, Properties and Applications, p28, Springer-Verlag, New York, 1982 참고).

본 발명의 제조방법에 사용되는 것으로서 실리콘 용융액으로부터 결정 중에 취입되는 질소 농도는,

[수학식 1]

웨이퍼 중의 질소 농도= k×(1-고체화율)^(k-1)×(용융액 중의 질소 농도)

로 산출할 수 있다. 또한, 상기 용융액 중의 질소 농도는 초기 용융액 질소 농도라고도 칭할 수 있음에 주의해야만 한다. 여기서, 실리콘 결정의 고체화율(g)은

[수학식 2]

실리콘 결정의 고체화율(g)=(결정화한 실리콘의 중량)/(초기 용융액 중량)

에 의해 구한다.

또한, 질소 농도의 측정값[atoms/㎝³]은 하기 표 3에 기재하였음에 주의해야만 한다. 결정 인상로 안의 압력(노 내압)[mbar]은 하기 표 3에 기재한 조건으로 설정하였다.

또한, 수소 첨가는 수소 혼합 가스를 각 인상로 안에 도입함으로써 행하였다. 또한, 수소 분압[Pa] 및 분위기 중에 도입된 수소의 체적비[체적%]는 하기 표 3에 기재한 조건을 설정하였음에 주의해야만 한다.

또한, 결정 인상 속도(V) 및 G의 면내 분포를 다음과 같이 제어하였다. 첫째, 결정 인상 속도의 상한값으로서, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20% 이하가 되도록 제어하였다. 보다 구체적으로는, 상기 실리콘 웨이퍼에서, 직경 14 ㎜로부터 내측의 V/G가 1.1×(V/G)_임계 이상이 되고, 상기 실리콘 웨이퍼의 전체 표면의 V/G가 0.8×(V/G)_임계이상이 되도록, G의 면내 분포와 인상 속도(V)를 조정하였다. 이 경우, 결정 인상 속도의 값 및 상기 실리콘 웨이퍼의 면내 V/G 최대값(웨이퍼 중심의 V/G), V/G 최소값(웨이퍼 에지의 V/G)에 대해서는 하기 표 3에 기재한 바와 같다. V/G는 (V/G)_임계에 대한 비율로 나타낸다는 것에 주의하여야 한다. 이에 따라, 전술한 단결정의 동일 부위로부터 복수 개의 기판을 잘라내고, 미러 가공하여, 원하는 실리콘 웨이퍼(이하, 「기판」이라고도 함)를 얻었다.

기판의 V 영역은, 결정 성장 중에 고액 계면으로부터 과잉의 원자 구멍이 도입된 결과, 보이드가 발생하여 형성되는 영역이다. 그래서 기판의 V 영역은, 구체적으로는 상기 보이드 밀도로 규정될 수 있다.

기판 내의 결함(보이드) 영역의 평가(확인)는, 전술한 방법에 의해 행하였다. 추가적으로, 전술한 바와 같이, 보이드의 체적 밀도를 산출하고, V1 영역 및 V2 영역을 결정하였다. 이와 같이 하여 결정된 V1 영역 및 V2 영역의 내경 및 외경 ([㎝])을 하기 표 3에 기재하였다.

기판의 OSF 평가는, 하기의 방법으로 행하였다. 우선, 기판을 1100℃에서 1시간 동안 수증기 함유 산소 분위기 중에서 산화 처리하였다. 그 후, 플루오르화수소산으로 산화막을 제거하고, 라이트 에칭액으로써 1.5 ㎛의 두께만큼 에칭하며, 표면에 발생한 타원형, 반달형 또는 막대형의 OSF 피트를 광학현미경으로 관찰하였다. OSF 면적 밀도[개/㎝²]는, 광학현미경을 이용하여 직경 2.5 ㎜의 시야로 웨이퍼를 직경 방향으로 스캐닝하여 OSF 피트 개수를 카운트하고, 「OSF 피트 개수/관찰 면적」으로 구하였다. OSF 면적 밀도가 100개/㎝² 이상이 되는 영역을 OSF 영역으로 정의하였다. 이와 같이 하여 결정된 OSF 영역의 내경 및 외경([㎝])을 하기 표 3에 기재하였다.

또한, 산소 농도, 보이드 전체에 대한 기포형 보이드 집합체의 비율, BMD 밀도, 및 고 C 모드 합격률(산화막 내압값)에 대해서는 각각 전술한 방법에 의해 측정된 값을 하기 표 3에 기재하였다.

[실시예 2]

산소 농도, 인상 속도, 및 V/G의 최소값과 최대값을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 인상시켰다.

[실시예 3]

[실시예 4]

산소 농도, 노 내압 및 수소 분압(수소 체적비)을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 인상시켰다.

[실시예 5]

질소 농도, 산소 농도, 인상 속도, 및 V/G의 최소값과 최대값을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 인상시켰다.

[실시예 6]

질소 농도를 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[실시예 7]

산소 농도, 인상 속도, V/G의 최소값과 최대값, 인상로의 종류 및 온도 구배를 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 1]

산소 농도, 인상 속도, 및 V/G의 최소값과 최대값을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 실시예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 2]

질소 농도, 산소 농도, 인상 속도, 및 V/G의 최소값과 최대값을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 비교예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 3]

[비교예 4]

산소 농도, 인상 속도, V/G의 최소값과 최대값, 및 수소 체적비를 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 비교예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 5]

산소 농도, 인상 속도, V/G의 최소값과 최대값, 및 노 내압을 하기 표 3에 기재한 조건으로 행한 점을 제외하고는, 비교예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 6]

[비교예 7]

산소 농도, 인상 속도, V/G의 최소값 및 최대값, 인상로의 종류 및 온도 구배를 하기 표 3에 기재된 조건으로 행한 점을 제외하고는, 비교예 1과 마찬가지로 단일 실리콘 결정을 취하였다.

[비교예 8]

상기 실시예 및 비교예의 결과를 표 3에 나타낸다.

표 3으로부터, 실시예 1 내지 실시예 7에서 얻어진 실리콘 웨이퍼의 고 C 모드는 모두 70%를 초과하는 우수한 결과를 나타내었다. 따라서, 각 실시예에서 얻어진 실리콘 결정은, DRAM 등의 디바이스를 포함하는 어떠한 디바이스에도 사용할 수 있다고 할 수 있다. 또한 실시예 1 내지 실시예 7의 중에서도, 인상 속도가 0.60 미만이고 V/G 최소값이 0.9 미만이며 V/G 최대값이 1.0 미만인 경우, 실리콘 웨이퍼의 고 C 모드는 모두 80%를 초과하는 한층 더 우수한 결과를 나타내었다.

또한, 실시예 1 내지 실시예 7의 결정 인상 속도의 안정성에 대해서 조사한 바에 따르면, 실시예 7과 비교하여 그 외의 실시예 1 내지 실시예 6이 현저히 더 안정적인 결정 인상 속도를 나타내었다. 이러한 결과는 결정 인상 속도의 안정성에 있어서, 실시예 1 내지 실시예 6에서 설정한 인상 속도 및 온도 구배의 조건이 현저히 적합한 것을 나타내고 있다고 생각된다.

한편, 각 비교예는 모두, 고 C 모드가 70% 미만이거나, 또는 결정 인상 자체를 할 수 없었다. 따라서, 각 비교예에서 얻어진 실리콘 결정은, 저급의 디바이스를 포함하는 어떠한 디바이스에도 사용할 수 없다고 할 수 있다. 각 비교예가 이러한 좋지 않은 결과가 된 이유를 아래에서 고찰한다. 비교예 1은 웨이퍼 전체 표면이 OSF 영역으로 되어 있기 때문에, OSF 영역에 존재할 수 있는 어떠한 유형의 미소 결함도 배제할 수 없기 때문이다. 비교예 2는 웨이퍼 전체 표면이 V1 영역으로서, 보이드 밀도가 현저히 작은 V2 영역이 발생하지 않기 때문이다. 비교예 3은 상기 V2 영역은 발생하고 있지만, 상기 실리콘 웨이퍼의 총 면적에서의 V2 영역의 면적율이 80%에 현저히 못 미치기 때문이다. 비교예 4는 수소 체적비가 현저히 부족하여, 기포형 보이드 집합체가 거의 형성되지 않았기 때문이다. 비교예 5는 노 내압이 현저히 낮아서, 결정을 인상조차 할 수 없기 때문이다. 비교예 6은 비교예 5와는 반대로 노 내압이 현저히 높아서, 역시 결정을 인상조차 할 수 없기 때문이다. 비교예 7은 본 발명에 고유의 「냉각」 처리가 불충분했기 때문이다. 비교예 8은 질소 농도가 높고 비교예 1과 마찬가지로 웨이퍼의 전체 표면이 OSF 영역으로 되어 있기 때문에, OSF 영역에 존재할 수 있는 어떠한 유형의 미소 결함도 배제할 수 없기 때문이다.

본 발명은, 특히 미세한 반도체 디바이스에서 적합하게 사용할 수 있다.

도 1은 본 발명의 제1 실시형태에 의한 질소와 수소의 도핑 처리 및 급냉 처리를 실시한 경우에 대하여, 결정 결함의 발생에 대한 영향을 개략적으로 도시한 실리콘 결정의 단면도.

도 2는 통상의 실리콘 웨이퍼에 존재하는 팔면체형 보이드 집합체를 도시하는 투과형 전자현미경 사진.

도 3은 본 발명의 제1 실시형태에 따른 실리콘 웨이퍼에 존재하는 기포형 보이드 집합체를 도시하는 투과형 전자현미경 사진.

도 4는 산화막 형성에 대한 팔면체형 보이드 및 기포형 보이드의 영향을 개략적으로 도시하는 도면.

도 5는 본 발명에 이용되는 단결정 생성 장치의 일례를 도시하는 개략적인 단면도.

도 6은 실리콘 결정의 인상 속도와 결함 영역의 관계를 도시하는 도면.

도 7은 실리콘 결정 중의 보이드와 OSF의 면내 분포 및 C 모드 합격률의 관계를 조사한 결과를 도시하는 그래프.

도 8은 실리콘 결정에서의 V1 영역 및 V2 영역과, V/G 및 V의 관계를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

110 : 실리콘 웨이퍼

2a : 가열 챔버

2b : 인상 챔버

2c : 중간 챔버

3a : 석영 도가니

3b : 흑연제 도가니

4 : 가열 히터

5 : 회전축

8 : 인상 와이어

9 : 종결정

10 : 척

11 : 와이어 권선기

13 : 가스 도입구

14 : 가스 배출구

21 : 액체 냉각 구조체

22 : 냉각체

25 : 폭발 용접 접합부

L : 용융액

S : 단결정

Claims

질소 및 수소를 함유하는 실리콘 웨이퍼로서,

기포형 보이드 집합체를 구성하는 복수의 보이드가, 총 보이드 수에 대하여 50% 이상 존재하고,

보이드 밀도가 2×10⁴/㎝³를 초과하며 1×10⁵/㎝³미만인 V1 영역이, 상기 실리콘 웨이퍼의 총 면적 중 20% 이하를 차지하고,

보이드 밀도가 5×10²내지2×10⁴/㎝³인 V2 영역이, 상기 실리콘 웨이퍼의 총 면적 중 80% 이상을 차지하며,

내부 미소 결함 밀도가 5×10⁸/㎝³이상인 것을 특징으로 하는 실리콘 웨이퍼.
실리콘 웨이퍼 제조 방법으로서,

실리콘 결정 중의 질소 농도를 3×10¹³내지3×10¹⁵ atoms/㎝³으로 하는 것과,

결정 인상로 안의 압력을 40 mbar 내지 250 mbar로 하는 것과,

분위기 중에 수소를 1 체적% 내지 3.8 체적%로 도입하는 것과,

상기 실리콘 결정을 인상할 때 1100℃ 내지 1200℃에서 상기 실리콘 결정의 길이 방향의 온도 구배를 3.5 ℃/㎜ 이상으로 하는 것과,

결정 인상 속도의 상한값으로서, 보이드 밀도가 2×10⁴/㎝³를 초과하고 1×10⁵/㎝³미만인 V1 영역이 상기 실리콘 웨이퍼의 총 면적의 20%가 되도록 제어하고, 결정 인상 속도의 하한값으로서, 보이드 밀도가 5×10²내지2×10⁴/㎝³인 V2 영역이 상기 실리콘 웨이퍼의 총 면적의 80%가 되도록 제어하는 것

에 의해 인상한 실리콘 결정을 잘라내어 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
제2항에 있어서, 실리콘 결정 중의 산소 농도를 7×10¹⁷ atoms/㎝³(JEITA, 환산계수 3.03×10¹⁷/㎝²) 이하로 하는 것을 특징으로 하는 제조방법.