KR101029141B1 - Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼 - Google Patents

Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼 Download PDF

Info

Publication number
KR101029141B1
KR101029141B1 KR1020057013007A KR20057013007A KR101029141B1 KR 101029141 B1 KR101029141 B1 KR 101029141B1 KR 1020057013007 A KR1020057013007 A KR 1020057013007A KR 20057013007 A KR20057013007 A KR 20057013007A KR 101029141 B1 KR101029141 B1 KR 101029141B1
Authority
KR
South Korea
Prior art keywords
single crystal
region
silicon single
doped
crystal
Prior art date
Application number
KR1020057013007A
Other languages
English (en)
Other versions
KR20050091783A (ko
Inventor
마사히로 사쿠라다
이즈미 후세가와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20050091783A publication Critical patent/KR20050091783A/ko
Application granted granted Critical
Publication of KR101029141B1 publication Critical patent/KR101029141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 쵸크랄스키법에 의해 P(인)가 도프된 실리콘 단결정을 제조하는 방법에 있어서, 적어도 Al(알루미늄) 농도가 2×1012atoms/cc이상이 되도록 하여 단결정 성장을 실행하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법이다. 이것에 의해, 예를들면 V영역, OSF영역 및 거대전위 클러스터(LSEPD, LFPD) 영역을 포함하지 않는 고내압이 우수한 전기특성을 갖는 무결함 영역의 P도프 실리콘 단결정을 간단하면서 저가로 제조하는 방법을 제공할 수 있다.
Figure R1020057013007
실리콘, 단결정, 고내압, 결함

Description

Ｐ(인)도프 실리콘 단결정의 제조방법 및 Ｐ도프 Ｎ형 실리콘 단결정 웨이퍼{Process for Producing P Doped Silicon Single Crystal and P Doped N Type Silicon Single Crystal Wafer}
본 발명은 쵸크랄스키법에 의한 P(인)도프 실리콘 단결정의 제조방법 및 P도프 N형 실리콘 단결정웨이퍼에 관한 것으로, 특히, V영역, OSF영역 및 거대전위 클러스터(LSEPD, LFPD) 영역을 포함하지 않고 고내압이 되는 전기특성이 우수한 능력을 갖는 무결함영역의 P도프 실리콘 단결정의 제조방법 및 P도프 N형 실리콘 단결정 웨이퍼에 관한 것이다.
반도체 디바이스의 기판으로서 이용되는 단결정은 예를 들면, 실리콘 단결정이 있고, 주로 쵸크랄스키법(Czochralki Method, 이하 CZ법으로 약칭한다)에 의해 제조되고 있다.
CZ법에 의해 단결정을 제조할 때에는 예를들면, 도2에 나타내는 것과 같은 단결정 제조장치 10을 이용해서 제조된다. 이 단결정제조장치 10은 예를들면, 실리콘과 같은 원료 다결정을 수용하여 용융하기 위한 부재나 열을 차단하기 위한 단열부재 등을 갖고 있고, 이러한 것들은 메인챔버 11 안에 수용되어 있다. 메인챔버 11의 천정부로부터는 위로 늘어나는 인상챔버 12가 연접되고 있고 이 상부에 단결 정 13을 와이어 14로 인상하는 기구(미도시)가 설치되어 있다.
메인챔버 11 안에는 용융된 원료융액 15를 수용하는 석영도가니 16과 이 석영도가니 16을 지지하는 흑연도가니 17이 설치되고, 이러한 도가니 16, 17은 구동기구(미도시)에 의해 회전승강이 자유롭게 샤프트 18로 지지되어 있다. 이 도가니 16, 17의 구동기구는 단결정 13의 인상에 수반하는 원료융액 15의 액면저하를 보상하기 위하여 도가니 16, 17을 액면저하분만큼 상승시키도록 되어 있다.
그리고, 도가니 16, 17을 둘러싸고, 원료를 용융시키기 위한 흑연히터 19가 배치되어 있다. 이 흑연히터 19의 외측에는 흑연히터 19로부터의 열이 메인챔버 11에 직접 복사되는 것을 방지하기 위해서 단열부재 20이 그 주위를 둘러싸도록 설치되어 있다.
또, 도가니 상부에는 흑연통 23을 설치하고, 그 외측하단에 원료융액 15와 대향하도록 단열재 24를 설치하여 융액면으로부터의 복사를 차단함과 동시에 원료융액표면을 보온하도록 하고 있다.
이상과 같은 단결정 제조장치내에 배치된 석영도가니 16에 원료 덩어리를 수용하고 이 도가니 16을 상기와 같은 흑연히터 19에 의해 가열하고 석영도가니 16내의 원료 덩어리를 용융시킨다. 이와 같이 원료 덩어리를 용융시킨 것인 원료융액 15에 와이어 14의 하단에 접속하고 있는 종 홀더 21로 고정된 종 결정 22를 착액시키고, 그 뒤 종 결정 22를 회전시키면서 인상함으로써 종 결정 22의 아랫 방향으로 원하는 직경과 품질을 갖는 단결정 13을 육성한다. 이 때, 종 결정 22를 원료융액 15에 착액시킨 뒤에 직경을 3mm정도로 일단 가늘게 하여 조임부를 형성하는 소위 네킹을 실시하고, 이어서 원하는 구경이 될 때까지 부풀게 해 무전위 결정을 인상하고 있다.
이와 같은 CZ법에 의해 제조된 실리콘 단결정은 주로 반도체 디바이스 제조에 이용된다. 근년, 반도체 디바이스에서는 고집적화가 진행되어 소자의 미세화가 진행되고 있다. 소자의 미세화가 진행됨에 따라 결정성장 중에 도입되는 Grown-in 결정결함 문제가 더욱 중요시되고 있다.
여기서, Grown-in 결정결함에 대해 설명한다(도4 참조).
실리콘 단결정에서 결정성장속도가 비교적 고속인 경우에는 공공형의 점결함이 집합한 보이드에 기인한다고 여겨지는 FPD(Flow Pattern Defect) 등의 Grown-in 결함이 결정경방향 전역에 고밀도로 존재하며, 이러한 결함이 존재한 영역은 V(Vacancy) 영역으로 불리고 있다. 또, 성장속도를 낮추어 가면 성장속도의 저하에 수반하여 OSF(산화유기적층 결함, Oxidation Induced Stacking Fault) 영역이 결정 주변으로부터 링상태로 발생하고, 이 링의 외측에 격자간 실리콘이 집합한 전위 루프에 기인한다고 여겨지는 LSEPD(Large Secco Etch Pit Defect), LFPD(Large Flow Pattern Defect) 등의 결함이 저밀도로 존재하고, 이 결함이 존재하는 영역은 I(Interstitial)영역으로 불리고 있다. 게다가, 성장속도를 저속으로 하면 OSF링이 웨이퍼 중심에서 수축해 소멸하고 전면이 I영역이 된다.
근년, V영역과 I영역 중간에서 OSF 링의 외측에 공공에 기인하는 FPD 등도, 격자간 실리콘에 기인하는 LSEPD, LFPD 등도 존재하지 않는 영역의 존재가 발견되었다. 이 영역은 N(뉴트럴, Neutral) 영역으로 불리운다. 또, 이 N영역을 한층 더 분류하면, OSF링 외측에 인접한 Nv영역(공공이 많은 영역)과 I영역에 인접한 Ni영역(격자간 실리콘이 많은 영역)이 있고, Nv영역에서는 열산화처리를 했을 때에 산소석출량이 많고, Ni영역에서는 산소석출이 거의 없다는 것이 알려져 있다.
이러한 Grown-in 결함은 인상 속도(F)와 실리콘 융점으로부터 1400℃ 사이의 인상 축방향 결정내 온도구배의 평균치(G)의 비인 F/G라는 패러미터에 의해 그 도입량이 결정된다고 생각되고 있다(예를들면, 「V.V.Voronkov, Journal of Crystal Growth, 59(1982), 625∼643」참조.). 즉, F/G가 일정하도록 인상속도와 온도구배를 조정하면 원하는 결함영역 혹은 원하는 무결함영역에서 단결정을 인상할 수 있다(예를들면, 일본특개 2000-178099호 공보 참조.).
그 때문에 종래, 무결함영역의 단결정을 얻기 위해서는 N영역에 인상속도 등을 제어해서 단결정을 인상할 필요가 있었다. 이 N영역의 단결정은 비교적 한정된 인상속도에서의 육성이 되기 때문에, 그 속도제어가 어려워 결정의 생산성 및 제품 수율이 낮았다. 그 때문에 보다 간단히 제조할 수 있도록 무결함영역의 인상속도 범위를 넓히는 방법이 요구되고 있었다.
본 발명은 이와 같은 문제점을 감안하여 이루어진 것으로, 예를들면 V영역, OSF영역 및 거대전위 클러스터(LSEPD, LFPD)영역을 포함하지 않는 고내압의 우수한전기특성을 갖는 무결함영역의 P도프 실리콘 단결정을 간단하면서 저가로 제조하는 방법 및 P도프 N형 실리콘 단결정 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로, 쵸크랄스키법에 의해 P(인)가 도프된 실리콘 단결정을 제조하는 방법에 있어서, 적어도 Al(알루미늄) 농도가 2×1012atoms/cc이상이 되도록 하여 단결정 성장을 행하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법을 제공한다.
이와 같이, Al(알루미늄) 농도가 2×1012atoms/cc이상이 되도록 하여 P도프 실리콘 단결정 성장을 행함으로써, N영역 보다도 저속측 영역이 LFPD, LSEPD 등의 거대 클러스터가 없는 무결함 I영역이 되는 P도프 실리콘 단결정을 얻을 수 있다. 따라서, 종래는 N영역에 한정되어 있던 무결함영역을 I영역에까지 넓힐 수 있기때문에, 고내압의 우수한 전기적 특성을 갖는 P도프 실리콘 웨이퍼 단결정을 간단하면서 저가로 공급할 수 있도록 된다.
이 경우, 상기 실리콘 단결정 중의 P농도가 1×1014atoms/cc 이상이 되도록 하여 단결정 성장을 실행하는 것이 바람직하다.
이와 같이, 상기 실리콘 단결정 중의 P농도가 1×1014atoms/cc 이상이 되도록 하여 단결정 성장을 실행하는 것으로 충분히 N형 도전성을 얻을 수 있다.
이 경우, 상기 단결정 성장은 인상 속도를 F(mm/min)으로 하고, 실리콘 융점으로부터 1400℃ 사이의 인상축방향의 결정내 온도구배의 평균치를 G(℃／mm)로 표시했을 때, F/G(mm2/℃·mim)치가 0.2이하의 값이 되도록 하여 인상하는 것이 바람직하며, 또한, 상기 결정 성장을 N영역, I영역 범위내에서 실행하는 것이 바람직하다.
이와 같이, F/G(mm2/℃·mim)치가 0.2 이하의 값이 되도록 하여 인상함으로써 예를들어, N영역, I영역 범위내에서 결정의 성장을 행할 수 있다. 본 발명의 Al을 도프한 P도프 실리콘 단결정은 I영역도 무결함이기 때문에, 상기 범위내라면 무결함의 P도프 실리콘 단결정을 용이하게 얻을 수 있다.
더욱이, 본 발명은 상기 제조법으로 제조된 것을 특징으로 하는 P도프 실리콘 단결정을 제공하고, 이 P도프 실리콘 단결정으로부터 절출(切出)된 실리콘 웨이퍼를 제공한다.
이와 같은 본 발명의 제조방법을 이용해서 P도프 실리콘 단결정을 제조한다면 고품질의 P도프 실리콘 단결정을 생산성 좋게 제조할 수 있다. 따라서, 이 P도프 실리콘 단결정으로부터 절출된 실리콘 웨이퍼는 고품질이면서 저가인 것이 된다.
또한, 본 발명은 적어도 Al(알루미늄) 농도가 2×1012atoms/cc 이상인 것을 특징으로 하는 P(인) 도프 N형 실리콘 단결정 웨이퍼를 제공한다.
이와 같이, 적어도 Al(알루미늄) 농도가 2×1012atoms/cc 이상인 P(인) 도프 N형 실리콘 단결정 웨이퍼는 N영역 보다도 저속측 영역이 LFPD, LSEPD 등의 거대 클레스터가 없는 무결함 I영역이 되는 P도프 실리콘 단결정으로부터 얻을 수 있다. 따라서, 고내압의 우수한 전기적 특성을 갖는 P도프 N형 실리콘 단결정 웨이퍼를 간단하고 저가로 공급할 수 있다.
이 경우, 상기 웨이퍼 중 P의 농도가 1×1014atoms/cc 이상인 것이 바람직하다.
이와 같이, 상기 웨이퍼 중 P의 농도가 1×1014atoms/cc 이상인 것으로써 충분히 N형 도전성을 얻을 수 있다.
이 경우, 상기 웨이퍼 전체면이 N영역 및/또는 I영역의 웨이퍼인 것이 바람직하다.
이와 같이, 상기 웨이퍼 전체면이 N영역 및/또는 I영역의 웨이퍼인 것으로 써 본 발명의 P도프 N형 실리콘 단결정 웨이퍼는 I영역도 무결함이기 때문에, 간단하면서 저가로 제조 가능하고 게다가 고내압의 우수한 전기적 특성을 갖는 웨이퍼가 된다.
이상에서 설명한 것 같이, 본 발명에 따르면 쵸크랄스키법에 의해 P도프 실리콘 단결정을 제조할 때에 알루미늄을 소정량 도프함으로써 I영역이 무결함영역이 되기 때문에, 예를 들면 V영역, OSF영역 및 거대 전위 클러스터(LSEPD, LFPD) 영역을 포함하지 않는 고내압의 우수한 전기 특성 능력을 갖는, N영역 및 무결함 I영역의 P도프 실리콘 단결정의 제조방법 및 P도프 N형 실리콘 단결정 웨이퍼를 간단하면서 저가로 제공할 수 있다.
이하, 본 발명의 실시형태에 대해 설명하지만, 본 발명은 이에 제한되는 것은 아니다.
여기에서, 인상 결정의 실리콘 융점으로부터 1400℃ 사이의 인상축방향 결정내 온도구배의 평균치 G(℃／mm) 값에 관해 말하자면, 이것은 종합 전열해석 소프트 FEMAG의 계산에 의해 산출한 것이다.
FEMAG은 문헌(F. Dupret, P.Nicodeme, Y.Ryckmans, P.Wouters, and M.J.Crochet, Int.J.Heat Mass Transfer, 33, 1849(1990))에 개시되어 있는 종합 전열해석 소프트이다.
이하, 본 발명에 대해 설명한다.
쵸크랄스키법에 의해 B(보론) 도프 실리콘 단결정을 제조할 때에는 결정 견(肩)으로부터 몸통 말단부에 걸쳐 단결정의 성장속도를 고속에서 저속으로 점감시키면, OSF가 어떤 성장속도에 도달했을 때에 수축하고, 그 뒤 한층 더 저속 영역에서 영역(Nv, Ni영역), I영역 순으로 각 상이 형성된다. 특히 N영역보다 저속측인 I영역은 사이즈가 약 10㎛이상의 크기에 이르는 거대 전위 클러스터가 형성되는 것이 알려져 있으며, LSEPD, LFPD등의 결함이 존재한다. 또한, B도프 실리콘 단결정의 경우, N영역이 형성되는 것은 F/G(mm2/℃·mim) 값이 0.20∼0.22의 범위일 때이다.
한편, 쵸크랄스키법에 의해 P도프 실리콘 단결정을 제조할 때에는 결정 견(肩)으로부터 몸통 말단부에 걸쳐 단결정의 성장속도를 고속에서 저속으로 점감시키면 OSF가 어떤 성장속도에 도달했을 때에 수축하며, 그 뒤 한층 더 저속영역에서 N영역(Nv, Ni영역), I영역 순으로 각 상이 형성된다. 또, 이 I영역의 거대 전위 클러스터군에는 LFPD는 포함되어 있지 않고, LSEPD만이 있었다. 또한, P도프 실리콘 단결정의 경우, N영역이 형성되는 것은 F/G(mm2/℃·mim) 값이 0.18∼0.20의 범위일 때이다.
이와 같이, B 도프 실리콘 단결정과 P도프 실리콘 단결정에서는 결함분포 거동에 차이가 있음이 판명되었다. 본 발명자들은 특히, I영역의 결정 결함 발생상황의 차이로 인해 P도프 실리콘 단결정에서는 천연 석영도가니로부터 용출되어 인상 결정내부로 들어가는 Al원소가 본래 I영역에서 확인되는 거대전위 클러스터의 형성을 억제하는 것을 발견했다.
P도프 실리콘 단결정을 인상시킬 때, Al성분을 거의 포함하지 않는 합성 석영도가니를 사용했을 때는 I영역에 거대전위 클러스터의 존재가 확인되었다. 그런데, Al원소가 5×1011atoms/cc 이상 2×1012atoms/cc 미만의 농도범위에서 인상결정 내부로 들어갈 것으로 예상되는 천연 석영도가니를 사용했을 때는, Ni영역의 바로 밑 저속측 I영역에서는 고밀도의 LSEPD가 확인되지만, 한층 더 저속 영역에서는 LSEPD의 형성이 없고, 무결함 I영역인 것을 알 수 있었다. 그래서, 본 발명자들은 LSEPD가 소멸한 경계 부근인 I영역의 Al농도를 조사하였는데, 2×1012atoms/cc정도인 것이 판명되었고, 이 때, 그 경계의 F/G(mm2/℃·mim) 값은 0.17이었다.
그리고, 본 발명자들은 이상과 같은 사실을 바탕으로 합성 석영도가니를 사용해 다결정 실리콘 원료를 충전할 때, 인상결정 내부에 2×1012atoms/cc이상의 Al원소가 들어가도록 순 Al 금속입자를 첨가하였다. 그리고, 결정 견(肩)에서부터 몸통 말단부에 걸쳐 고속에서 저속으로 성장 속도를 점감시키면, Ni영역의 바로 밑저속측Ⅰ영역에서도 거대전위 클러스터의 형성은 없이 무결함이며, 한층 더 저속에서도 같은 무결함 영역이었다. 따라서, Al을 도프한 P도프 결정에서는 OSF와 N영역 경계의 F/G(mm2/℃·mim)가 0.20이하인 영역에서는 N영역 및 무결함 I영역이 형성되는 것으로 밝혀졌다.
또한, Al는 P형 도전형 원소이므로, 고농도 도프에는 주의가 필요하다. 특히, 디바이스 설계상 지장을 초래하지 않고 도프를 하기 위해서는 결정내부로 들어가는 Al농도가 1×1014atoms/cc을 초과하지 않도록 컨트롤하는 것이 바람직하다.
또한, P도프 실리콘 단결정 중의 P농도는 1×1014atoms/cc이상이 되도록 P를 도프하는 것이 바람직하다. 도프하는 P농도를 1×1014atoms/cc이상으로 하면 충분한 N형 도전성을 얻을 수 있기 때문이다.
도1은 각 조건에서의 성장속도와 결정 결함 분포 관계를 나타내는 설명도이다.
(a) 비교예 3, (b) 비교예 1, (C) 비교예 2, (d) 실시예 1, 실시예 2.
도2는 단결정 제조장치의 개략도이다.
도3(a)는 실리콘 단결정의 성장속도와 결정 절단위치의 관계를 나타내는 관계도이다. (b)는 성장속도와 각 영역을 나타내는 설명도이다.
도4는 종래 기술에 의한 성장속도와 결정 결함 분포의 관계를 나타내는 설명도이다.
이하, 본 발명을 실시예 및 비교예를 들어 구체적으로 설명하지만, 본 발명은 이러한 것에 한정되는 것이 아니다.
(실시예1)
도 2에 나타낸 단결정 제조장치를 이용해 실리콘 단결정을 제조하였다. 직경24인치(600mm) 석영도가니에 원료 다결정 실리콘 150kg과 순 Al 금속입자 4mg를 넣고, 직경 210mm, 방위 <100>인 실리콘 단결정을 인상하였다. 실리콘 단결정을 인상할 때, 성장속도를 0.60mm/min에서부터 0.20mm/min 범위로 결정 머리부에서 말단부에 걸쳐 점감되도록 제어하였다. 또한, P농도가 3×1014∼5.5×1014atoms/cc, 산소농도가 24∼27ppma(ASTM'79)가 되도록 실리콘 단결정을 제조하였다.
상기와 같이 육성한 각 실리콘 단결정봉의 몸통부를 도3(a)에 나타낸 것처럼 결정성장 축방향으로 10cm 길이마다 블록으로 절단한 뒤, 각 블록을 한층 더 결정축방향으로 세로로 절단하고, 약 2mm두께인 샘플을 여러장 제작하였다.
상기 샘풀에 대해서 WLT측정기(SEMILAB WT-85) 및 세코에칭에 의해 V영역, OSF영역, N영역, I영역의 각 영역 분포상황(도3(b) 참조),즉, FPD, LFPD, LSEPD 등의 분포상황, 그리고 OSF발생 상황을 조사하고, 각 영역 경계의 F/G(mm2/℃·mim)값을 확인하였다.
구체적으로는 먼저, FPD, LFPD, LSEPD 평가에 관해서는 샘플 중 1장을 평면연삭한 뒤, 미러에칭, 세코에칭(30분간)을 실시하고 무교반 상태로 방치하여 소정의 처리 후, 각 결함의 밀도측정을 하였다. 또, OSF평가에 관해서는 샘플 중 1장을 1150℃, 100분간(웨트 산소분위기) 열처리 후 냉각하고 (800℃에서 꺼내고 넣음), 약액에서 산화막을 제거한 뒤 OSF링 패턴의 확인 및 밀도측정을 하였다.
그리고, 결정 축방향으로 세로가공한 슬라브샘플을 직경 200mm 크기로 도려냄가공을 하고, 폴리쉬에 의해 경면상태로 마무리하고, 900℃, 파이로산화에 의해 웨이퍼 표면에 산화박막 형성 후 열황산으로 산화막 중의 중금속을 회수하고, 이 용액 중 WSA법에 의한 측정치로부터 결정벌크 중에 포함되어 있던 Al농도를 동정(同定)하였다.
이상의 측정으로 판명한 보다 상세한 각 영역의 분포상황을 도1(d)에 나타내고, 또 각 영역경계에 있어서의 F/G(mm2/℃·mim) 및 Al농도를 이하에 나타낸다.
OSF와 N영역 경계의 F/G(mm2/℃·mim) : 0.20
N영역과 I영역(무결함) 경계의 F/G(mm2/℃·mim) : 0.18
F/G=0.17부근의 결정벌크 중 Al농도 : 4.1×1012atoms/cc
(실시예 2)
석영도가니에 원료 다결정 실리콘 150kg과 순 Al 금속입자 8mg를 넣는 것 외 에는 실시예1과 같이 실리콘 단결정을 제조하여 각각의 측정을 하였다.
이상의 측정으로 판명한 보다 상세한 각 영역의 분포상황을 도1(d)에 나타내고, 또 각 영역의 경계에 있어서의 F/G(mm2/℃·mim ) 및 Al농도를 이하에 나타낸다.
OSF와 N영역 경계의 F/G(mm2/℃·mim) : 0.20
N영역과 I영역(무결함) 경계의 F/G(mm2/℃·mim) : 0.18
F/G=0.17부근의 결정벌크 중 Al농도 : 8.8×1012atoms/cc
(비교예1)
석영도가니에 Al금속입자를 넣지 않고 원료 다결정 실리콘 150kg을 넣는 것 외에는 실시예1과 같이 실리콘 단결정을 제조하여 각각의 측정을 하였다.
이상의 측정으로 판명한 보다 상세한 각 영역의 분포상황을 도1(b)에 나타내고, 또 각 영역의 경계에 있어서의 F/G(mm2/℃·mim ) 및 Al농도를 이하에 나타낸다.
OSF와 N영역 경계의 F/G(mm2/℃·mim) : 0.20
N영역과 I영역(거대전위 클러스터형성) 경계의 F/G(mm2/℃·mim) : 0.18
F/G=0.17부근의 결정벌크 중 Al농도 : 1×108atoms/cc
(비교예2)
석영도가니에 원료 다결정 실리콘 150kg과 순 Al 금속입자 2mg을 넣는 것 외에는 실시예1과 같이 실리콘 단결정을 제조하여 각각의 측정을 하였다.
이상의 측정으로 판명한 보다 상세한 각 영역의 분포상황을 도1(c)에 나타내고, 또 각 영역의 경계에 있어서의 F/G(mm2/℃·mim ) 및 Al농도를 이하에 나타낸다.
OSF와 N영역 경계의 F/G(mm2/℃·mim) : 0.20
N영역과 I영역(거대전위 클러스터형성) 경계의 F/G(mm2/℃·mim) : 0.18
I영역(거대전위 클러스터형성)과 I영역(무결함) 경계의 F/G(mm2/℃·mim) :0.17
F/G=0.17부근의 결정벌크 중 Al농도 : 1.8×1012atoms/cc
(비교예3)
석영도가니에 원료 다결정 실리콘 150kg과 순 Al 금속입자 4mg을 넣고, B(보론) 농도가 1×1015∼1.5×1015atoms/cc가 되도록 실리콘 단결정을 제조하는 것 외에는 실시예 1과 같이 실리콘 단결정을 제조하여 각각의 측정을 하였다.
이상의 측정으로 판명한 보다 상세한 각 영역의 분포상황을 도1(a)에 나타내 고, 또 각 영역의 경계에 있어서의 F/G(mm2/℃·mim ) 및 Al농도를 이하에 나타낸다.
OSF와 N영역 경계의 F/G(mm2/℃·mim) : 0.22
N영역과 I영역(거대전위 클러스터형성) 경계의 F/G(mm2/℃·mim) : 0.20
F/G=0.17부근의 결정벌크 중 Al농도 : 3.8×1012atoms/cc
도 1에서 알 수 있는 바와 같이, P도프 실리콘 단결정인 경우, Al농도가 2×1012atoms/cc 미만인 비교예1 및 비교예2에서는 I영역에서 거대전위 클러스터가 형성되어 있고, 또 예를 들어 무결함 I영역이 출현하더라도 일부에 머무르고 있다(도1(b), (c)). 그러나, Al농도가 2×1012atoms/cc이상인 실시예 1 및 실시예 2에서는 도1(d)에 나타나 있는 바와 같이 I영역이 무결함이 되고, OSF와 N영역의 경계보다도 저속측의 전체면이 무결함 영역으로 되어 있다.
한편, B도프 실리콘 단결정인 경우, 비교예 3과 같이 예를 들어, Al농도가 2×1012atoms/cc이상이어도 도1(a)에 나타난 바와 같이Ⅰ영역에서 거대전위 클러스터가 형성되고, 무결함 Ⅰ영역은 출현하지 않았다.
또한, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구 성을 가지며, 동일한 작용 효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (13)

  1. 쵸크랄스키법에 의해 P(인)가 도프된 실리콘 단결정을 제조하는 방법에 있어서, 적어도 Al(알루미늄) 농도가 2×1012atoms/cc이상이 되도록 하여 단결정 성장을 행하고, 상기 결정의 성장을 N영역, I영역 범위 내에서 행하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법
  2. 제1항에 있어서, 상기 실리콘 단결정중의 P 농도가 1×1014atoms/cc이상이 되도록 하여 단결정 성장을 행하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법
  3. 제1항에 있어서, 상기 단결정 성장은 인상속도를 F(mm/min)로 하고, 실리콘 융점으로부터 1400℃ 사이의 인상축방향 결정내 온도구배의 평균치를 G(℃/mm)로 나타낼 때, F/G(mm2/℃·min) 값이 0.2 이하의 값이 되도록 하여 인상하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법.
  4. 제2항에 있어서, 상기 단결정 성장은 인상속도를 F(mm/min)로 하고, 실리콘 융점으로부터 1400℃ 사이의 인상축방향 결정내 온도구배의 평균치를 G(℃/mm)로 나타낼 때, F/G(mm2/℃·min) 값이 0.2 이하의 값이 되도록 하여 인상하는 것을 특징으로 하는 P도프 실리콘 단결정의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항 내지 제4항 중 어느 한 항에 기재한 방법으로 제조된 것을 특징으로 하는 P도프 실리콘 단결정.
  10. 제9항에 기재된 P도프 실리콘 단결정으로부터 절출(切出)된 실리콘 웨이퍼.
  11. 적어도 Al(알루미늄)농도가 2×1012atoms/cc이상이고, 상기 웨이퍼 전면(全面)이 N영역 및/또는 I영역인 것을 특징으로 하는 P 도프 N형 실리콘 단결정 웨이퍼.
  12. 제11항에 있어서, 상기 웨이퍼 중의 P 농도가 1×1014atoms/cc이상인 것을 특징으로 하는 P도프 N형 실리콘 단결정 웨이퍼.
  13. 삭제
KR1020057013007A 2003-01-17 2003-12-25 Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼 KR101029141B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003010436A JP4207577B2 (ja) 2003-01-17 2003-01-17 Ｐドープシリコン単結晶の製造方法
JPJP-P-2003-00010436 2003-01-17

Publications (2)

Publication Number Publication Date
KR20050091783A KR20050091783A (ko) 2005-09-15
KR101029141B1 true KR101029141B1 (ko) 2011-04-13

Family

ID=32767251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013007A KR101029141B1 (ko) 2003-01-17 2003-12-25 Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼

Country Status (6)

Country Link
US (1) US7214268B2 (ko)
EP (1) EP1591566B8 (ko)
JP (1) JP4207577B2 (ko)
KR (1) KR101029141B1 (ko)
TW (1) TW200506113A (ko)
WO (1) WO2004065666A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
DE102004039197B4 (de) 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5003283B2 (ja) * 2007-05-23 2012-08-15 信越半導体株式会社 シリコン単結晶の引上げ方法
JP6107308B2 (ja) * 2013-03-28 2017-04-05 信越半導体株式会社 シリコン単結晶製造方法
JP7463934B2 (ja) * 2020-10-07 2024-04-09 信越半導体株式会社 Ｎ型シリコン単結晶ウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741390A (ja) * 1993-07-29 1995-02-10 Nippon Steel Corp シリコンの熱処理方法
JPH0873293A (ja) * 1994-07-06 1996-03-19 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びこれに用いる石英ガラスルツボ
JP2000077418A (ja) * 1998-08-31 2000-03-14 Shin Etsu Handotai Co Ltd リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525141B2 (ja) * 1997-08-20 2004-05-10 独立行政法人 科学技術振興機構 抵抗率が低いｎ型又はｐ型金属シリコンの製造方法
JP3601328B2 (ja) 1998-12-14 2004-12-15 信越半導体株式会社 シリコン単結晶の製造方法およびこの方法で製造されたシリコン単結晶とシリコンウエーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741390A (ja) * 1993-07-29 1995-02-10 Nippon Steel Corp シリコンの熱処理方法
JPH0873293A (ja) * 1994-07-06 1996-03-19 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びこれに用いる石英ガラスルツボ
JP2000077418A (ja) * 1998-08-31 2000-03-14 Shin Etsu Handotai Co Ltd リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法

Also Published As

Publication number Publication date
US20060065184A1 (en) 2006-03-30
EP1591566A1 (en) 2005-11-02
KR20050091783A (ko) 2005-09-15
JP4207577B2 (ja) 2009-01-14
TW200506113A (en) 2005-02-16
WO2004065666A1 (ja) 2004-08-05
TWI333002B (ko) 2010-11-11
EP1591566B8 (en) 2015-11-18
JP2004224577A (ja) 2004-08-12
EP1591566A4 (en) 2012-04-25
US7214268B2 (en) 2007-05-08
EP1591566B1 (en) 2015-10-14

Similar Documents

Publication Publication Date Title
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4147599B2 (ja) シリコン単結晶及びその製造方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR100854673B1 (ko) 어닐링된 웨이퍼를 제조하는 방법
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
US8524002B2 (en) Silicon wafer and method for producing the same
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPH0812493A (ja) シリコン単結晶の製造方法
KR101029141B1 (ko) Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼
KR20020019025A (ko) 실리콘 웨이퍼 및 실리콘 단결정의 제조방법
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
EP1650332A1 (en) Method for producing single crystal and single crystal
KR101007678B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
JPWO2009028658A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP4273793B2 (ja) 単結晶の製造方法
JP4360208B2 (ja) シリコン単結晶の製造方法
JP2002293691A (ja) シリコン単結晶の製造方法及びシリコン単結晶並びにシリコンウエーハ
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法
JP4715782B2 (ja) シリコン単結晶の育成方法およびシリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9