KR20020019025A - 실리콘 웨이퍼 및 실리콘 단결정의 제조방법 - Google Patents

실리콘 웨이퍼 및 실리콘 단결정의 제조방법 Download PDF

Info

Publication number
KR20020019025A
KR20020019025A KR1020017014900A KR20017014900A KR20020019025A KR 20020019025 A KR20020019025 A KR 20020019025A KR 1020017014900 A KR1020017014900 A KR 1020017014900A KR 20017014900 A KR20017014900 A KR 20017014900A KR 20020019025 A KR20020019025 A KR 20020019025A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon
silicon single
less
defects
Prior art date
Application number
KR1020017014900A
Other languages
English (en)
Inventor
료지 호시
이즈미 후세가와
토모히코 오타
시게마루 마에다
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20020019025A publication Critical patent/KR20020019025A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot

Abstract

본 발명은, CZ법에 의해 V-리치 영역이 우세가 되는 조건에서 육성된 실리콘 단결정봉에서 잘라낸 경면실리콘웨이퍼로서, 파티클카운터로 파티클을 측정한 경우에, 0.1㎛ 크기 이상의 카운트수가 1개/cm2이하인 것을 특징으로 하는 실리콘웨이퍼 및 실리콘 단결정의 제조방법이다. 이로써 COP 등 결함의 밀도와 크기를 더욱 저감할 수 있고, 디바이스특성이 우수한 고품질 실리콘웨이퍼의 생산성 향상을 꾀하고 비용을 삭감하는 제조기술을 제공할 수 있다.

Description

실리콘 웨이퍼 및 실리콘 단결정의 제조방법{SILICON WAFER AND METHOD FOR PRODUCING SILICON SINGLE CRYSTAL}
초크랄스키법(CZ법)에 의한 실리콘 단결정 인상장치의 일예를 도6에 나타냈다. 이 실리콘 단결정 인상장치는 실리콘융액(4)가 충전된 석영도가니(5)와, 이것을 보호하는 흑연도가니(6)과, 상기 도가니(5, 6)을 둘러싸도록 배치된 히터(7)과 단열재(8)가 메인챔버(1) 내에 배치되고, 상기 메인챔버(1)의 상부에는 육성한 단결정(3)을 수용하고 꺼내기 위한 인상챔버(2)가 연결설치되어 있다. 이러한 제조장치를 이용하여 단결정(3)을 육성하려면, 석영도가니(5) 중의 실리콘융액(4)에 종결정을 침적한 후, 종교(種絞)를 거쳐 회전시키면서 가만히 인상하여 막대모양의 단결정(3)을 성장시킨다. 한편, 도기니(5,6)은 결정성장축 방향으로 승강가능하여, 결정성장 중에 결정화하여 감소된 융액의 액면하강분을 보충하기 위해 도가니를 상승시키고, 이로써 융액표면 높이를 일정하게 유지한다. 또한 메인챔버(1) 내부에는 인상챔버(2)의 상부에 설치된 가스도입구(10)으로부터 아르곤가스 등의 불활성가스가 도입되고, 인상 중인 단결정(3)과 가스정류통(11) 사이를 통과하고차열부재(12)의 하부와 융액면 사이를 통과하여 가스유출구(9)로부터 배출된다.
상기 CZ법에 의해 제조되는 실리콘 단결정은 반도체디바이스로서 대량으로 이용되고 있다. 한편, 반도체디바이스에서는 고집적화가 진전되고 소자는 더욱 미세화하여, 첨단디바이스에서는 디자인룰로서 0.13~0.18㎛ 사이즈가 쓰이고 있다. 이렇게 미세화가 진전되면 실리콘 단결정에 대한 품질요구도 높아져, 문제가 되는 결정결함의 크기도 작아진다. 결함크기가 디자인롤보다 작아지면, 복수의 소자에 걸쳐 결함이 생길 일이 없으므로 소자분리가 확실히 이루어진다. 또한 작은 결함은 디바이스제조공정 중에 소멸되기 쉬우므로 디바이스에 대한 악영향이 적다. 현재 COP(Crystal Originated Particle:결정에 기인하는 결함으로서 SC1 세정 후에 파트클로서 관찰됨)로서 관찰되는 결정결함에서 문제가 되는 크기는 0.12㎛ 이상으로 통용되고 있다. 따라서 0.1㎛ 이상의 크기의 결함을 가능한 한 저감할 것이 중요하다.
이들 결함을 설명하는 데 있어, 우선 실리콘 단결정에 내포되는 베이컨시(Vacancy, 이하 V로 줄여쓰기도 함)라고 불리는 공극형의 점결함과, 인터스티셜 실리콘(Interstitial-Si, 이하 I로 줄여쓰기도 함)라고 불리는 격자간형 실리콘 점결함이 각각 내포되는 농도를 결정하는 인자에 대하여 일반적으로 알려진 바를 설명한다.
실리콘 단결정에서, V-영역이란, OSF이 발생하는 영역보다도 F/G가 큰 영역으로, Vacancy, 즉 실리콘 원자의 부족으로 발생하는 요부, 구멍과 같은 것이 많은 영역을 가리키며, I-영역이란, 실리콘원자가 여분으로 존재함으로써 발생하는 전위나 여분의 실리콘원자 덩어리가 많은 영역을 가리키며, 그리고 V-영역과 I-영역 사이에는 원자의 부족이나 여분이 없거나 적은 뉴트럴영역(Neutral영역, 이하 N-영역이라 줄여쓰기도 함)이 존재하게 된다. 그리고 그로우인결함(FPD, LSTD, COP등)이라는 것은 어디까지나 V나 I가 과포화상태일 때 발생하는 것으로, 다소 원자의 편차가 있어도 포화 이하라면 결함으로서는 존재하지 않음이 밝혀졌다.
이 두 점결함의 농도는 CZ법에서 결정 인상속도(성장속도)와 결정 중의 고액계면 근방의 온도기울기G의 관계로 결정된다는 것이 알려져 있다. 또한 V-영역과 I-영역 사이의 N-영역에는 OSF(산화유기 적층결함, Oxidation Indused Stacking Fault)라고 불리는 링 모양으로 발생되는 결함의 존재가 확인되었다.
이들 결정성장에 기인하는 결함을 분류하면, 예컨대 성장속도가 0.6mm/min 전후 이상과 비교적 고속인 경우에는, 공극유형의 점결함이 집합한 보이드에 기인하는 것으로 여겨지고 있는 FPD, LSTD, COP 등의 글로우인결함이 결정지름 방향 전역으로 고밀도로 존재하고, 산화막 특성을 열화시킨다. 또한 성장속도가 0.6mm/min 이하인 경우는, 성장속도의 저하에 따라서 Interstitial이 우세해지고 상기한 OSF링이 결정 주변에서 발생하고 그 링 외측에 전위루프에 기인하는 것으로 여겨지는 L/D(Large Dislocation:격자간전위루프의 약호, LSEPD, LFPD 등) 결함이 저밀도로 존재해, 리크 등의 중대한 불량을 일으키게 된다. 이들 결함이 존재하는 영역은 I-리치 영역이라고 불린다. 나아가 성장속도를 0.4mm/min 전후 이하의 저속으로 하면, OSF링이 웨이퍼 중심에 응집하고 소멸하여 전면이 I-리치 영역이 된다.
양호한 결함특성을 얻을 수 있는 단결정 제조방법으로서, 예컨대 점결함의내포를 제어한 특개평8-330316호 공보에 개시된 기술을 들 수 있다. 통상은 V-리치 영역이 우세한 성장조건에서 결정을 성장시키지만, 상기 개시기술에서는 어느 점결함도 우세하지 않는 중간영역인 N-영역에서 결정성장을 실시하고 있다. 이 방법에 따르면 COP 등이 존재하지 않는 결정을 제조할 수 있다고 한다.
그러나 결정성장속도가 0.5mm/min 이하로 통상적인 결정의 1mm/min 정도에 비해 현저히 늦어져, 생산성이 저하되고 비용이 높아지게 된다. 게다가 N-영역은 산소석출을 불균일하게 하기 쉽다는 결점을 갖고 있다.
한편, 내포된 공극형 점결함을 크게 성장시키지 않음으로써 현재화시키지 않는 방법이 특개평11-116391호 공보에 개시되어 있다. 상기 기술에서는 점결함이 응집하고 COP로 성장되는 것으로 알려진 1150~1080℃의 온도대를 통과하는 시간을 짧게 함으로써 COP결함의 감소를 꾀하고 있다. 그러나 상기 개시기술에서는 0.10㎛ 이상의 파티클이 10개/cm2이하 정도로, 여전히 충분할 만큼 저감되었다고 할 수 없는 상황이다.
본 발명은 메모리 등 반도체디바이스 기판으로 이용되는 고품질 실리콘웨이퍼, 이것을 제작하기 위한 단결정 및 단결정의 제조방법에 관한 것이다.
도1은 0.10㎛ 크기 이상의 파티클수에 대한 0.12㎛ 크기 이상의 파티클수의 관계를 나타낸 관계도이다.
도2는 각 종 인상조건의 F/G에 대하여 1150~1080℃의 온도영역을 통과하는 시간 L/F를 플롯하여, 0.10㎛ 크기 이상의 파티클밀도가 1개/cm2이하인 조건을 식별한 관계도이다.
도3은 1150~1080℃ 통과시간 L/F에 대한 0.10㎛ 크기 이상과 0.12㎛ 크기 이상의 파티클 밀도비의 관계를 나타낸 관계도이다.
도4는 1150~1080℃ 통과시간 L/F가 40min 이하라는 조건에 한하여, F/G에 대한 0.10㎛ 크기 이상의 파티클밀도의 관계를 나타낸 관계도이다.
도5는 본 발명에서 사용하는 냉각통을 갖춘 CZ법 단결정 인상장치를 나타낸 설명도이다.
도6은 통상의 CZ법 단결정 인상장치를 나타낸 설명도이다.
도7은 실시예1, 2 및 비교예1, 2에서 얻은 결정으로 제작한 실리콘웨이퍼의파티클 크기분포를 나타낸 결과도이다.
본 발명은, 상기 종래 기술의 문제점을 바탕으로, COP 등의 결함의 밀도와 크기를 더욱 저감시키고, 근래 0.13~0.18㎛라는 선폭의 디바이스에도 충분히 대응가능한 디바이스특성이 뛰어난 고품질 실리콘웨이퍼의 생산성 향상을 꾀하고, 비용을 삭감하는 제조기술을 제공하는 것을 주목적으로 삼는다.
상기 과제를 해결하기 위하여, 본 발명에 관련된 실리콘웨이퍼는 초크랄스키법에 의해 V-리치 영역이 우세가 되는 조건에서 육성된 실리콘단결정봉에서 절단한 경면실리콘웨이퍼로서, 파티클카운터로 파티클을 측정한 경우에 0.1㎛ 크기 이상의 카운트수가 1개/cm2이하인 것을 특징으로 한다.
이렇게 본 발명의 V-리치 영역이 우세가 되는 조건에서 육성된 실리콘 단결정봉에서 절단한 파티클이 0.1㎛ 크기 이상인 카운트수가 1개/cm2이하인 경면실리콘웨이퍼는, 결함이 아주 미소하고 저결함밀도이기 때문에, 요즘 디바이스에도 충분히 대응가능한 디바이스특성이 우수한 고품질 실리콘웨이퍼인 동시에, V-리치 영역에서 고속성장시켰으므로 저비용이기도 하다.
그리고 이 경우, 0.1㎛ 크기 이상의 카운트수가 0.1개/cm2이하인 것이 더 바람직하다.
이렇게 본 발명에서는, 파티클이 0.1㎛ 크기 이상인 카운트수가 0.1개/cm2이라는 초저결함밀도인 것을 제공할 수 있다.
본 발명에 관련된 실리콘 단결정의 제조방법은 초크랄스키법에 의해 실리콘 단결정을 육성할 때, 실리콘의 융점에서 1400℃까지 인상축방향 결정중심의 온도기울기를 G(K/mm), 1150℃에서 1080℃까지의 온도영역의 길이를 L(mm), 결정성장속도를 F(mm/min)로 하면, 이들로부터 계산되는 1150℃에서 1080℃까지의 온도영역의 통과시간 L/F(min)을 0.28/(F/G-0.225)2min 이하로 하면서 F/G를 0.22mm2 /K·min 이상으로 육성하는 것을 특징으로 한다.
이렇게 F/G 값과 1150℃에서 1080℃까지 온도영역의 통과시간을 규정하여 육성하면, COP결함을 형성하는 Vacancy의 도입총량을 줄일 수 있으면서도 통과시간의 단축에 따라 COP결함 크기가 작도록 억제할 수 있어, 디바이스특성, 산화막내압특성이 우량한 품질생산률도 향상하고 결함 전면에 걸쳐 매우 낮은 결함밀도를 갖는 실리콘 단결정 및 웨이퍼를 안정적으로 고생산성을 유지하면서 제조할 수 있다.
이 경우, 1150℃에서 1080℃까지 온도영역의 통과시간 L/F를 40min 이하로 하고 F/G를 0.27mm2/K·min 이하로 해서 육성하는 것이 바람직하다.
이렇게 하면, 더 안정된 초저밀도를 달성할 수 있다.
또한 본 발명에서는 실리콘 단결정 제조에서, 질소를 도프해도 된다.
이렇게 질소를 도프함으로써 첨가하지 않은 경우와 비교하여 COP 크기를 더 한층 적게 만들 수 있다.
이 경우, 도프하는 질소농도를 1×1015개/cm3이하로 하는 것이 바람직하다.
이러한 질소농도범위에서는 OSF가 발생하지 않고 질소를 일부러 도프함으로써 더욱 COP결함 크기를 효과적으로 축소할 수 있기 때문이다.
그리고 본 발명에 의하면, 상기 제조방법에 의해 육성된 COP 등의 결함밀도와 크기를 더욱 저감하도록 하는 실리콘 단결정이 제공되며, 또한 상기 실리콘 단결정에서 슬라이스하여 고품질 실리콘웨이퍼가 제공된다.
이상 상세히 설명한 바와 같이, 본 발명의 결정성장조건에 따르면, 실리콘결정 중의 COP 등의 결함밀도 및 크기를 모두 감소시킬 수 있고, 디바이스특성, 산화막내압특성 등에 영향을 미치지 않는 아주 저결함의 고품질실리콘웨이퍼를 제공할 수 있다. 나아가 디바이즈 제작상 문제시되는 크기의 결함을 발생시키지 않는 결정을 종래와 동등 또는 그 이상의 결정성장속도로 제조할 수 있어, 생산성 향상과 비용저감을 꾀할 수 있다.
이하, 본 발명에 대하여 상세히 설명하겠지만, 본 발명은 이것들에 한정되는 것은 아니다.
현재의 첨단디바이스에서 쓰이고 있는 디자인룰에서, 문제가 되는 COP크기는 0.12㎛ 정도 이상으로 간주된다. 따라서 0.12㎛ 크기 이상의 파티클을 줄이는 일이 중요하다.
그리하여 V-리치 영역이 우세가 되는 각 종 제조조건에서 제조한 단결정에서 슬라이스하여 얻은 실리콘웨이퍼에 대하여, SC1 세정후 파티클카운터SP1으로 0.10㎛ 이상 및 0.12㎛ 이상의 크기의 파티클갯수를 조사하여 상관관계를 조사했다. 그 결과, 도1에 나타낸 것처럼, 크기가 0.10㎛ 이상의 파티클수가 1개/cm2이하가 되면 0.12㎛ 이상의 파티클수가 거의 없다는 것을 알 수 있다.
여기서 SC1은, H2O-H2O2-NH4OH(5:1:1)계 알칼리혼합세정액이며, 유기오염물과 금속불순물 제거작용이 높다. SP1은 KLA-Tencor사가 제조한 파티클카운터로서 surfscan SP1을 가리킨다.
따라서 V-리치 영역이 우세가 되는 인상조건에서 제조한 결정에서 잘라내고 SC1세정으로 마무리한 경면실리콘웨이퍼는, SP1이나 LS-6030(히타치전자 엔지니어링사 제조 상품명) 파티클카운터로 측정한 경우에, 크기가 0.10㎛ 이상의 카운트수가 1개/cm2이하인 아주 미소한 크기로 저밀도인 실리콘웨이퍼라면, 디바이스특성이나 산화막내압특성이 우수한 고품질 실리콘웨이퍼가 된다는 것을 알 수 있다.
그리고 앞으로 더욱 디바이스의 미세화가 진전될 것을 고려하면, 0.10㎛ 이상의 카운트수가 0.1개/cm2이하인 실리콘웨이퍼 및 그 결정이 더 바람직하다. 이것도 본 발명의 V-리치 영역이 우세가 되는 인상조건에서 육성한 결정에서 잘라내어 얻을 수 있다.
여기서 파티클카운트수를 0.1개/cm2이하로 한 까닭은 실리콘웨이퍼 상에는 COP 말고도 실파티클도 존재하기 때문이다. 그 갯수는 보관상태에도 의존하지만 8인치웨이퍼(면적:~314cm2) 상에 수 개~ 수십 개이다. 이들 실파티클과 COP를 분리하는 것은 일반적으로 어렵다. 따라서 실파티클 갯수도 고려하여 0.1개/cm2이하로 하면 확실히 디바이스특성 등을 향상시킬 수 있는 것이 된다.
상기와 같은 고품질 실리콘 단결정을 육성하려면, 이하와 같은 결정성장 조건에서 성장시키는 것이 중요하다.
진성 점결함의 결정 중 평형농도는 온도 함수이며 고온일수록 평형농도가 높다. 결정성장 중에 결정온도는 융점에서 차츰 저온으로 변화한다. 이 때, 급격히 점결함의 평형농도가 떨어지기 때문에 과잉 점결함이 남게 되고, 그것들이 응집하여 COP로서 관찰되는 결함을 형성하게 된다.
따라서 크기가 큰 COP결함을 감소시키기 위해서는, ①COP결함의 근원이 되는과잉 공극형 점결함농도를 감소시킬 것, ②과잉 공극형 점결함이 2차결함인 COP결함으로 성장하기 위한 시간을 가능한 극단적으로 짧게 하여 크게 성장시키지 않을 것 등을 생각해 볼 수 있다.
①처럼 과잉 공극형 점결함을 감소시키려면 결정성장계면의 온도기울기 G와 결정성장속도 F를 고려할 필요가 있다. 상술한 바와 같이 융점부터의 온도저하에 따라서 과잉 점결함이 발생한다. 이 과잉 점결함의 농도는 평형농도와 반대로 저온일수록 커진다. 그리고 이 과잉 점결함의 온도차가 구동력으로 작용하여 과잉 점결함이 융액측으로 토출된다. 온도기울기가 클수록 이 구동력은 커진다. 그러나 점결함이 융액측으로 토출되는 온도는 고온에 한정된다. 따라서 결정성장속도가 빨라지면 확산에 기여할 시간은 짧아진다. 따라서 결정성장속도의 고속화는 점결함의 과잉량을 많게 한다. 이상과 같은 원리에서, 과잉 점결함 농도는 성장속도의 증대에 따라서 증가하고, 온도기울기의 증가로 감소한다고 생각할 수 있다. 따라서 점결함 과잉량은 대략 성장속도F와 융점 근방의 온도기울기G로부터, F/G 값에 비례하는 듯한 형태로 나타낼 수 있다. 그리고 V-리치 영역은 OSF이 발생되는 영역보다도 F/G치가 큰 영역이라는 것도 알려져 있다.
한편 ②와 같이 내포된 공극형 점결함을 크게 성장시키지 않으려면, 특개평11-116391호 공보에서 개시된 바와 같이, 점결함이 응집하고 COP결함으로 성장하는 것으로 여겨지는 1150~1080℃의 온도영역의 길이L을 성장속도F로 나눈 통과시간L/F를 단축하는 것이 유효하다고 생각되고 있다.
각 종 HZ(Hot Zone: 로내구조라고도 함)를 이용하여 F/G 및 L/F를 변화시켜결정을 육성하고, 그 결정에서 잘라낸 웨이퍼로 파티클측정을 실시한 결과를 도2에 나타낸다.
도2에서, 파티클카운터로 파티클을 측정한 경우에 0.1㎛ 크기 이상의 카운트수가 1개/cm2이하인 실리콘웨이퍼를 형성하려면, 상기 실리콘 단결정을 육성할 때의 조건을, 결정중심부의 융점에서 1400℃까지 온도기울기G(K/mm), 1150℃에서 1080℃까지 온도영역의 길이L(mm), 결정성장속도F(mm/min)로 할 때, 그것들로부터 계산되는 1150℃에서 1080℃까지 온도영역의 통과시간 L/F가 0.28/(F/G-0.225)2이하인 때라는 것을 알 수 있다.
다만, F/G 값이 0.22mm2/K·min 이하인 경우는, OSF의 발생이나 공극형 점결함이 우세하지 않은 영역에서의 육성이 되어, OSF에 의한 불량발생 문제나 산소석출 불균일의 문제 등, 여타 문제가 생겨날 위험이 있다. 따라서 L/F가 0.28/(F/G-0.225)2이하면서도 F/G가 0.22 이상인 결정육성조건에서 성장시키는 결정성장방법이 중요하다. 다만, 최외주~20mm 정도는 점결함의 외방확산영역으로 2차결함이 발생하지 않기 때문에 그것에 제한되지 않는다. 다시 말해, 본 발명의 V-리치 영역이 우세가 되는 조건이란, 결정중심에서 주변 20mm가 V-리치 영역이 되는 것을 말한다.
또한 COP결함 크기가 작고 양호한 품질을 얻으려면, 1150℃에서 1080℃까지 온도영역의 통과시간 L/F가 40분 이하이고, 또 F/G가 0.22mm2/K·min 이상0.27mm2/K·min 이하인 것이 바람직하다.
결함크기를 작게 하기 위해서는 1150~1080℃의 온도영역의 통과시간 L/F를 짧게 할 것이 필요하다고 앞에서 말하였는데, 이 시간을 가로축으로 잡고 크기가 0.12㎛ 이상인 파티클갯수에 대한 크기가 0.10㎛ 이상인 파티클갯수의 비를 세로축으로 플롯한 것이 도3이다.
세로축의 갯수비 값이 클수록 작은 결함이 지배적으로 되는데, 요컨대 결함크기가 작아지기 쉽다는 것을 나타내고 있다. 도3을 보면 L/F 가 40분 이하에서 갯수비가 급격히 커지는 것을 알 수 있다. 따라서 결함크기를 축소하기 위해서는 L/F가 40분 이하인 것이 바람직하다.
이 L/F 가 40분 이하인 조건을 만족하는 육성조건에 대하여, 가로축에 F/G, 세로축에 0.10㎛ 이상의 파티클갯수를 플롯한 것을 도4에 나타낸다. 도4를 보면 F/G가 0.27보다 작을 때 0.10㎛ 이상의 COP가 거의 없다는 것을 알 수 있다. 따라서 L/F가 40분 이하이면서도 F/G가 0.22mm2/K·min 이상 0.27mm2/K·min 이하라는 육성조건에서는, 0.10㎛ 크기 이상의 카운트수가 0.1개/cm2이하라는 특히 양호한 품질을 얻을 수 있다.
그리고 여기서 이용한 G나 L의 값은 종합전열해석소프트웨어FEMAG(F.Dupret, P.Nicodeme, Y.Ryckmans, P.Wouters, and M.J.Crochet, Int.J.Heat Mass Transfer, 33, 1849(1990))의 quasi-steady 모드를 써서 계산한 값을 채용했는데, 이들 값은 계산상의 패러미터, 예컨대 실리콘의 열전도율 등을 변화시키면 달라지는 것이며,본 발명자의 계산은 실제 육성 중인 결정온도분포에 맞춘 패러미터를 사용하고 있다. 따라서 제3자가 계산한 경우에는 이와 다른 값을 얻을 수도 있겠으나, 본 발명의 주지는 L/F를 가능한 작게 하고, F/G는 V-리치 영역이 우세가 되는 영역 안에서 가능한 한 작게 한다는 점에 있다.
또한 상기한 육성조건에서 실리콘 단결정을 육성할 경우에 질소를 도프할 수 있다. 구체적으로는 결정 중의 질소농도가 1×1015개/cm3이하, 또는 실리콘웨이퍼를 1150℃×100분의 습윤O2분위기에서 산화처리하고, 선택성이 있는 혼산액(불산:질산:초산:물=1:15:3:5)에서 8㎛ 선택에칭하여도 그 표면에 OSF가 관찰되지 않을 정도의 미량의 질소를 일부러 도프함으로써 결함크기를 더 작게 할 수가 있다.
본 발명자들은 실리콘 단결정 내에 1×1010개/cm3정도의 극미량의 질소를 첨가한 경우에도, 첨가하지 않는 경우에 비해서 COP 크기가 작아지는 것을 알아냈다. 이 크기축소효과는 질소농도의 증가에 수반하여 더 커지는 것도 확인했다. 그러나 질소를 첨가하면 OSF가 발생하기 쉽다. 결정육성조건에도 좌우되나, 산소농도가 >16ppma-JEIDA 정도로는 질소농도는 1×1013개/cm3정도이고, 산소농도가 >10ppma-JEIDA(일본전자공업진흥협회규격) 정도인 저산소농도에서는 질소농도가 5×1013개/cm3정도이며, 산소농도가 5ppma-JEIDA 이하의 극저산소농도에서도 질소농도가 3×1014개/cm3정도로 OSF가 발생하였다. 따라서 OSF가 발생하지 않을 정도의 농도범위에서 질소를 일부러 도프한다면 COP결함 크기를 효과적으로 축소시킬 수있다. 이러한 결정성장조건에서 제조된 실리콘 단결정 및 그 단결정으로 제작된 웨이퍼에 의하면 상기와 같은 목적의 고품질웨이퍼를 얻을 수 있다.
이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 상세히 설명한다.
우선, 본 발명에서 사용하는 CZ법에 의한 단결정 인상장치의 개략구성예를 도5를 통해 설명한다. 도5에 나타낸 바와 같이, 이 단결정 인상장치(20)은 원료실리콘을 용융하기 위한 부재나 결정화된 실리콘을 인상하는 기구 등을 갖추고 있어, 이들은 메인챔버(1) 내에 수용되어 있다. 메인챔버(1)의 천정부에서는 위로 연장되는 인상챔버(2)가 연결설치되어 있고, 그 상부에 단결정(3)을 인상하는 기구(미도시)가 설치된다.
메인챔버(1) 내에는 용융된 원료융액(4)를 수용하는 석영도가니(5)와 이 석영도가니(5)를 수용하는 흑연도가니(6)이 설치되고, 이들 도가니(5,6)은 구동기구9미도시)에 의해 승강이 자유롭게 지지된다. 도가니의 구동기구는 단결정 인상에 따른 융액면 저하를 보상하기 위해 도가니를 액면저하분만큼 상승시키도록 설치되어 있다.
그리고 도가니(5,6)을 둘러싸도록 원료를 용융시키는 가열히터(7)이 배치된다. 이 가열히터(7)의 외측에는 가열히터(7)의 열이 메인챔버(1)에 직접 복사되는 것을 방지하는 단열재(8)이 가열히터(7)의 주위를 둘러싸도록 설치되어 있다. 메인챔버(1) 내부에는 인상챔버(2)의 상부에 마련된 가스도입구(10)로부터 아르곤가스 등의 불활성가스가 도입되고, 인상 중의 단결정(3)과 가스정류통(11) 사이를 통과하여, 차열부재(12)의 하부와 융액면 사이를 통과하고 가스유출구(9)를 통해 배출된다. 여기까지의 로내구조는 종래와 거의 같다.
본 발명의 단결정을 육성하려면, 상기한 바와 같이 육성조건의 패러미터 L/F와 F/G를 모두 작게 할 필요가 있다. 성장속도F는 L/F의 분포와 F/G의 분자이므로, 양자를 작게할 필요가 있는 이상 큰 변동을 줄 수는 없다. 그래서 L를 작게 하면서 G를 크게 할 필요가 있다. 이것을 달성하기 위해서는, 종래 기술에는 없는 정도의 급랭을 실시할 필요가 있다. 그래서 도5에 나타낸 바와 같이 육성결정을 급속냉각할 수 있는 냉각통(13)을 메인챔버(1) 내에 배치하고, 그 아래쪽에 차열부재(12)를 장비하여 급랭을 달성하도록 만들어진다.
이 냉각통(13) 내에는 냉각매체도입구(14)로부터 냉각매체가 도입되고, 냉각통(13) 내를 순화하여 외부로 배출된다. 냉각매체로는, 냉각특성, 경제성을 고려하여 물을 사용하는 것이 적절하다. 그리고 열전도율이 높은 재질로 이루어진 차열부재(12)(흑연 등)을 사용하여, 여기에 흡수된 열을 냉각보조부재(11)(흑연 등)를 거쳐 냉각통(13)으로 전달하고, 냉매를 통해 외부로 방출하여 단결정을 급랭하도록 만들어져 있다. 더욱이 냉각통(13)의 외측에는 냉각통보호커버(15)가 설치되어 있어, 원료용융 시에 튄 융액이 냉각통(13)에 부착하는 것을 방지하고, 히터(7) 등의 복사열을 차폐한다.
이하에, 본 발명의 실시예와 비교예를 들어 본 발명을 더욱 구체적으로 설명하겠지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예1)
상기 도5에 나타낸 단결정 인상장치(20)을 사용하여 단결정봉의 육성을 실시했다.
직경 24인치짜리 도가니를 장비한 HZ에서는 G=3.66K/mm, L=25.21mm로 계산되었다. 이 도가니에 150kg의 다결정실리콘을 넣어 용융시켰다. 이 용융실리콘에서 직동부(直胴部)의 평균성장속도F를 1.10mm/min으로 하고 직동부길이 약 120cm인 직경 8인치 P형 단결정을 육성하였다. 따라서 L/F=22.92min, F/G=0.300mm2/K·min으로 본 발명의 육성조건을 만족한다. 그리고 이때, 대류의 영향을 고려하지 않아도 되도록, 자장 중심이 400가우스가 되도록 횡(橫)자장을 인가하였다.
여기서 얻은 단결정의 저항률은 약 10Ωcm, 산사농도는 약 15ppma-JEIDA였다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼를 SC1세정으로 마무리한 후, 파티클카운터SP1으로 0.10㎛ 크기 이상의 파티클수를 측정했다. 그 결과는 도7에 나타낸 바와 같은 크기 분포였고, 후술하는 비교예1의 크기분포에 비하여 크기와 밀도 모두 매우 작은 양호한 웨이퍼를 얻을 수 있었다. 이 웨이퍼의 0.10㎛ 크기 이상의 파티클 총수는 8인치 전면으로 238개, 평균밀도는 0.76/cm2으로, 양호한 품질의 웨이퍼였다.
(실시예2)
실시예1에서 이용한 조건과 같은 HZ를 이용하여, 150kg의 용융실리콘에서 직동부길이 약 120cm의 직경 8인치 P형 단결정을 육성했다. 이 때, 몸통부의 평균성장속도F를 실시예1보다 조금 늦은 0.91mm/min으로 하였다. 따라서 L/F=27.70min, F/G=0.249mm2/K·min로 계산이 났다. 이 결정도 실시예1과 마찬가지로 저항률 약 10Ωcm, 산소농도는 약 15ppma-JEIDA였다. 그리고 이 때도 중심자장이 4000가우스인 횡자장을 인가하였다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼를 SC1 세정으로 마무리한 후, 파티클카운터SP1에서 0.10㎛ 크기 이상의 파티클수를 측정했다. 그 결과, 도7에 나타낸 바와 같은 크기 분포였고, 실시예1의 크기분포에 비해 크기와 밀도 모두 더욱 양호한 웨이퍼를 얻을 수 있었다. 0.10㎛ 크기 이상의 파티클은 8인치 전면에서 6개, 평균밀도는 0.02/cm2으로 매우 양호한 품질의 웨이퍼를 얻을 수 있었다.
(실시예3)
실시예1에서 이용한 조건과 동일한 HZ를 써서, 150kg의 용융실리콘에서 직동부의 평균성장속도F가 1.10mm/min으로 실시예1과 같은 속도로 직동부길이 약 120cm인 8인치 P형 단결정을 육성하였다. 다만 이 때 실리콘웨이퍼를 잘라낸 위치에서 질소농도가 3×1012개/cm3이 되도록 질소를 첨가했다. 이 결정도 실시예1와 마찬가지로 저항률 약 10Ωcm, 산소농도 약 15ppma-JEIDA였다. 그리고 이 때도 중심자장이 4000가우스인 횡자장을 인가했다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼에 1150℃, 1000분의 습윤O2분위기로 산화처리하고, 선택성이 있는 혼산액(불산:질산:초산:물= 1:15:3:5)으로 8㎛의 선택에칭을 실시하여도 그 표면에 OSF가 관찰되지 않았다. 또한 파티클카운터SP1에서 0.10㎛ 크기 이상의 파티클수를 측정하였다. 그 결과, 0.10㎛ 이상의 파티클은 8인치 전면에 192개, 평균밀도는 0.61/cm2으로 실시예1보다도 더욱 결함밀도를 줄일 수 있었다.
(실시예4)
실시예1에서 이용한 조건과 같은 HZ를 이용하여 자장을 인가하지 않고 150kg의 용융실리콘에서 직동부길이 약120cm의 직경 8인치P형 단결정을 육성하였다. 이 때, 몸통부의 평균성장속도F를 1.02mm/min으로 하였다. 따라서 L/F=24.72min, F/G=0.279mm2/K·min로 계산되었다. 이 결정은 저항률 약 10Ωcm, 산소농도는 약 16ppma-JEIDA였다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼를 SC1세정으로 마무리한 후, 파티클카운터SP1에서 0.10㎛ 크기 이상의 파티클수를 측정하였다. 그 결과 0.10㎛ 크기 이상의 파티클은 8인치 전면에 228개, 평균밀도는 0.73/cm2으로 양호한 품질의 웨이퍼를 얻을 수 있었다.
(비교예1)
도6에 나타낸 바와 같은 냉각통을 이용하지 않는 통상의 HZ를 준비했다. 이 직경 24인치 도가니를 장비한 HZ에서는 G=3.04K/mm, L=41,09mm로 계산되었다. 이 도가니에 150kg의 원료다결정실리콘을 넣어 용융했다. 이 용융실리콘에서 몸통부의 평균성장속도F 0.98mm/min로 몸통길이 약 120cm인 8인치 P형 단결정을 육성하였다. 따라서 L/F=41.93min, F/G=0.323mm2/K·min으로 본 발명의 범위 밖이다. 이 결정의 저항률은 약 10Ωcm, 산소농도는 약 15ppma-JEIDA였다. 그리고 이 때도 비교를 위해 중심자장 4000가우스의 횡자장을 인가하였다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼를 SC1세정으로 마무리한 후, 파티클카운터SP1에서 0.10㎛ 크기 이상의 파티클수를 측정하였다. 그 결과, 도7에 나타낸 바와 같은 크기분포를 보였으며, 실시예1 및 실시예2의 크기분포에 비해 크기와 밀도 모두 큰 것을 알 수 있다. 0.10㎛ 크기 이상의 파티클은 8인치 전면에 1181개, 평균밀도는 3.76/cm2으로 본 발명에 비해 결함이 많은 웨이퍼가 되었다.
(비교예2)
실시예1에서 이용한 조건과 동일한 HZ를 이용하여 150kg의 용융실리콘에서 직동부길이 약 120cm인 8인치 P형 단결정을 육성하였다. 이 때 직동부의 평균성장속도F를 실시예1보다 상당히 빠른 1.75mm/min으로 하였다. 따라서 L/F=14.14min,F/G=0.478mm2/K·min로서 본 발명의 범위 밖이다. 이 결정도 실시예1과 마찬가지로 저항률 약 10Ωcm, 산소농도 약 14ppma-JEIDA였다. 그리고 이 때도 중심자장이 4000가우스인 횡자장을 인가하였다.
이 결정에서 잘라내어 제작한 경면실리콘웨이퍼를 SC1세정으로 마무리한 후, 파티클카운터SP1에서 0.10㎛ 크기 이상의 파티클수를 측정하였다. 그 결과, 도7에 나타낸 바와 같이 크기분포를 보였으며, 비교예1과 비하면 COP크기는 작아졌으나 실시예1에 비해 밀도가 커졌다. 0.10㎛ 크기 이상의 파티클은 8인치전면에서 1039개, 평균밀도는 3.31/cm2으로, 본 발명에 비해 결함이 많은 웨이퍼였다.
참고로 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은 어떠한 것일지라도 본 발명의 기술적 범위에 포함된다.
예컨대, 본 발명의 실시형태에서는, 직경 200mm(8인치)의 실리콘 단결정봉을 성장시키고 있으나, 요즘의 250mm(10인치)~400mm(16인치) 또는 그 이상의 대직경 웨이퍼에도 적용가능하다.
또한 본 발명의 실시예에서는, 주로 실리콘 단결정 인상 시에 자장을 인가하는 MCZ법(Magnetic field applied Czochralski crystal growth method)에 대하여 설명했으나, 본 발명은 이에 한정되지 않고, 통상의 초크랄스키법에도 마찬가지로적용가능함은 물론이고, 본 명세서 중에 사용한 초크랄스키법이라는 용어에는 통상의 초크랄스키법도, MCZ법도 모두 포함된다.

Claims (9)

  1. 초크랄스키법에 의해 V-리치 영역이 우세가 되는 조건에서 육성된 실리콘 단결정봉에서 잘라낸 실리콘웨이퍼로서, 파티클카운터로 파티클을 측정한 경우에, 0.1㎛ 크기 이상의 카운트수가 1개/cm2이하인 것을 특징으로 하는 실리콘웨이퍼.
  2. 제1항에 있어서, 상기 0.1㎛ 크기 이상의 카운트수가 0.1개/cm2이하인 것을 특징으로 하는 실리콘웨이퍼.
  3. 초크랄스키법에 의해 실리콘 단결정을 육성할 경우에, 실리콘의 융점에서 1400℃까지 인상축방향 결정중심의 온도기울기를 G(K/mm), 1150℃에서 1080℃까지 온도영역의 길이를 L(mm), 결정성장속도를 F(mm/min)로 할 때, 이들로부터 계산되는 1150℃에서 1080℃까지 온도영역의 통과시간 L/F(min)을 0.28/(F/G-0.225)2min 이하로 하면서도 F/G를 0.22mm2/K·min 이상으로 육성하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  4. 제3항에 있어서, 상기 1150℃에서 1080℃까지 온도영역의 통과시간 L/F를 40min 이하로 하여 육성하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  5. 제3항 또는 제4항에 있어서, 상기 F/G를 0.27mm2/K·min 이하로 하여 육성하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  6. 제3항 내지 제5항의 어느 한 항에 기재된 실리콘 단결정 제조방법에 있어서, 질소를 도프하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  7. 제6항에 있어서, 상기 도프하는 질소농도를 1×1015개/cm3이하로 하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  8. 제3항 내지 제7항의 어느 한 항에 기재된 제조방법에 의해 육성된 것을 특징으로 하는 실리콘 단결정.
  9. 제8항에 기재된 실리콘 단결정에서 슬라이스하여 제조된 것을 특징으로 하는 실리콘웨이퍼.
KR1020017014900A 2000-03-29 2001-03-27 실리콘 웨이퍼 및 실리콘 단결정의 제조방법 KR20020019025A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00092337 2000-03-29
JP2000092337A JP2001278692A (ja) 2000-03-29 2000-03-29 シリコンウエーハおよびシリコン単結晶の製造方法
PCT/JP2001/002451 WO2001073169A1 (fr) 2000-03-29 2001-03-27 Plaquette de silicium et procede de production d'un monocristal de silicium

Publications (1)

Publication Number Publication Date
KR20020019025A true KR20020019025A (ko) 2002-03-09

Family

ID=18607686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014900A KR20020019025A (ko) 2000-03-29 2001-03-27 실리콘 웨이퍼 및 실리콘 단결정의 제조방법

Country Status (7)

Country Link
US (1) US6632411B2 (ko)
EP (1) EP1275755A4 (ko)
JP (1) JP2001278692A (ko)
KR (1) KR20020019025A (ko)
CN (1) CN1227395C (ko)
TW (1) TW573087B (ko)
WO (1) WO2001073169A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125608B2 (en) 2003-12-03 2006-10-24 Siltron Inc. Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Sumco パーティクルモニター用シリコン単結晶ウェーハの製造方法
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
JP4193610B2 (ja) * 2003-06-27 2008-12-10 信越半導体株式会社 単結晶の製造方法
JP4857517B2 (ja) * 2003-11-26 2012-01-18 信越半導体株式会社 アニールウエーハ及びアニールウエーハの製造方法
JP4661190B2 (ja) 2004-11-30 2011-03-30 富士フイルム株式会社 洗浄アダプタ
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
JP4842861B2 (ja) * 2007-03-12 2011-12-21 コバレントマテリアル株式会社 シリコン単結晶の製造方法
CN101474830B (zh) * 2008-12-11 2011-11-30 江苏海尚新能源材料有限公司 太阳能级6寸单晶硅片切割工艺方法
JP5993550B2 (ja) 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5724890B2 (ja) * 2012-01-23 2015-05-27 信越半導体株式会社 シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP5733245B2 (ja) 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR101540232B1 (ko) * 2013-09-11 2015-07-29 주식회사 엘지실트론 잉곳성장장치
US9679774B2 (en) 2014-03-18 2017-06-13 Infineon Technologies Ag Method for removing crystal originated particles from a crystalline silicon body
CN107604431A (zh) * 2016-07-11 2018-01-19 上海超硅半导体有限公司 n型单晶硅制造方法和装置
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4041182B2 (ja) * 1997-01-27 2008-01-30 Sumco Techxiv株式会社 熱処理用シリコンウェーハ及びその製造方法
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
KR100781728B1 (ko) * 2000-01-25 2007-12-03 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125608B2 (en) 2003-12-03 2006-10-24 Siltron Inc. Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same

Also Published As

Publication number Publication date
JP2001278692A (ja) 2001-10-10
CN1227395C (zh) 2005-11-16
EP1275755A4 (en) 2008-02-27
WO2001073169A1 (fr) 2001-10-04
US6632411B2 (en) 2003-10-14
CN1365403A (zh) 2002-08-21
EP1275755A1 (en) 2003-01-15
TW573087B (en) 2004-01-21
US20020157598A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
JP3901092B2 (ja) シリコン単結晶の製造方法
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR100854673B1 (ko) 어닐링된 웨이퍼를 제조하는 방법
KR20020019025A (ko) 실리콘 웨이퍼 및 실리콘 단결정의 제조방법
KR20000005886A (ko) 적은결함을갖는질소가도프된실리콘단결정웨이퍼및그의제조방법
WO2006117939A1 (ja) シリコンウェーハの製造方法
KR100747726B1 (ko) 실리콘 웨이퍼와 그 제조방법
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
KR20000006142A (ko) 질소도프된저결함실리콘단결정의제조방법
CN114318500A (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4634553B2 (ja) シリコン単結晶ウエーハおよびその製造方法
US20040040491A1 (en) Silicon single crystal wafer for particle monitor
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
EP0903427A1 (en) Apparatus and method for producing crystals by the czochralski method and crystals produced by this method
KR101029141B1 (ko) P(인)도프 실리콘 단결정의 제조방법 및 p도프 n형실리콘 단결정 웨이퍼
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP4688984B2 (ja) シリコンウエーハ及び結晶育成方法
JP4296740B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハならびにエピタキシャルウエーハ
JP2002293691A (ja) シリコン単結晶の製造方法及びシリコン単結晶並びにシリコンウエーハ
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4453756B2 (ja) 結晶育成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application