CN1960001A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1960001A
CN1960001A CNA2006101513128A CN200610151312A CN1960001A CN 1960001 A CN1960001 A CN 1960001A CN A2006101513128 A CNA2006101513128 A CN A2006101513128A CN 200610151312 A CN200610151312 A CN 200610151312A CN 1960001 A CN1960001 A CN 1960001A
Authority
CN
China
Prior art keywords
silicon carbide
composite construction
zone
growth
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101513128A
Other languages
English (en)
Other versions
CN1960001B (zh
Inventor
L·B·罗兰
A·埃拉塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1960001A publication Critical patent/CN1960001A/zh
Application granted granted Critical
Publication of CN1960001B publication Critical patent/CN1960001B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种具有碳化硅外延层的复合结构(16)的半导体器件及其制造方法。该外延层包括至少四个垂直分布的区域并且限定了各自的界面，其中每个区域的特征在于各自的掺杂浓度，其中掺杂浓度在每个界面变化，并且其中至少一种单个杂质在所有的区域中的每个掺杂浓度超过1×1017cm－3。

Description

半导体器件及其制造方法
技术领域
一般而言本发明涉及具有改进的可靠性的半导体器件。具体地说，本发明涉及减少应用在双极型半导体器件中的半导体材料的缺陷。
背景技术
碳化硅经常用在各种半导体应用中，诸如，电子器件，包括双极型器件。碳化硅具有宽能带带隙、高击穿电场、高热导性和高饱和电子漂移速度，使其成为半导体器件应用中理想的候选。此外，生长在各种电子应用中使用的碳化硅的大块晶体是技术可行的。而且，碳化硅是一种具有高熔点的物理坚固的材料。
然而，由于其物理特性，碳化硅还相对很难制造。例如，碳化硅存在各种晶体结构，还以多型(polytpe)著称。应当清楚，有多达150种多型碳化硅。这些多型通过在晶体结构中以不同次序层叠碳化硅层而形成，并且由相对小的热力差别而区别开。因此，在制造工艺中，细微的温度变化可以形成这些多型。由此，在碳化硅中生长单晶衬底和高质量外延层是并仍然是一件困难的任务。
此外，已经观察到在长期使用时碳化硅器件的性能容易降低。特别地，在双极型结型器件中，随着时间的增加在正向偏压下的正向电压易于增加。这种效应还被称为双极型退化。应当清楚，术语“双极型”指任何器件，其至少部分通过少数载流子注入而工作，从而同时使用电子和空穴作为载流子来达到器件某些区域的导通，或者是指在正向导通时，至少存在一个正向偏压p-n结的器件。双极型器件中正向电压的增加通常归因于诸如由边缘位错导致的层错边界的晶体缺陷。在正向偏压下，层错易于发展，在这过程中导致正向电压增加。
进而，由螺旋位错导致的漏电流也会加速双极型器件的性能的衰退。螺旋位错是导致高漏电流的主要原因。应当清楚，高漏电流降低信号噪声比，由此限制碳化硅器件的应用。
尽管在碳化硅的生长和器件应用中已经取得了一些进步，但是需要进一步使碳化硅中的缺陷达到最小使其成为商用产品可行的选择。因此，需要具有相对低缺陷密度的碳化硅衬底，其可以以低成本进行处理并应用于半导体器件中。
发明内容
根据本技术的一方面，提供一种具有碳化硅外延层的复合结构。该外延层包括具有至少四个垂直分布的区域并且限定了各自界面，其中每个区域的特征在于各自的杂质浓度。杂质浓度在每个界面变化，并且其中至少一种单个杂质在所有的区域中的每个杂质浓度超过1×1017cm-3。
根据本技术的另一方面，提供制造复合结构的方法。该方法包括：在碳化硅衬底上生长碳化硅外延层，其中生长的步骤包括生长多个第一区域和多个第二区域，其垂直地交替设置。多个第一区域在第一组生长条件下生长，多个第二区域在第二组生长条件下生长，并且第一组生长条件不同于第二组生长条件。
根据本技术的另一方面，提供具有碳化硅外延层的复合结构。该外延层包括具有垂直地设置的多个区域，其中每个区域的特征在于在区域外延生长期间主导缺陷类型的减少，并且其中主导缺陷类型随着邻接区域而改变。
附图说明
通过参考附图，当阅读下面的详细说明时，本发明的这些和其他的特征、方面和优点将会更好的理解，其中，在整个附图中相同的符号表示相同部件。其中：
图1是说明根据本技术的某一实施例的复合结构的一横截面侧视图，该复合结构包括具有至少四个垂直分布的区域并且限定了各自的界面的碳化硅外延层；
图2是说明了根据本技术的某一实施例的在半导体衬底上制造复合结构的一范例工艺的一流程图；
图3是说明了根据本技术的某一实施例在碳化硅衬底上制造复合结构的另一范例工艺的一流程图；
图4是说明了根据本技术的某一实施例在碳化硅衬底上制造复合结构的另一范例工艺的一流程图。
具体实施方式
半导体材料，诸如碳化硅应用于各种电子器件中。有利地，碳化硅具有宽能带带隙、高击穿电场、高热导性和高饱和电子漂移速度，使其成为半导体器件应用中理想的候选。而且，碳化硅是一种具有高熔点的物理坚固的材料。
然而，碳化硅衬底也有一些固有的结构缺陷，如微管(micropipe)或位错(dislocation)。应当清楚，晶体结构中的线不完整性通常称为“位错”。而且，应当清楚，柏氏(Burgers)电路是一种回到其起点的晶体中从原子到原子的对称路径。然而，如果在晶格结构中的相同路径不返回到起点，那么闭合这条路径的向量被称为“柏氏向量”。因此，柏氏向量是位错线的特征并且代表位移的大小和方向。如果柏氏向量与存在位错的线平行，该缺陷称为螺旋“位错”。反之，当柏氏向量与位错垂直，该缺陷称为“边缘位错”。碳化硅衬底通常包括螺旋和边缘位错。进而，这些位错可以通过它们在晶体内的对准而分组。对于六角形或菱形六面体的多型碳化硅，位错沿着(0001)面蔓延，称作“基础面位错”，而那些与(0001)面垂直的位错称作“线位错(″threading dislocation)”。这些位错中的每个也可以反面影响器件性能，但是基础面位错通常是与双极型衰退相关性最强的。
双极型衰退主要归因于诸如双极型器件中的在施加正向电流下的堆垛层错的平面缺陷的生长。换句话说，在碳化硅双极型器件中的电流通路易于开启或促进晶体结构的变化。当堆垛层错蔓延得过大，它们容易导致正向电流以一种不希望的方式增加，由此阻止器件以可靠的方式工作。在具有位错的碳化硅衬底上生长的半导体器件中，衬底中的缺陷转移或复制到器件上。然后，这些缺陷增加反向漏电流并且可以导致器件的异常或灾难性的击穿。
如在下面的详细描述中，在某个实施例中，当在衬底上生长外延层的各个区域时，可以改变位错的柏氏向量，以防止目前衬底中的位错在外延层的邻近区域延伸。例如，通过改变边缘位错的柏氏向量，可以防止堆垛位错转移到邻近的外延层。在这些实施例中，在邻近层的位错密度低于在前的层。
参照图1，示出应用半导体器件层12和14的一个半导体结构10范例的横截面侧视图。在某些实施例中，器件层12和14可以包括肖特基二极管、双极型二极管、双极型结晶体管、金属半导体氧化物场效应晶体管、金属半导体场效应晶体管、结场效应晶体管、闸流管、栅极截止闸流管、光电二极管、雪崩光电二极管、静电感应晶体管、绝缘栅双极型晶体管、或IMPATT二极管、或其组合。在该说明实施例中，器件层12和14位于复合结构16上。该复合结构16也可以称作“缓冲层”。在某些实施例中，复合结构16包括碳化硅外延层，如外延层17。而且，在某些实施例中，外延层17包括至少四个区域，如垂直设置的区域30、32、38、42、43和44，并且限定了各自的界面28、36、37、45和47。可替换地，在某些实施例中，碳化硅外延层17包括多个垂直设置的区域，其中每个区域的特征在于：在该区域的外延生长期间主导缺陷类型的减少，并且其中主导缺陷类型随着相邻的区域而改变。
在该说明实施例中，具有多个区域的外延层17位于或生长在衬底18上。如代表性的线所说明的，该衬底18可以包括各种结构的缺陷，诸如微管20(由黑体线表示)和位错22(由细线表示)。应当清楚，复合结构16的外延层17可以具有比图1的实施例中所示的更少或更多的区域。
如在下面的详细描述中，在某个实施例中，位错，如位错22、24、34可以是主导的缺陷类型。换句话说，在外延层17中的位错的密度可以基本上大于任何其他缺陷的密度，如微管。在这些实施例中，由于区域淀积条件的变化，位错22可以在任何两个区域的界面弯曲或终止，由此减少在后续区域中的缺陷密度。如在图1的实施例中所说明的，诸如位错24的位错可以在区域30和32之间形成的结28处成为弯曲(bend)26。因此，在某些实施例中，一个或多个区域，如区域30、32、38、42、43和44可以在改变淀积条件/参数时淀积在衬底18上，以使连续的区域具有较低的缺陷密度。换句话说，外延层17的每个区域的特征在于：在区域的外延生长的期间，一个或多个主导缺陷类型的减少。在这些实施例中，从衬底18向器件层12和14移动，区域中的位错密度或缺陷密度持续下降。结果，应用该器件层的区域具有由复合结构16的顶部区域中的较少量的线所代表的最小位错密度。
如在下面的详细描述中，在某些实施例中，不是弯曲该位错，而是通过改变位错周围的应力场来将位错限定在一个区域内。以这种方式，这些限定在一个区域的位错和缺陷将不会引起这种将导致反向漏电或双极型衰退的电场。例如，由于淀积条件的变化，位错，如位错34终止在区域32和38之间形成的界面36。
在范例实施例中，复合结构16可以包括具有第一缺陷密度的第一区域30和位于第一区域30上并且具有第二缺陷密度的第二区域32。在这些实施例中，第二缺陷密度低于第一缺陷密度。而且，在一些实施例中，第三区域，如区域38可以位于第二区域32上。在这些实施例中，第三区域38具有第三缺陷密度，其中第三缺陷密度低于第二缺陷密度。如描述，在一些实施例中，第一区域30在第一组生长条件下生长并且第二区域32在不同于第一的第二组生长条件下生长，从而可以为每个随后的区域减少缺陷密度。
在图1的说明实施例中，顶区域44，即应用器件层14的区域，具有相对于复合结构16的其它区域相对较低的缺陷密度。如图1中所说明的，顶区域44只具有单缺陷(即，位错46)。应当清楚，在这个实施例中，复合结构16的该区域的缺陷密度在从衬底18到器件层12和14的方向上减少。例如，在说明性实施例中，区域38具有相对于区域32较低的缺陷密度，区域32依次具有相对于区域30较低的缺陷密度。在一些实施例中，区域44或应用器件层14的区域的缺陷密度的减少可以在约2倍到约100倍的范围内变化。在另一个实施例中，区域44缺陷密度的减少可以在约10倍到约100倍的范围内变化。换句话说，在邻近半导体器件层12和14的每个区域中外延层17的缺陷密度低于邻近衬底18的每个区域中外延层17的缺陷密度。
然而，如说明，一些位错可以保持不受淀积条件变化的影响。例如，尽管由于柏氏向量的变化在结28处位错40形成一个弯曲(bend)41，但是位错40保持不受区域32和38还有区域38和40之间发生的变化的影响。类似的，位错46保持在生长复合结构的期间不受由生长条件或成分所带来的任何变化的影响，并且由此在每个区域30、32、38、42、43和44上延伸。
图2说明了用于在半导体衬底上形成复合结构的工艺50。在块52中，提供诸如碳化硅衬底18的衬底。在块54中，在第一组生长条件下在衬底上生长第一区域。在块56中，在第一区域上生长第二区域。在这些实施例中，在与第一组生长条件不同的第二组生长条件下生长第二区域。应当清楚，在不同种生长条件下生长不同种位错。因此，在某些实施例中，在淀积这些区域时，通过系统地改变这些生长条件，可以抑制诸如线或基础位错的某些种类位错的生长。例如，在一些实施例中，位错的生长率可以通过改变诸如成分、掺杂浓度、温度、压力或其组合的淀积参数而改变。在这些实施例中，区域的生长条件从促进垂直生长到促进横向生长的系统变化可以使位错只沿着垂直于生长轴的平面蔓延，由此抑制了整个区域的位错的生长。
例如，在一个实施例中，第一组生长条件包括第一掺杂浓度和第二组生长条件包括第二掺杂浓度，从而第二掺杂浓度不同于第一掺杂浓度。在另一个实施例中，选择第一和第二组生长条件之一以促进垂直生长，并且选择第一和第二组生长条件中的另一个以促进水平生长。在一些实施例中，生长条件可以包括组份条件，如碳-硅比、掺杂浓度、杂质浓度和诸如温度和压力的各个淀积参数。应当清楚，通过改变诸如前体气体的浓度和成分的淀积参数，如用于碳化硅衬底的包含碳的气体，可以改变横向生长元素。结果，在这些实施例，复合结构16的不同区域可以具有不同的组份。
类似的，在一些实施例中，复合结构16可以包括具有第一材料的第一区域30和设置于第一区域之上并包含第二材料的第二区域32。在这些实施例中，第一材料包括在相对高流量的包含碳的前体(precursors)的条件下生长的材料，而第二材料包括在相对低流量的包含碳的前体(precursors)的条件下生长的材料。同样，在某些实施例中，复合结构16可以包括包含第一浓度元素的多个第一区域(例如，区域30、38和43)和包含不同于第一浓度元素的第二浓度元素的多个第二区域(例如，区域32、42和44)，从而多个第二区域在多个第一区域之间交替配置。
另外，在一些实施例中，第一组生长条件包括第一温度，且第二组生长条件包括第二温度，从而第二温度与第一温度不同。同样，在其他实施例中，第一组生长条件包括第一压力，且第二组生长条件包括第二压力，从而第二压力与第一压力不同。而且，在一些实施例中，第一组生长条件包括约1×1017cm-3至约5×1018cm-3的第一杂质浓度，第二组生长条件包括约8×1018cm-3至约5×1020cm-3的第二杂质浓度。
图3说明了用于在掺杂碳化硅衬底上形成复合结构16(见图1)的工艺58。在说明性实施例中，(块60)提供掺杂碳化硅衬底，诸如衬底18(图1)。在块62中，在衬底18上生长第一类似掺杂的碳化硅区。如这里使用的术语“类似的掺杂(similarly doped)”指相同的掺杂类型，而不是指掺杂浓度的水平。例如，在一个实施例中，在n掺杂衬底18上生长n掺杂区域。可选择地，在另一个实施例中，在p掺杂衬底18上生长p掺杂区。
在某个实施例中，复合结构16的每个区域具有相同的掺杂类型。此外，在这些实施例中的一些，复合结构16的区域的掺杂类型可以与应用复合结构16和设置于复合结构18上的器件层14的衬底18的掺杂类型相同。有利的，通过具有相同的掺杂类型防止在复合结构内部或复合结构16和衬底18之间或复合结构16和器件层14之间形成p-n结。
而且，在块64中，掺杂浓度还指在前体材料中所控制的掺杂剂的杂质浓度。接着，在块66中，在第一区域上生长第二碳化硅区域，从而第二区域与第一区域和衬底的掺杂类似。然而，第一和第二区域的掺杂浓度是不同的。在一个实施例中，第二区域的掺杂浓度高于第一区域。应当清楚，在生长第一或第二区域期间，还可以原位控制掺杂浓度。此外，在淀积第二区域之后可以生长更多的与第一和第二区域类似的区域。
此外，在某个实施例中，至少一种单个杂质的各个杂质浓度超过1×1017cm-3。在这些实施例中，杂质浓度与诸如铝、硼、镓、磷、氧、氮、钒、钛、锗或其组合的杂质离子的浓度对应。在一个范例实施例中，其使用氮作为掺杂离子，在外延层17所有区域中的氮浓度超过1×1017cm-3。而且，在一些实施例中，碳化硅外延层17是n型掺杂，即外延层17的每个区域是n型掺杂。在这些实施例中的一些，杂质离子可以包括氮、磷或两者。此外，在这些实施例中，外延层17具有至少约0.1微米的厚度。在一个选择性的实施例中，p型掺杂碳化硅外延层17，换句话说，p型掺杂外延层17的每个区域。在这些实施例中的一些，杂质离子可以包括铝、镓、硼或其组合。而且，在这些实施例中，外延层17具有至少约0.1微米的厚度。
在一范例实施例中，可以对复合结构的多个区域中的一些进行德耳塔掺杂(delta-dope)。应当清楚，德耳塔掺杂是一种包括在多个区域中的至少一个区域中引入高掺杂浓度的掺杂物的掺杂。这种区域中突发性的变化确立了抑制位错生长的压力场。在应用了范例实施例的实验中，在改变系列掺杂峰值中的掺杂浓度时生长复合结构16的几个区域。在一些实施例中，掺杂峰值中的掺杂浓度可以在约1018cm-3至约1020cm-3的范围内变化。在其它实施例中，掺杂峰值中的掺杂浓度可以在约1019cm-3至约1020cm-3的范围内变化。在这些实施例中，由这些掺杂峰值的每个导致的压力场用来滤出可以导致双极型衰退和器件中的反向漏电流的位错。
在一些实施例中，由公共第三区域隔离的至少两个区域具有区别小于2倍的杂质浓度。例如，在一个实施例中，公共第三区域32隔离的区域30和38的杂质浓度可以分别为约1.1×1018cm-3至约7×1017cm-3。可选择地，在一些实施例中，外延层17可以包括多个第一区域和多个第二区域，其特征在于：第一和第二杂质浓度，并且其可交替配置。在一个范例实施例中，外延层17包括5个或更多的垂直配置的区域，并且分别限定界面。在另一个范例实施例中，碳化硅外延层17是n型或p型掺杂中的一种。在这个实施例中，属于多个第二区域的区域具有至少比属于多个第一区域的区域高出5倍的掺杂浓度。在一个范例实施例中，多个第二区域的区域掺杂浓度大约比多个第一区域的邻近区域的掺杂浓度高10倍。此外，属于多个第二区域的区域比属于多个第一区域的区域薄。在一个范例实施例中，属于多个第二区域的区域具有低于约0.02微米的厚度，然而属于多个第一区域的区域具有至少约0.05微米的厚度。
在一个选择性的实施例中，德耳塔掺杂区的厚度可以从约0.2至约5微米的范围内变化。在一个范例实施例中，德耳塔掺杂区的厚度约1微米。在这个实施例中，沿着该区域的厚度以1nm的间距形成10个掺杂峰值。通过德耳塔掺杂产生的应力易于过滤导致双极型衰退和反向漏电流的位错。应当清楚，德耳塔掺杂可以是n型或p型。
参考图4，说明了用于在碳化硅衬底上形成复合结构的工艺68。在这个实施例中，在碳化硅衬底上淀积多个碳化硅区域。在这些实施例中，循环改变前体材料的组分从而选择性地淀积富硅和富碳的区域。应当清楚，通过前体材料浓度的这种循环变化，特殊组分下促成的位错将不会转移到不同生长条件下生长的下一层。
在块70中，提供诸如衬底18的碳化硅衬底(参看图1)。在块72中，在前体混合物中以相对低流量的包含碳的前体(块74)的条件下生长多个第一区域的第一区域或者奇数区域，如区域30、38和43(参看图1)。相应地，在富硅的条件下制造多个第一区域。在块76中，在多个第一区域的第一区域上生长多个第二区域的第一区域或者偶数区域，如区域32、42和44(参看图1)。在块78中，在富碳的条件下生长多个第二区域期间，增加碳的流速。在这些实施例中，改变在任何一对区域之间的横向生长分量，以弯曲位错或过滤最有害的物质。
随着包含碳和硅的前体浓度的变化，诸如温度和压力的淀积参数还可以在生长该区域的同时改变，以改变生长条件。重复步骤72、74、76和78以使多个第一区域(30、38和43)在多个第二区域(32、42和44)之间交替生长以形成具有交替的不同特征的层叠区域的复合结构16。
接着，在块80中，在复合结构16的顶部区域上设置半导体器件，诸如器件层12和14(参看图1)。在一个范例实施例中，器件层12和14可以包括不同的多型碳化硅，如3C、4H、6H、15R、2H、8H或21R-SiC。
尽管在此仅示出和描述了本发明的某些特征，本领域技术人员可以进行很多的修改和变化。因此，应当清楚所附权利要求用于覆盖不脱离本发明的真正精神的所有修改和变化。

Claims (10)

1.一种复合结构(16)，包括具有至少四个垂直分布的区域并且限定了各自界面的碳化硅外延层，其中每个区域的特征在于各自的杂质浓度，其中杂质浓度在每个界面变化，并且其中至少一种单个杂质在所有的区域中的每个杂质浓度超过1×1017cm-3。
2.如权利要求1所述的复合结构(16)，其中每个杂质浓度与杂质离子的浓度相应，杂质离子包括：铝、硼、镓、磷、氧、氮、钒、钛、锗或其组合。
3.如权利要求2所述的复合结构(16)，其中碳化硅外延层是n型掺杂，其应用原子浓度至少为1×1017cm-3氮、磷或两者，并且其中碳化硅外延层具有至少约0.1微米的厚度。
4.如权利要求2所述的复合结构(16)，其中碳化硅外延层是p型掺杂，其应用原子浓度至少为1×1017cm-3铝、镓、硼或其组合，并且其中碳化硅外延层具有至少约0.1微米的厚度。
5.如权利要求1所述的复合结构(16)，其中该区域包括多个第一区域和多个第二区域，其特征分别在于第一和第二杂质浓度，并且其交替设置。
6.如权利要求1所述的复合结构(16)，还包括衬底(18)，其中碳化硅外延层位于衬底(18)上并形成缓冲层。
7.如权利要求6所述的复合结构(16)，还包括位于缓冲层上的半导体器件(12，14)。
8.一种制造复合结构(16)的方法，包括：
在碳化硅衬底(18)上生长碳化硅外延层，其中生长的步骤包括生长多个第一区域和多个第二区域，其垂直地交替设置，其中多个第一区域在第一组生长条件下生长，其中多个第二区域在第二组生长条件下生长，并且其中第一组生长条件不同于第二组生长条件。
9.如权利要求8所述的方法，其中第一组生长条件包括第一掺杂浓度并且第二组生长条件包括第二掺杂浓度，其中第二掺杂浓度不同于第一掺杂浓度。
10.一种复合结构(16)，包括具有垂直地设置的多个区域的碳化硅外延层，其中每个区域的特征在于在区域外延生长期间主导缺陷类型的减少，并且其中主导缺陷类型随着邻接区域而改变。
CN2006101513128A 2005-06-27 2006-06-27 半导体器件及其制造方法 Expired - Fee Related CN1960001B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/168,174 US7391058B2 (en) 2005-06-27 2005-06-27 Semiconductor devices and methods of making same
US11/168,174 2005-06-27
US11/168174 2005-06-27

Publications (2)

Publication Number Publication Date
CN1960001A true CN1960001A (zh) 2007-05-09
CN1960001B CN1960001B (zh) 2013-05-29

Family

ID=37003321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101513128A Expired - Fee Related CN1960001B (zh) 2005-06-27 2006-06-27 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US7391058B2 (zh)
EP (1) EP1739727A3 (zh)
JP (1) JP2007013154A (zh)
KR (2) KR20070000367A (zh)
CN (1) CN1960001B (zh)
CA (1) CA2551209A1 (zh)
IL (1) IL176501A0 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224592A (zh) * 2008-11-20 2011-10-19 丰田自动车株式会社 p型SiC半导体
CN104018213A (zh) * 2014-05-15 2014-09-03 山东大学 一种仿碧玺的合成碳硅石宝石及其制备方法
CN104838474A (zh) * 2012-12-06 2015-08-12 硅电子股份公司 外延晶片及其制备方法
CN114520143A (zh) * 2022-04-20 2022-05-20 浙江大学杭州国际科创中心 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
JP4844330B2 (ja) * 2006-10-03 2011-12-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20090032828A1 (en) * 2007-08-03 2009-02-05 Philips Lumileds Lighting Company, Llc III-Nitride Device Grown on Edge-Dislocation Template
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US8569106B2 (en) * 2009-03-05 2013-10-29 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
EP2432001A4 (en) * 2009-05-11 2012-11-21 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
JP4850960B2 (ja) 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9546420B1 (en) * 2012-10-08 2017-01-17 Sandia Corporation Methods of depositing an alpha-silicon-carbide-containing film at low temperature
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
KR102231643B1 (ko) * 2014-03-13 2021-03-24 엘지이노텍 주식회사 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
CN103928320B (zh) * 2014-04-21 2016-08-24 西安电子科技大学 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
KR102565964B1 (ko) * 2016-12-02 2023-08-09 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
KR102610826B1 (ko) * 2018-08-14 2023-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515313B1 (en) 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
TW515100B (en) * 2000-03-27 2002-12-21 Matsushita Electric Ind Co Ltd SiGeC semiconductor crystal and production method thereof
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
EP1427021B1 (en) 2001-09-14 2011-08-31 Panasonic Corporation Semiconductor device
US6488771B1 (en) 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224592A (zh) * 2008-11-20 2011-10-19 丰田自动车株式会社 p型SiC半导体
CN102224592B (zh) * 2008-11-20 2013-05-22 丰田自动车株式会社 p型SiC半导体
CN104838474A (zh) * 2012-12-06 2015-08-12 硅电子股份公司 外延晶片及其制备方法
CN104018213A (zh) * 2014-05-15 2014-09-03 山东大学 一种仿碧玺的合成碳硅石宝石及其制备方法
CN104018213B (zh) * 2014-05-15 2016-11-16 山东大学 一种仿碧玺的合成碳硅石宝石及其制备方法
CN114520143A (zh) * 2022-04-20 2022-05-20 浙江大学杭州国际科创中心 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片

Also Published As

Publication number Publication date
EP1739727A3 (en) 2011-06-15
IL176501A0 (en) 2006-10-05
CN1960001B (zh) 2013-05-29
US7391058B2 (en) 2008-06-24
JP2007013154A (ja) 2007-01-18
KR20130098954A (ko) 2013-09-05
KR20070000367A (ko) 2007-01-02
CA2551209A1 (en) 2006-12-27
EP1739727A2 (en) 2007-01-03
US20060289873A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
CN1960001B (zh) 半导体器件及其制造方法
KR20060136337A (ko) 복합 구조체 및 복합 구조체 제조 방법
Matsunami Fundamental research on semiconductor SiC and its applications to power electronics
US6329088B1 (en) Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
US8324631B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
CN108807154B (zh) 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
EP2432005A1 (en) Epitaxial substrate for electronic device and process for producing same
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
CN104919571B (zh) 外延晶元，以及使用其的开关元件和发光元件
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
KR20120023710A (ko) 반도체 장치
EP2889398A1 (en) Method of forming Ga2O3-based crystal film and crystal multilayer structure
CN1502124A (zh) 硅锗双极型晶体管
SE527205C2 (sv) Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
US11302782B2 (en) In-situ straining epitaxial process
CN104201211B (zh) 制备SiC超快恢复二极管及工艺
WO2014021365A1 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2005053029A1 (ja) ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子
Li et al. Quasi-vertical GaN merged PN Schottky diode by using the p-NiO/n-GaN heterojunction
CN115425073A (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20140627

EXPY Termination of patent right or utility model