CN114520143A - 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片 - Google Patents

抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片 Download PDF

Info

Publication number
CN114520143A
CN114520143A CN202210413855.1A CN202210413855A CN114520143A CN 114520143 A CN114520143 A CN 114520143A CN 202210413855 A CN202210413855 A CN 202210413855A CN 114520143 A CN114520143 A CN 114520143A
Authority
CN
China
Prior art keywords
silicon carbide
germanium
epitaxial layer
silicon
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210413855.1A
Other languages
English (en)
Other versions
CN114520143B (zh
Inventor
王蓉
皮孝东
邵秦秦
李佳君
刘小平
杨德仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202210413855.1A priority Critical patent/CN114520143B/zh
Publication of CN114520143A publication Critical patent/CN114520143A/zh
Application granted granted Critical
Publication of CN114520143B publication Critical patent/CN114520143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体加工领域，公开了一种抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片，包括：提供碳化硅衬底，所述碳化硅衬底具有基平面位错；通过化学气相沉积法在所述碳化硅衬底表面形成碳化硅外延层，化学气相沉积法的反应气体包括生长气源和掺杂锗源气体，改变碳化硅外延薄膜中锗杂质的浓度，并促使所述锗杂质替代碳化硅外延层中形成的不全位错核心处硅原子，使锗杂质钉扎硅核心不全位错。本发明在碳化硅薄膜外延过程中掺入锗杂质，由于硅核心处的结构畸变，锗杂质会优先替代硅核心不全位错处的硅原子，通过将锗杂质钉扎基平面位错中硅核心不全位错，抑制硅核心不全位错的滑移，以抑制碳化硅基双极型器件的双极型退化。

Description

抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片
技术领域
本发明涉及半导体加工领域，具体涉及一种抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片。
背景技术
半导体碳化硅薄膜中的基平面位错是由层错分隔的两个不全位错，其中Si核心（由Si-Si键组成）不全位错具有极低的滑移能垒。电子-空穴复合、紫外光照或电子束辐照容易诱发Si核心不全位错的滑移，引起层错扩展。在碳化硅基双极型器件工作过程中，电子-空穴复合导致的层错扩张会使双极型器件的正向压降增加，导通电阻和漏电流增大，引发典型的“双极型退化”现象。
为了避免基平面位错引发的“双极型退化”现象，研究者们开发了将基平面位错（BPD）转变为穿透型刃位错（TED,其对器件性能的影响最低）的方法，如：衬底表面处理、增大外延速率和高温间隔生长等。通过将基平面位错转变为穿透型刃位错，将对器件性能影响较大的缺陷转变为对器件性能影响较小的缺陷，抑制了双极型退化，但是基平面位错转变为穿透型刃位错的方法无法完全消除碳化硅薄膜外延中的基平面位错，并且增大了器件的漏电流。
发明内容
本发明针对上述问题，提出了一种抑制双极型退化的碳化硅薄膜外延方法及对应的碳化硅外延片。
本发明采取的技术方案如下：一种抑制双极型退化的碳化硅薄膜外延方法，包括：
提供碳化硅衬底，所述碳化硅衬底具有基平面位错；
通过化学气相沉积法在所述碳化硅衬底表面形成碳化硅外延层，化学气相沉积法的反应气体包括生长气源和掺杂锗源气体，通过调整生长气源与掺杂锗源气体的比例，从而改变碳化硅薄膜中的锗杂质含量，使得锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
可选的，化学气相沉积法形成碳化硅外延层的具体工艺包括：
将化学气相沉积装置中的反应腔室抽真空至5mbar-10mbar，在反应腔室内充入载气，将反应腔室气压稳定在50mbar-200mbar；将反应腔室加热至1500℃-1700℃；保持温度及压力恒定，通入生长气源和掺杂锗源气体，进行碳化硅外延层的生长，所述碳化硅外延层内掺杂有锗。
可选的，所述载气为氢气或氩气，所述生长气源包括硅源和碳源，所述硅源为硅烷、三氯氢硅、二氯氢硅或甲基硅烷，所述碳源为甲烷、乙烯或丙烷。
可选的，在碳化硅外延层形成过程中，引入N杂质作为n型掺杂剂进行掺杂。
可选的，在碳化硅外延层形成过程中，引入Al杂质作为p型掺杂剂进行掺杂。
可选的，所述掺杂锗源气体为锗烷、甲基锗三氯、二氯氢锗或氯化锗。
可选的，所述碳化硅外延层内掺杂的锗杂质浓度在1012-1018cm-3范围。
可选的，所述碳化硅外延层的厚度范围为3μm-300μm。
可选的，所述碳化硅衬底和碳化硅外延层的晶型为4H-SiC。
本发明实施例还提供了一种碳化硅外延片，包括碳化硅衬底，所述碳化硅衬底含有基平面位错，位于所述碳化硅衬底表面的碳化硅外延层，所述碳化硅外延层含有锗杂质，所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
本发明的有益效果是：
在碳化硅薄膜外延过程中掺入Ge杂质，碳化硅衬底的基平面位错会遗传或复制到外延层中，并容易发生分界形成两个不全位错夹带一片层错的结构，不全位错的划移/扩展会引起载流子寿命的显著降低，导致正向压降增加，而Ge杂质在形成的碳化硅外延层中会替代Si，形成电中性的替代位缺陷，由于Si核心处的结构畸变，Ge杂质会优先替代Si核心不全位错处的Si原子，且Ge的晶格大于Si的晶格，通过将Ge杂质钉扎基平面位错中Si核心不全位错，抑制Si核心不全位错的滑移，以抑制碳化硅基双极型器件的双极型退化。
附图说明
图1是本发明实施例中的一种抑制双极型退化的碳化硅薄膜外延方法的流程图；
图2是本发明实施例中的一种抑制双极型退化的碳化硅薄膜外延方中基平面位错的结构示意图。
具体实施方式
如图1所示，一种抑制双极型退化的碳化硅薄膜外延方法，包括：
步骤S100，提供碳化硅衬底，所述碳化硅衬底含有基平面位错；
步骤S200，通过化学气相沉积法在所述碳化硅衬底表面形成碳化硅外延层，化学气相沉积法的反应气体包括生长气源和掺杂锗源气体，通过调整生长气源与掺杂锗源气体的比例，从而改变碳化硅薄膜中的锗杂质含量，并使得所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
具体的，执行步骤S100，提供碳化硅衬底，所述碳化硅衬底具有基平面位错。
在本实施例中，所述碳化硅衬底和后续形成的碳化硅外延层的晶型为4H-SiC。
在其他实施例中，所述碳化硅衬底和后续形成的碳化硅外延层的晶型还可以为2H-SiC、6H-SiC等。
由于目前的碳化硅晶圆制备工艺的限制，碳化硅衬底中存在不少基平面位错，本发明实施例通过在碳化硅衬底表面形成一层基平面位错数量较少的外延层，以提高后续形成的双极型器件的性能。
在本实施例中，提供所述碳化硅衬底具体包括：将碳化硅晶锭进行2-10度斜切，对斜切后的碳化硅晶圆进行化学机械抛光，具体的，将斜切后的碳化硅放入到抛光液，抛光液由超细颗粒、化学氧化剂和液体介质组成的混合液，借助超细颗粒的机械磨削及化学氧化剂的腐蚀作用来完成对碳化硅表面的材料去除，并获得光洁表面，之后在光洁的碳化硅衬底表面生成所需要的碳化硅外延层。
在其他实施例中，在进行化学气相沉积形成外延层之前，还可以通入氢气对碳化硅衬底表面进行原位刻蚀。
执行步骤S200，通过化学气相沉积法在所述碳化硅衬底表面形成碳化硅外延层，化学气相沉积法的反应气体包括生长气源和掺杂锗源气体，通过调整生长气源与掺杂锗源气体的比例，使得所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
在本实施例中，化学气相沉积法形成碳化硅外延层的具体工艺包括：将化学气相沉积装置中的反应腔室抽真空至5mbar-10mbar，在反应腔室内充入载气，载气为氢气或氩气，将反应腔室气压稳定在50mbar-200mbar；将反应腔室加热至1500℃-1700℃；保持温度及压力恒定，通入生长气源和掺杂锗源气体，进行碳化硅外延层的生长，所述碳化硅外延层内掺杂有锗。
其中，所述生长气源包括硅源和碳源，所述硅源为硅烷、三氯氢硅、二氯氢硅、甲基硅烷其中的一种或几种，所述碳源为甲烷、乙烯、丙烷其中的一种或几种，本领域技术人员可以根据需要调整适合的硅源和碳源。
所述掺杂锗源气体为锗烷、甲基锗三氯、二氯氢锗或氯化锗其中的一种或几种，通过调整生长气源与掺杂锗源气体的比例，所述碳化硅外延层内掺杂的锗杂质浓度在1012-1018cm-3范围，形成的碳化硅薄膜外延厚度范围为3μm-300μm。
在碳化硅外延层形成过程中，通过氮气引入N杂质作为n型掺杂剂进行掺杂。
或者，在碳化硅外延层形成过程中，通过三甲基铝引入Al杂质作为p型掺杂剂进行掺杂。
当碳化硅外延层生长至所需厚度时，关闭生长气源和掺杂锗源气体，降低生长腔室压力，完成碳化硅外延层生长。
本发明实施例还提供了一种碳化硅外延片，包括碳化硅衬底，所述碳化硅衬底含有基平面位错，位于所述碳化硅衬底表面的碳化硅外延层，所述碳化硅外延层含有锗杂质，所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
本实施例中，在碳化硅衬底上形成碳化硅外延层后，采用光致发光映射，找到衬底中的基平面位错，并对基平面位错进行持续波长为240-350nm的紫外光辐照，通过观察紫外光辐照下基平面位错是否扩展，以验证Ge杂质对基平面位错的Si核心不全位错的钉扎作用。
实验结果：如图2中的(a)所示，常规碳化硅外延薄膜经过5小时紫外照射后的光致发光图像，在光致发光测试中，以325nm的入射光激发，在420nm的发光范围（BPD中层错的发光峰在420-425nm范围）内做发光图谱映射，可明显看到BPD的扩张现象；
如图2中的(b)所示为掺锗的碳化硅外延薄膜经过5小时紫外照射后的光致发光图像，可以看到，锗杂质的钉扎效应显著抑制了BPD的扩张。
在本发明中，通过在碳化硅薄膜外延过程中掺入Ge杂质，碳化硅衬底的基平面位错会遗传或复制到外延层中，并容易发生分界形成两个不全位错夹带一片层错的结构，不全位错的划移/扩展会引起载流子寿命的显著降低，导致正向压降增加，而Ge杂质在形成的碳化硅外延层中会替代Si，形成电中性的替代位缺陷，由于Si核心处的结构畸变，Ge杂质会优先替代Si核心不全位错处的Si原子，且Ge的晶格大于Si的晶格，通过将Ge杂质钉扎基平面位错中Si核心不全位错，抑制Si核心不全位错的滑移，以抑制碳化硅基双极型器件的双极型退化。
以上所述仅为本发明的优选实施例，并非因此即限制本发明的专利保护范围，凡是运用本发明说明书及附图内容所作的等效结构变换，直接或间接运用在其他相关的技术领域，均同理包括在本发明的保护范围内。

Claims (10)

1.一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，包括：
提供碳化硅衬底，所述碳化硅衬底含有基平面位错；
通过化学气相沉积法在所述碳化硅衬底表面形成碳化硅外延层，化学气相沉积法的反应气体包括生长气源和掺杂锗源气体，通过调整生长气源与掺杂锗源气体的比例，从而改变碳化硅薄膜中的锗杂质含量，并使得所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
2.根据权利要求1所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，化学气相沉积法形成碳化硅外延层的具体工艺包括：
将化学气相沉积装置中的反应腔室抽真空至5mbar-10mbar，在反应腔室内充入载气，将反应腔室气压稳定在50mbar-200mbar；将反应腔室加热至1500℃-1700℃；保持温度及压力恒定，通入生长气源和掺杂锗源气体，进行碳化硅外延层的生长，所述碳化硅外延层内掺杂有锗。
3.根据权利要求2所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，所述载气为氢气或氩气，所述生长气源包括硅源和碳源，所述硅源为硅烷、三氯氢硅、二氯氢硅或甲基硅烷，所述碳源为甲烷、乙烯或丙烷。
4.根据权利要求2所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，在碳化硅外延层形成过程中，引入N杂质作为n型掺杂剂进行掺杂。
5.根据权利要求2所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，在碳化硅外延层形成过程中，引入Al杂质作为p型掺杂剂进行掺杂。
6.根据权利要求2所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，所述掺杂锗源气体为锗烷、甲基锗三氯、二氯氢锗或氯化锗。
7.根据权利要求1所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，所述碳化硅外延层内掺杂的锗杂质浓度在1012-1018cm-3范围。
8.根据权利要求1所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，所述碳化硅外延层的厚度范围为3μm-300μm。
9.根据权利要求1所述的一种抑制双极型退化的碳化硅薄膜外延方法，其特征在于，所述碳化硅衬底和碳化硅外延层的晶型为4H-SiC。
10.一种碳化硅外延片，其特征在于，包括碳化硅衬底，所述碳化硅衬底含有基平面位错；位于所述碳化硅衬底表面的碳化硅外延层，所述碳化硅外延层含有锗杂质，所述锗杂质替代碳化硅外延层中形成的不全位错核心处Si原子，使锗杂质钉扎Si核心不全位错。
CN202210413855.1A 2022-04-20 2022-04-20 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片 Active CN114520143B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210413855.1A CN114520143B (zh) 2022-04-20 2022-04-20 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210413855.1A CN114520143B (zh) 2022-04-20 2022-04-20 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片

Publications (2)

Publication Number Publication Date
CN114520143A true CN114520143A (zh) 2022-05-20
CN114520143B CN114520143B (zh) 2023-07-28

Family

ID=81600165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210413855.1A Active CN114520143B (zh) 2022-04-20 2022-04-20 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片

Country Status (1)

Country Link
CN (1) CN114520143B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631234A (en) * 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
JPH09157092A (ja) * 1995-12-13 1997-06-17 Nippon Steel Corp 単結晶炭化珪素の製造方法
CN1960001A (zh) * 2005-06-27 2007-05-09 通用电气公司 半导体器件及其制造方法
JP2010053035A (ja) * 2009-12-08 2010-03-11 Nippon Steel Corp 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
US20100199910A1 (en) * 2009-02-12 2010-08-12 Denso Corporation Method of manufacturing silicon carbide single crystal
CN101896647A (zh) * 2008-01-15 2010-11-24 新日本制铁株式会社 碳化硅单晶锭、由该单晶锭得到的基板及外延片
JP2015020945A (ja) * 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
CN105568385A (zh) * 2016-01-22 2016-05-11 山东大学 一种掺锗SiC体单晶材料的生长方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN106803479A (zh) * 2016-12-26 2017-06-06 中国电子科技集团公司第五十五研究所 一种提高有效面积的碳化硅外延片的制备方法
CN106968018A (zh) * 2017-04-10 2017-07-21 山东大学 一种锗氮共掺的碳化硅单晶材料的生长方法
CN107123593A (zh) * 2017-04-11 2017-09-01 山东大学 一种掺锗碳化硅欧姆接触形成方法
US20200056302A1 (en) * 2017-03-02 2020-02-20 University Of South Carolina Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
CN111172592A (zh) * 2019-12-24 2020-05-19 山东天岳先进材料科技有限公司 一种掺杂碳化硅单晶、衬底及制备方法和使用的装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631234A (en) * 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
JPH09157092A (ja) * 1995-12-13 1997-06-17 Nippon Steel Corp 単結晶炭化珪素の製造方法
CN1960001A (zh) * 2005-06-27 2007-05-09 通用电气公司 半导体器件及其制造方法
CN101896647A (zh) * 2008-01-15 2010-11-24 新日本制铁株式会社 碳化硅单晶锭、由该单晶锭得到的基板及外延片
US20100199910A1 (en) * 2009-02-12 2010-08-12 Denso Corporation Method of manufacturing silicon carbide single crystal
JP2010053035A (ja) * 2009-12-08 2010-03-11 Nippon Steel Corp 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP2015020945A (ja) * 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
CN105568385A (zh) * 2016-01-22 2016-05-11 山东大学 一种掺锗SiC体单晶材料的生长方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN106803479A (zh) * 2016-12-26 2017-06-06 中国电子科技集团公司第五十五研究所 一种提高有效面积的碳化硅外延片的制备方法
US20200056302A1 (en) * 2017-03-02 2020-02-20 University Of South Carolina Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
CN106968018A (zh) * 2017-04-10 2017-07-21 山东大学 一种锗氮共掺的碳化硅单晶材料的生长方法
CN107123593A (zh) * 2017-04-11 2017-09-01 山东大学 一种掺锗碳化硅欧姆接触形成方法
CN111172592A (zh) * 2019-12-24 2020-05-19 山东天岳先进材料科技有限公司 一种掺杂碳化硅单晶、衬底及制备方法和使用的装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALASSAAD: "Ge Assisted SiC Epitaxial Growth by CVD on SiC Substrate", 《MATERIALS SCIENCE FORUM》 *

Also Published As

Publication number Publication date
CN114520143B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
WO2018108006A1 (zh) 降低碳化硅外延基平面位错密度的方法
KR102285498B1 (ko) 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
US7531433B2 (en) Homoepitaxial growth of SiC on low off-axis SiC wafers
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US8574528B2 (en) Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
US8367510B2 (en) Process for producing silicon carbide semiconductor device
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
EP2700739A1 (en) Epitaxial silicon carbide single-crystal substrate and process for producing same
JP2006321696A (ja) 炭化珪素単結晶の製造方法
Zhao Surface defects in 4H-SiC homoepitaxial layers
JP2009295728A (ja) 炭化珪素半導体基板およびその製造方法
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
JP7259615B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP6850845B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP2012151401A (ja) 半導体基板及びその製造方法
JP2006332495A (ja) 炭化珪素半導体装置の製造方法
CN114520143B (zh) 抑制双极型退化的碳化硅薄膜外延方法、碳化硅外延片
US20230118623A1 (en) Buffer layer on silicon carbide substrate, and method for forming buffer layer
JP5672021B2 (ja) 半導体基板の製造方法
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
US10879359B2 (en) Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
CN113078205A (zh) 基于Al-N共掺的SiC外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant