CN102569645A - 相变存储器及其形成方法 - Google Patents
相变存储器及其形成方法 Download PDFInfo
- Publication number
- CN102569645A CN102569645A CN2010105948464A CN201010594846A CN102569645A CN 102569645 A CN102569645 A CN 102569645A CN 2010105948464 A CN2010105948464 A CN 2010105948464A CN 201010594846 A CN201010594846 A CN 201010594846A CN 102569645 A CN102569645 A CN 102569645A
- Authority
- CN
- China
- Prior art keywords
- phase transition
- epitaxial loayer
- transition storage
- storage according
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器及其形成方法，所述相变存储器的形成方法包括：提供半导体衬底；在所述半导体衬底上形成沟槽；在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。本发明有利于改善PN结的膜层质量，提高作为字线的第一外延层的掺杂浓度的均匀性，而且有利于避免字线电阻升高的问题。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种相变存储器及其形成方法。
背景技术
相变存储器(PCM，Phase Change Memory)是一种新型的存储器，是在32nm工艺节点下最有可能取代闪存(Flash)的非挥发性存储器。其存储原理是相变材料发生相变在高阻态和低阻态之间转换，以实现存储功能。一般的，通过施加电信号产生热量，使得相变材料在低阻的结晶态和高阻的非晶态之间相互转换。最常用的相变材料是硫族化合物，特别是锗-锑-碲(GST，Ge2Sb2Te5)。
现有技术的相变存储器一般采用N型掺杂的掩埋层(NBL，N type BuriedLayer)作为字线，图1至图3示出了现有技术的一种相变存储器的形成方法。
如图1所示，提供半导体衬底10，在所述半导体衬底10上形成光刻胶层11并对其进行图形化，定义出掩埋层的图形。
如图2所示，以所述图形化后的光刻胶层11为掩膜对所述半导体衬底10进行离子注入，在所述半导体衬底10中形成掩埋层12。注入离子一般为N型离子，最常用的为砷离子。之后将所述图形化后的光刻胶层11去除。
如图3所示，在所述掩埋层12上依次形成PN结13和相变材料14。所述PN结13的形成方法一般为外延生长，包括P型掺杂层和N型掺杂层，二者构成PN结。所述相变材料14的形成方法可以为化学气相沉积(CVD)、物理气相沉积(PVD)等，其材料一般为GST。
上述方法采用离子注入形成掩埋层12，在离子注入的过程中会对所述半导体衬底10的表面造成损伤，破坏其晶格结构，使得后续在使用外延生长形成PN结13时，外延生长形成的膜层质量较差，从而影响PN结13的导通电阻等性能，进而影响在使用过程中通过PN结13施加至所述相变材料14的电压及产生的热量，导致整个相变存储器的性能下降。而且通过离子注入形成的掩埋层12的掺杂浓度的均匀性较差，同样也会影响相变存储器的性能。
发明内容
本发明解决的问题是相变存储器中的PN结的膜层质量较差，而且掩埋层的掺杂浓度均匀性较差的问题。
为解决上述问题，本发明提供了一种相变存储器的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成沟槽；
在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。
可选的，所述相变存储器的形成方法还包括：在所述第一外延层上外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料。
可选的，所述第二外延层的形成过程和所述第一外延层的形成过程是非原位的。
可选的，所述第二外延层的厚度为至
可选的，所述第二外延层的厚度为
至
可选的，使用第一选择性外延生长形成所述第一外延层。
可选的，在所述第一选择性外延生长过程中引入磷离子，砷离子，或锑离子。
可选的，所述第一选择性外延生长的反应物包括：硅烷(SiH4)和二氯二氢硅(SiH2Cl2)中的一种，砷烷(AsH3)和磷烷(PH3)中的一种，氯化氢(HCl)和氢气(H2)。
可选的，所述SiH4或SiH2Cl2的流量(gas flow rate)为1sccm至1000sccm，所述AsH3或PH3的流量为1sccm至1000sccm，所述HCl的流量为1sccm至1000sccm，所述H2的流量为0.1slm至100slm。
可选的，在所述第一选择性外延生长过程中引入硼离子或铟离子。
可选的，所述第一选择性外延生长的反应温度为550℃至1100℃，反应压强为0.1Torr至100Torr。
可选的，使用第二选择性外延生长形成所述第二外延层。
可选的，所述第二选择性外延生长的反应温度低于所述第一选择性外延生长的反应温度。
可选的，所述第二选择性外延生长的反应压强低于所述第一选择性外延生长的反应压强。
可选的，所述第二选择性外延生长的反应物的流速(gas velocity)大于所述第一选择性外延生长的反应物的流速。
可选的，所述相变存储器的形成方法还包括：在所述第二外延层上依次形成PN结和相变材料。
可选的，所述相变存储器的形成方法还包括：在所述第一外延层上依次形成PN结和相变材料。
可选的，所述相变材料的材料为锗-锑-碲。
可选的，所述在所述半导体衬底上形成沟槽包括：
在所述半导体衬底上形成衬垫层和硬掩膜层；
对所述硬掩膜层和衬垫层进行图形化，定义出所述沟槽的图形；
以所述硬掩膜层为掩膜，对所述半导体衬底进行刻蚀，形成所述沟槽。
可选的，所述半导体衬底为硅衬底，所述衬垫层的材料为氧化硅，所述硬掩膜层的材料为氮化硅。
本发明还提供了一种相变存储器，包括：
半导体衬底，其中形成有沟槽；
第一外延层，形成于所述沟槽中，所述第一外延层为N型掺杂或P型掺杂的半导体材料；
第二外延层，形成于所述第一外延层之上，所述第二外延层为非掺杂的半导体材料。
可选的，所述第二外延层的厚度为
至
可选的，所述第二外延层的厚度为至
可选的，所述第一外延层为N型掺杂的半导体材料，掺杂离子为磷离子，砷离子，或锑离子。
可选的，所述第一外延层为P型掺杂的半导体材料，掺杂离子为硼离子或铟离子。
可选的，所述相变存储器还包括：
PN结，形成于所述第二外延层之上；
相变材料，形成于所述PN结之上。
可选的，所述相变材料的材料为锗-锑-碲。
与现有技术相比，本发明具有以下优点：
本技术方案在半导体衬底上形成沟槽，之后在所述沟槽中通过外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。所述第一外延层用作相变存储器的字线，相当于现有技术中的掩埋层，由于其形成过程是通过外延生长形成的，因此避免了半导体衬底表面的损伤，有利于改善后续形成在其上的其他薄膜如PN结的膜层质量，而且与离子注入相比，采用外延生长形成的第一外延层的掺杂浓度更为均匀，有利于提高相变存储器的器件性能。
进一步的，本技术方案还在所述第一外延层上通过外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料，能够有效的抑制第一外延层的自掺杂效应(auto doping effect)，避免自掺杂效应导致的字线电阻升高的问题。
附图说明
图1至图3是现有技术的一种相变存储器的形成方法的中间结构的剖面图；
图4是本发明实施例的相变存储器的形成方法的流程示意图；
图5至图11是本发明实施例的相变存储器的形成方法的中间结构的剖面图。
具体实施方式
现有技术使用离子注入在半导体衬底中形成掩埋层作为相变存储器的字线，但是离子注入的过程会对半导体衬底的表面造成损伤，影响后续形成在其上的PN结的膜层质量，导致器件性能下降。
本技术方案在半导体衬底上形成沟槽，之后在所述沟槽中通过外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。所述第一外延层用作相变存储器的字线，相当于现有技术中的掩埋层，由于其形成过程是通过外延生长形成的，因此避免了半导体衬底表面的损伤，有利于改善后续形成在其上的其他薄膜如PN结的膜层质量，而且与离子注入相比，采用外延生长形成的第一外延层的掺杂浓度更为均匀，有利于提高相变存储器的器件性能。
进一步的，本技术方案还在所述第一外延层上通过外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料，能够有效的抑制第一外延层的自掺杂效应，避免自掺杂效应导致的字线电阻升高的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图4示出了本发明实施例的相变存储器的形成方法的流程示意图，包括：
步骤S21，提供半导体衬底；
步骤S22，在所述半导体衬底上形成沟槽；
步骤S23，在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。
图5至图11示出了本发明实施例的相变存储器的形成方法的中间结构的剖面图，下面结合图4和图5至图11对本发明的实施例进行详细说明。
结合图4和图5，执行步骤S21，提供半导体衬底。具体的，提供半导体衬底20，所述半导体衬底20可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构，其中还可以形成有MOS晶体管等半导体器件(图中未示出)，本实施例中所述半导体衬底20为硅衬底。
结合图4和图6至图7，执行步骤S22，在所述半导体衬底上形成沟槽。
具体的，首先参考图6，在所述半导体衬底20上依次形成衬垫层21和硬掩膜层22，并对所述衬垫层21和硬掩膜层22进行图形化，定义出沟槽的形状。本实施中，所述衬垫层21的材料为氧化硅，所述硬掩膜层22为氮化硅，在其他实施例中，还可以根据所述半导体衬底20的材料选择其他材料形成所述衬垫层21和硬掩膜层22。
之后参考图7，以所述图形化后的硬掩膜层22为掩膜，对所述半导体衬底20进行刻蚀，形成沟槽23。刻蚀的过程可以是各向异性的干法刻蚀。
结合图4和图8，执行步骤S23，在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。具体的，在所述沟槽中外延生长形成第一外延层24，本实施例中所述第一外延层24的材料为N型掺杂的硅或P型掺杂的硅，其形成方法优选为第一选择性外延生长(SEG，Selective Epitaxial Growth)。
根据实施例的不同，所述第一外延层24可以是N型掺杂的，在所述第一选择性外延生长过程中引入N型掺杂离子，如磷离子，砷离子，或锑离子。具体的，本实施例中所述第一选择性外延生长的反应物包括：SiH4和SiH2Cl2中的一种，AsH3和PH3中的一种，HCl和H2，其中，所述SiH4或SiH2Cl2的流量为1sccm至1000sccm，所述AsH3或PH3的流量为1sccm至1000sccm，所述HCl的流量为1sccm至1000sccm，所述H2的流量为0.1slm至100slm，所述第一选择性外延生长的反应温度为550℃至1100℃，反应压强为0.1Torr至100Torr。
根据实施例的不同，所述第一外延层24可以是P型掺杂的，在所述第一选择性外延生长过程中引入P型掺杂离子，如硼离子或铟离子，其反应物和反应条件与前述反应过程类似，只需将引入掺杂离子的反应物AsH3或PH3更换为含P型掺杂离子的反应物，如氟化硼(BF3)。
所述第一外延层24用作相变存储器的字线，相当于现有技术中的掩埋层。由于本实施例中采用外延生长形成所述第一外延层24，其表面并没有被损伤，内部晶格排布整齐且致密，有利于改善后续形成在其上的其他薄膜的膜层质量，而且还有利于避免晶格损伤导致的漏电流等问题。此外，通过在外延生长过程中引入掺杂离子，使得形成的第一外延层24中掺杂离子的浓度分布比较均匀，优于离子注入的方式。
在实际工业生产中，可以通过控制所述外延生长的反应参数，如反应气体流量、反应时间等来控制所述第一外延层24的厚度，有利于在厚度方向上减小整个相变存储器的尺寸。而采用离子注入的方式形成的掩埋层，由于离子注入工艺本身的限制，形成的掩埋层的厚度存在极限，因此实施例的方案能够更好的适用于特征尺寸较小的相变存储器。
参考图9，作为一个优选的实施例，在形成所述第一外延层24之后，还在其上外延生长形成第二外延层25，覆盖所述第一外延层24的表面，所述第二外延层为非掺杂的半导体材料，本实施例中为非掺杂的硅。所述第二外延层25的厚度为
至
优选为
至
所述第二外延层25的形成方法可以是第二选择性外延生长，其反应物和反应条件与所述第一外延层24类似，只是不包括AsH3、PH3、BF3等引入掺杂离子的气体，优选的，所述第二选择性外延生长的反应温度低于所述第一选择性外延生长的反应温度，所述第二选择性外延生长的反应压强低于所述第一选择性外延生长的反应压强，所述第二选择性外延生长的反应物的流速大于所述第一选择性外延生长的反应物的流速，其中，流速大指的是通入的反应物的流量较大，同时通入的反应物的压强可以不变或略小。在上述反应条件下，生成的第二外延层25可以有效的抑制第一外延层24的自掺杂效应，尤其是抑制横向的自掺杂效应，有利于缓解自掺杂效应导致的第一外延层24的电阻增大的问题。
优选的，所述第二外延层25的形成过程和所述第一外延层24的形成过程是非原位的，即第一选择性外延生长和第二选择性外延生长是在不同的设备或反应腔中完成的，避免第一外延层24形成过程中的掺杂离子对第二外延层25的污染。
参考图10，去除所述半导体衬底20表面上的硬掩膜层和衬垫层，去除方法可以是干法刻蚀、湿法刻蚀等。
参考图11，在所述第二外延层25上依次形成PN结26和相变材料27，所述相变材料27的材料可以是锗-锑-碲。所述PN结26和相变材料27的形成方法可以是现有技术常用的方法，如使用外延生长形成所述PN结26，使用化学气相沉积或物理气相沉积形成所述相变材料27。
至此，本实施例形成的相变存储器的结构如图11所示，包括：半导体衬底20，其中形成有沟槽；第一外延层24，形成于所述沟槽中，所述第一外延层24为N型掺杂的半导体材料或P型掺杂的半导体材料，用作相变存储器的字线；第二外延层25，形成于所述第一外延层24之上，所述第二外延层25为非掺杂的半导体材料；PN结26，形成于所述第二外延层25之上，相变材料27，形成于所述PN结26之上。
由于本实施例采用外延生长形成所述第一外延层24，避免了晶格结构的损伤，使得形成在其上的第二外延层25以及PN结26的膜层质量都比较高，PN结26的膜层质量高可以有利于控制施加至相变材料27的电压和产生的热量，可以有效的改善整个相变存储器的性能。
此外，由于所述第一外延层24上形成有非掺杂的第二外延层25，因此在形成PN结26和相变材料27等过程中，第二外延层25可以有效的抑制第一外延层24中的掺杂离子的自掺杂效应，从而避免自掺杂效应导致的第一外延层24电阻率升高的问题，即避免了相变存储器的字线电阻增大的问题，有利于改善相变存储器的器件性能。
需要说明的是，本实施例在所述第一外延层24上形成了第二外延层25以抑制自掺杂效应，在本发明的其他具体实施例中，也可以不形成所述第二外延层25，而直接在所述第一外延层24上依次形成PN结26和相变材料27。
综上，本技术方案在半导体衬底上形成沟槽，之后在所述沟槽中通过外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。所述第一外延层用作相变存储器的字线，相当于现有技术中的掩埋层，由于其形成过程是通过外延生长形成的，因此避免了半导体衬底表面的损伤，有利于改善后续形成在其上的其他薄膜如PN结的膜层质量，而且与离子注入相比，采用外延生长形成的第一外延层的掺杂浓度更为均匀，有利于提高相变存储器的器件性能。
进一步的，本技术方案还在所述第一外延层上通过外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料，能够有效的抑制第一外延层的自掺杂效应，避免自掺杂效应导致的字线电阻升高的问题。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (27)
1.一种相变存储器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成沟槽；
在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。
2.根据权利要求1所述的相变存储器的形成方法，其特征在于，还包括：在所述第一外延层上外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料。
3.根据权利要求2所述的相变存储器的形成方法，其特征在于，所述第二外延层的形成过程和所述第一外延层的形成过程是非原位的。
4.根据权利要求2所述的相变存储器的形成方法，其特征在于，所述第二外延层的厚度为
至
5.根据权利要求4所述的相变存储器的形成方法，其特征在于，所述第二外延层的厚度为
至
6.根据权利要求2所述的相变存储器的形成方法，其特征在于，使用第一选择性外延生长形成所述第一外延层。
7.根据权利要求6所述的相变存储器的形成方法，其特征在于，在所述第一选择性外延生长过程中引入磷离子，砷离子，或锑离子。
8.根据权利要求7所述的相变存储器的形成方法，其特征在于，所述第一选择性外延生长的反应物包括：SiH4和SiH2Cl2中的一种，AsH3和PH3中的一种，HCl和H2。
9.根据权利要求8所述的相变存储器的形成方法，其特征在于，所述SiH4或SiH2Cl2的流量为1sccm至1000sccm，所述AsH3或PH3的流量为1sccm至1000sccm，所述HCl的流量为1sccm至1000sccm，所述H2的流量为0.1slm至100slm。
10.根据权利要求6所述的相变存储器的形成方法，其特征在于，在所述第一选择性外延生长过程中引入硼离子或铟离子。
11.根据权利要求6所述的相变存储器的形成方法，其特征在于，所述第一选择性外延生长的反应温度为550℃至1100℃，反应压强为0.1Torr至100Torr。
12.根据权利要求6所述的相变存储器的形成方法，其特征在于，使用第二选择性外延生长形成所述第二外延层。
13.根据权利要求12所述的相变存储器的形成方法，其特征在于，所述第二选择性外延生长的反应温度低于所述第一选择性外延生长的反应温度。
14.根据权利要求12所述的相变存储器的形成方法，其特征在于，所述第二选择性外延生长的反应压强低于所述第一选择性外延生长的反应压强。
15.根据权利要求12所述的相变存储器的形成方法，其特征在于，所述第二选择性外延生长的反应物的流速大于所述第一选择性外延生长的反应物的流速。
16.根据权利要求2所述的相变存储器的形成方法，其特征在于，还包括：在所述第二外延层上依次形成PN结和相变材料。
17.根据权利要求1所述的相变存储器的形成方法，其特征在于，还包括：在所述第一外延层上依次形成PN结和相变材料。
18.根据权利要求16或17所述的相变存储器的形成方法，其特征在于，所述相变材料的材料为锗-锑-碲。
19.根据权利要求1所述的相变存储器的形成方法，其特征在于，所述在所述半导体衬底上形成沟槽包括：
在所述半导体衬底上形成衬垫层和硬掩膜层；
对所述硬掩膜层和衬垫层进行图形化，定义出所述沟槽的图形；
以所述硬掩膜层为掩膜，对所述半导体衬底进行刻蚀，形成所述沟槽。
20.根据权利要求19所述的相变存储器的形成方法，其特征在于，所述半导体衬底为硅衬底，所述衬垫层的材料为氧化硅，所述硬掩膜层的材料为氮化硅。
21.一种相变存储器，其特征在于，包括：
半导体衬底，其中形成有沟槽；
第一外延层，形成于所述沟槽中，所述第一外延层为N型掺杂或P型掺杂的半导体材料；
第二外延层，形成于所述第一外延层之上，所述第二外延层为非掺杂的半导体材料。
22.根据权利要求21所述的相变存储器，其特征在于，所述第二外延层的厚度为
至
23.根据权利要求21所述的相变存储器，其特征在于，所述第二外延层的厚度为
至
24.根据权利要求21所述的相变存储器，其特征在于，所述第一外延层为N型掺杂的半导体材料，掺杂离子为磷离子，砷离子，或锑离子。
25.根据权利要求21所述的相变存储器，其特征在于，所述第一外延层为P型掺杂的半导体材料，掺杂离子为硼离子或铟离子。
26.根据权利要求21所述的相变存储器，其特征在于，还包括：
PN结，形成于所述第二外延层之上；
相变材料，形成于所述PN结之上。
27.根据权利要求26所述的相变存储器，其特征在于，所述相变材料的材料为锗-锑-碲。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105948464A CN102569645A (zh) | 2010-12-17 | 2010-12-17 | 相变存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105948464A CN102569645A (zh) | 2010-12-17 | 2010-12-17 | 相变存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569645A true CN102569645A (zh) | 2012-07-11 |
Family
ID=46414552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105948464A Pending CN102569645A (zh) | 2010-12-17 | 2010-12-17 | 相变存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569645A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538716A (zh) * | 2017-03-06 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 降低自掺杂效应的方法及半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030535A (zh) * | 2007-04-11 | 2007-09-05 | 河北普兴电子科技股份有限公司 | 一种重掺砷衬底的硅外延方法 |
| CN101075632A (zh) * | 2006-05-19 | 2007-11-21 | 三星电子株式会社 | 相变存储单元、相变存储器件、电子系统及其制造方法 |
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| CN101465383A (zh) * | 2008-12-30 | 2009-06-24 | 中国科学院上海微系统与信息技术研究所 | 肖特基二极管及制造方法、电阻转换存储器制造方法 |
| US20100059731A1 (en) * | 2008-09-05 | 2010-03-11 | Heon Yong Chang | Phase change memory device and method for manufacturing the same |
| US20100163820A1 (en) * | 2008-12-26 | 2010-07-01 | Min Seok Son | Phase change memory device having a reduced contact area and method for manufacturing the same |
-
2010
- 2010-12-17 CN CN2010105948464A patent/CN102569645A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075632A (zh) * | 2006-05-19 | 2007-11-21 | 三星电子株式会社 | 相变存储单元、相变存储器件、电子系统及其制造方法 |
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| CN101030535A (zh) * | 2007-04-11 | 2007-09-05 | 河北普兴电子科技股份有限公司 | 一种重掺砷衬底的硅外延方法 |
| US20100059731A1 (en) * | 2008-09-05 | 2010-03-11 | Heon Yong Chang | Phase change memory device and method for manufacturing the same |
| US20100163820A1 (en) * | 2008-12-26 | 2010-07-01 | Min Seok Son | Phase change memory device having a reduced contact area and method for manufacturing the same |
| CN101465383A (zh) * | 2008-12-30 | 2009-06-24 | 中国科学院上海微系统与信息技术研究所 | 肖特基二极管及制造方法、电阻转换存储器制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538716A (zh) * | 2017-03-06 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 降低自掺杂效应的方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI787464B (zh) | 在反應室內之基板表面上沉積共摻雜多晶矽膜之方法 | |
| TWI828731B (zh) | 於低溫選擇性矽鍺磊晶之方法 | |
| KR102656770B1 (ko) | 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조 | |
| TWI692545B (zh) | 形成高ｐ型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置 | |
| TW202135319A (zh) | 具有經摻雜半導體層之結構及用於形成上述結構之方法及系統 | |
| KR101728377B1 (ko) | 도핑된 반도체 막들 및 프로세싱 | |
| US20200144058A1 (en) | Methods for depositing a boron doped silicon germanium film | |
| KR20190009700A (ko) | Iv족 반도체의 선택적 증착 방법 및 이와 관련된 반도체 소자 구조 | |
| TW202127510A (zh) | 用於使用犧牲蓋層選擇性沉積之方法 | |
| TWI712091B (zh) | 自對準垂直場效電晶體的製造方法 | |
| KR20190009697A (ko) | 4족 반도체 증착 방법 및 관련된 반도체 소자 구조체 | |
| KR20190049448A (ko) | 반도체 구조를 형성하는 방법 및 이와 관련된 반도체 구조 | |
| CN104051502A (zh) | 通过阳极化形成具有介质隔离的体SiGe鳍片 | |
| US20140191180A1 (en) | Low temperature p+ polycrystalline silicon material for non-volatile memory device | |
| US11800716B2 (en) | Method for in situ preparation of antimony-doped silicon and silicon germanium films | |
| US10269957B2 (en) | Reduced resistance source and drain extensions in vertical field effect transistors | |
| US7943463B2 (en) | Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon | |
| KR20100086735A (ko) | 실리콘 막 형성 방법, ｐｎ 접합 형성 방법 및 이를 이용하여 형성된 ｐｎ 접합 | |
| CN102569645A (zh) | 相变存储器及其形成方法 | |
| US8759201B2 (en) | Method of forming high growth rate, low resistivity germanium film on silicon substrate | |
| EP3832696A1 (en) | Formation of a sige(:b):ga layer | |
| US20110073826A1 (en) | Phase change memory device and fabrication method thereof | |
| KR100951660B1 (ko) | 상변화 메모리 장치 및 그 제조방법 | |
| CN102569648B (zh) | 相变存储器及其制备方法 | |
| CN102544358B (zh) | 相变存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121119 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121119 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |