CN106910676A - P+衬底上本征层的生长方法 - Google Patents

P+衬底上本征层的生长方法 Download PDF

Info

Publication number
CN106910676A
CN106910676A CN201710203991.7A CN201710203991A CN106910676A CN 106910676 A CN106910676 A CN 106910676A CN 201710203991 A CN201710203991 A CN 201710203991A CN 106910676 A CN106910676 A CN 106910676A
Authority
CN
China
Prior art keywords
layer
intrinsic
substrates
growing method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710203991.7A
Other languages
English (en)
Inventor
侯志义
陈秉克
赵丽霞
袁肇耿
薛宏伟
张志勤
贾松
任丽翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puxing Electronic Science & Technology Co Ltd Hebei
Original Assignee
Puxing Electronic Science & Technology Co Ltd Hebei
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puxing Electronic Science & Technology Co Ltd Hebei filed Critical Puxing Electronic Science & Technology Co Ltd Hebei
Priority to CN201710203991.7A priority Critical patent/CN106910676A/zh
Publication of CN106910676A publication Critical patent/CN106910676A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种P+衬底上本征层的生长方法，涉及本征层的生长方法技术领域。所述方法包括如下步骤：在P+衬底上生长10微米的第一本征硅层，在第一本征硅层的上表面外延生产第一外延层，外延后清洗表面消除第一外延层表面的氧化层；在第一外延层的表面二次生长一定厚度的第二本征硅层，对第二本征硅层进行外延，生长一定厚度的第二外延层。所述方法通过二次生长本征层和二次外延工艺，使得通过所述方法生长的一层或多层外延层纵向分布平坦，从而造成通过所述衬底制作的器件性能稳定性强。

Description

P+衬底上本征层的生长方法
技术领域
本发明涉及本征层的生长方法技术领域，尤其涉及一种P+衬底上本征层的生长方法。
背景技术
数字处理器部分处理能力的提高， 对作为端口或模拟信号处理的模拟部分提出了更高的要求， 标准 MOS 在高速电路中的地位需要提升， 各种新型 CMOS 工艺技术发展迅速。有一些公司对原有 MOS 工艺做了革新， 其中使用外延片作为原材料减少电路中寄生效应为最重要的改进之一。芯片的速度， 集成度、 功耗、 芯片的成本以及研发周期是决定一个公司选择工艺的重要方面， 开发出合格的CMOS工艺用外延片(主要是P型材料)成为迫切需要， 使标准CMOS 工艺在高速模拟、 混合信号处理领域的发展潜力。常规外延生长工艺，由于重掺B衬底高温扩散效应，导致一层或多层生长外延层纵向分布不够平坦，直接影响到器件稳定性。大功率器件对外延片的质量要求也越来越高，其中最重要的是外延层电阻率。为了提高器件的工作频率与工作电压，要求高阻值外延层电阻率，同时也需要一致性更高的电阻率均匀性。如图1所示，直接影响到器件耐压值及稳定性。
发明内容
本发明所要解决的技术问题是提供一种P+衬底上本征层的生长方法，通过所述方法生长的一层或多层外延层，达到控制外延层纵向分布平坦的目的，从而造成通过所述衬底制作的器件性能稳定性强。
为解决上述技术问题，本发明所采取的技术方案是：一种P+衬底上本征层的生长方法，其特征在于包括如下步骤：
在P+衬底上生长8-10微米的第一层本征硅，外延后清洗表面消除第一外延层表面的氧化层；
在第一层本征硅表面生长二次外延层的本征硅，第二次本征硅层的厚度根据设定值制定。
进一步的技术方案在于：所述衬底为重掺硼P型<111>非背封衬底。
进一步的技术方案在于：所述衬底的电阻率为0.01-0.02Ω.cm。
进一步的技术方案在于：所述衬底的厚度为625±15µm。
进一步的技术方案在于：所述衬底的直径为150mm±0.5µm。
进一步的技术方案在于：所述第一外延层和第二外延层的厚度为30微米，电阻率大于2000Ω.cm。
采用上述技术方案所产生的有益效果在于：所述方法通过二次生长本征层和二次外延工艺，使得通过所述方法生长的一层或多层外延层纵向分布平坦，从而造成通过所述衬底制作的器件性能稳定性强。
附图说明
图1是常规外延工艺外延层曲线图；
图2是本发明实施例所述方法的流程图；
图3是本发明实施例通过所述方法进行二次外延后外延层曲线图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
如图2所示，本发明实施例公开了一种P+衬底上本征层的生长方法，包括如下步骤：
S101：在P+衬底上生长8-10微米的第一层本征硅，外延后清洗表面消除第一外延层表面的氧化层；
S102：在第一层本征硅表面生长二次外延层的本征硅，在第一层本征硅表面生长二次外延层的本征硅，第二次本征硅层的厚度根据设定值制定（第二次本征硅层根据客户规范制定）。
优选的，选用6英寸重掺硼P型<111>非背封衬底，衬底电阻率区间0.01-0.02Ω.cm、衬底厚度625±15µm、衬底直径150mm±0.5µm。
进一步的，外延参数：厚度30微米，电阻率大于2000Ω.cm。
所述方法通过二次生产本征层和二次外延工艺，使得通过所述方法生长的一层或多层外延层纵向分布平坦，如图3所示，从而造成通过所述衬底制作的器件性能稳定性强。

Claims (6)

1.一种P+衬底上本征层的生长方法，其特征在于包括如下步骤：
在P+衬底上生长8-10微米的第一本层征硅，外延后清洗表面消除第一外延层表面的氧化层；
在第一层本征硅表面生长二次外延层的本征硅，第二次本征硅层的厚度根据设定值制定。
2.如权利要求1所述的P+衬底上本征层的生长方法，其特征在于：所述衬底为重掺硼P型<111>非背封衬底。
3.如权利要求2所述的P+衬底上本征层的生长方法，其特征在于：所述衬底的电阻率为0.01-0.02Ω.cm。
4.如权利要求2所述的P+衬底上本征层的生长方法，其特征在于：所述衬底的厚度为625±15µm。
5.如权利要求2所述的P+衬底上本征层的生长方法，其特征在于：所述衬底的直径为150mm±0.5µm。
6.如权利要求1所述的P+衬底上本征层的生长方法，其特征在于：所述第一外延层和第二外延层的厚度为30微米，电阻率大于2000Ω.cm。
CN201710203991.7A 2017-03-30 2017-03-30 P+衬底上本征层的生长方法 Pending CN106910676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710203991.7A CN106910676A (zh) 2017-03-30 2017-03-30 P+衬底上本征层的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710203991.7A CN106910676A (zh) 2017-03-30 2017-03-30 P+衬底上本征层的生长方法

Publications (1)

Publication Number Publication Date
CN106910676A true CN106910676A (zh) 2017-06-30

Family

ID=59196046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710203991.7A Pending CN106910676A (zh) 2017-03-30 2017-03-30 P+衬底上本征层的生长方法

Country Status (1)

Country Link
CN (1) CN106910676A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852021A (zh) * 2018-07-26 2020-02-28 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030077882A1 (en) * 2001-07-26 2003-04-24 Taiwan Semiconductor Manfacturing Company Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
CN103247576A (zh) * 2013-04-27 2013-08-14 河北普兴电子科技股份有限公司 P++衬底上p-层硅外延片的制备方法
CN103367252A (zh) * 2013-07-08 2013-10-23 河北普兴电子科技股份有限公司 一种双极型晶体管用双层硅外延片的制造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN106057650A (zh) * 2016-08-01 2016-10-26 中国电子科技集团公司第四十六研究所 一种ldmos晶体管用硅外延片的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030077882A1 (en) * 2001-07-26 2003-04-24 Taiwan Semiconductor Manfacturing Company Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
CN103247576A (zh) * 2013-04-27 2013-08-14 河北普兴电子科技股份有限公司 P++衬底上p-层硅外延片的制备方法
CN103367252A (zh) * 2013-07-08 2013-10-23 河北普兴电子科技股份有限公司 一种双极型晶体管用双层硅外延片的制造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN106057650A (zh) * 2016-08-01 2016-10-26 中国电子科技集团公司第四十六研究所 一种ldmos晶体管用硅外延片的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852021A (zh) * 2018-07-26 2020-02-28 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法
CN110852021B (zh) * 2018-07-26 2024-02-06 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法

Similar Documents

Publication Publication Date Title
CN101256958B (zh) 一种igbt硅外延片的制造方法
CN103578978B (zh) 一种基于硅基键合材料的高压快恢复二极管制造方法
CN103247576B (zh) P++衬底上p-层硅外延片的制备方法
CN106128938A (zh) 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法
CN101150054A (zh) 一种使用缩颈外延获得低位错密度外延薄膜的方法
CN106803480A (zh) 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用
CN101425549B (zh) 晶体硅太阳能电池钝化与发射极(pn结)生产工艺
CN106910676A (zh) P+衬底上本征层的生长方法
CN107829135A (zh) 一种高质量碳化硅外延生长工艺
CN202282351U (zh) 外延片用衬底、外延片及半导体器件
CN108063168A (zh) 基于应变调控的Ge光电探测器及其制作方法
CN106449993B (zh) 采用钙钛矿作为光吸收层的n型hemt器件及其制备方法
CN105097669A (zh) 一种显示面板及其制造方法
CN105575772A (zh) Frd用硅外延片制备方法
CN101459061B (zh) 一种弛豫薄SiGe虚拟衬底的制备方法
KR20180072989A (ko) 저온 공정이 가능한 패시베이션층 제조 방법 및 이에 의해 제조된 패시베이션층을 포함한 실리콘 기판
CN209401633U (zh) 低压降二极管
CN109390233A (zh) 一种沟槽式肖特基的制造方法
CN205595340U (zh) 一种快速恢复二极管芯片结构
CN104362080A (zh) Si衬底上选择性生长GaN基薄膜材料的方法
CN103367544A (zh) 一种具有吸杂作用的多晶硅电池发射极的扩散方法
CN102129985A (zh) 一种玻封双向触发二极管芯片的制造方法
CN201985100U (zh) 硅pnp型高频小功率晶体管
CN103996608B (zh) 改善外延层电阻率均匀性的方法
CN208282972U (zh) 一种mems压力传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630

RJ01 Rejection of invention patent application after publication