CN106128938A - 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法 - Google Patents

一种VDMOS器件用薄Sb衬底上制备厚层外延的方法 Download PDF

Info

Publication number
CN106128938A
CN106128938A CN201610618664.3A CN201610618664A CN106128938A CN 106128938 A CN106128938 A CN 106128938A CN 201610618664 A CN201610618664 A CN 201610618664A CN 106128938 A CN106128938 A CN 106128938A
Authority
CN
China
Prior art keywords
adjusting rod
scale value
epitaxial layer
epitaxial
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610618664.3A
Other languages
English (en)
Other versions
CN106128938B (zh
Inventor
陈涛
李明达
薛兵
白春磊
殷海丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Jinghua (Tianjin) semiconductor materials Co.,Ltd.
CETC 46 Research Institute
Original Assignee
CETC 46 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 46 Research Institute filed Critical CETC 46 Research Institute
Priority to CN201610618664.3A priority Critical patent/CN106128938B/zh
Publication of CN106128938A publication Critical patent/CN106128938A/zh
Application granted granted Critical
Publication of CN106128938B publication Critical patent/CN106128938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种VDMOS器件用薄Sb衬底上制备厚层外延的方法。将外延炉石墨基座下方的9组调节杆的刻度值分别进行设定；利用氯化氢HCl气体在高温下对外延炉基座进行刻蚀抛光；向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行抛光；采用大流量氢气对硅衬底片表面进行吹扫；在硅片上生长一层很薄的本征外延层；进行掺杂外延层的生长；掺杂外延层生长达到预定厚度后开始降温；对外延片九个测试点的厚度进行测量，从而获得硅外延片的平均厚度及其均匀性。实现了对400μm的薄Sb衬底的外延生长的良好控制，其厚度不均匀性<0.5%，边缘无滑移线、崩边、损伤等缺陷，满足VDMOS器件对硅外延层的要求，提高了器件的加工良率。

Description

一种VDMOS器件用薄Sb衬底上制备厚层外延的方法
技术领域
本发明涉及一种VDMOS器件用硅外延层的制备工艺技术，尤其涉及一种VDMOS器件用薄Sb衬底上制备厚层外延的方法。
背景技术
VDMOS功率器件属于一种具有高输入阻抗、良好的热稳定性、低功耗以及快开关速度的半导体器件，在开关稳压电源、高频加热、计算机接口电路以及功率放大器等领域获得了日益广泛的应用。VDMOS器件采用成百上千个重复MOS单元并联的多元胞结构，已达到更大工作电流的目的，而单个元胞的质量直接决定了器件的性能。基底材料主要采用N型掺Sb的硅<100>晶向背封衬底，元胞的良好电学特性要求外延材料具有较好的均匀性和较低的缺陷密度。
为降低芯片的成本，目前国内市场主流采用6英寸硅外延片产品，而选用衬底厚度为400μm的薄Sb衬底代替常规厚度为625μm的衬底，不仅每根单晶棒可以产出更多的硅单晶片，可以降低硅衬底的成本，同时省去了后续器件工艺中背面减薄的工序，进一步降低了VDMOS器件的制造成本，发展前景广为看好。但与此同时，因衬底厚度的降低，必将带来外延生长流体模型和晶体应力分配的不同，外延厚度均匀性以及缺陷的控制难度大大增加，鉴于外延边缘生长速率高于中心的事实，在生长厚层外延时因较长的生长时间，热历史造成的挤压应力不断积累，而极易在外延边缘出现“外延冠”、崩边、滑移线等缺陷，在后续器件工艺中，边缘裂纹不断扩大、延伸，造成外延碎片率的大量增加，特别是在主参考边上应力和损伤问题更为突出，对后续器件工艺设备和过程控制带来极为不利影响。这就需要通过外延工艺的优化，实现对外延厚度均匀性和缺陷的良好控制，保证器件性能和良率。
发明内容
本发明的目的是克服现有工艺的不足，提供一种VDMOS器件用薄Sb衬底上制备厚层外延的方法，针对400μm薄Sb衬底制备硅外延层的厚度均匀性和边缘缺陷难以控制的问题，通过外延工艺优化，对生长流场进行调整，实现片内厚度不均匀性<1%，优于一般产品不超过2%的指标，同时提高生长速率，缩短热历史时间，调整线圈高度，加强对腔体热场分布均匀性的控制，减小温度上升和下降的梯度，利于释放晶格热应力，显著改善晶格质量，最终外延边缘无崩边、滑移线以及损伤，达到了VDMOS器件的使用要求。
本发明为实现上述目的，通过如下技术方案予以实现：一种VDMOS器件用薄Sb衬底上制备厚层外延的方法，其特征在于：步骤如下，
第一步：外延炉石墨基座下方的感应线圈的底端设有9组距离可调的调节杆，分别命名为4#~12#，通过旋转调节杆来顶起或拉低线圈的位置，调整线圈每个部分与石墨基座之间的间距，进而改善基座的温度均匀性，4#调节杆的刻度值设定为-6~-10，5#调节杆的刻度值设定为-10~-15，6#调节杆的刻度值设定为-25~-30，7#调节杆的刻度值设定为-25~-30，8#调节杆的刻度值设定为0~+3，9#调节杆的刻度值设定为-25~-30，10#调节杆的刻度值设定为-25~-30，11#调节杆的刻度值设定为0~+3，12#调节杆的刻度值设定为0~+3；
第二步：利用氯化氢HCl气体在高温下对外延炉基座进行刻蚀抛光，去除基座上的残余沉积物质，抛光温度设定为1070~1100℃，通入HCl气体流量设定为3~5 L/min，刻蚀时间设定为7~12 min；
第三步：向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行抛光，采用氢气输送HCl气体的方式进入反应腔室，氢气流量设定为100~150 L/min，HCl流量设定为1~3 L/min，气抛温度设定为1070~1100℃，温度上升时间设定为8~10 min，稳定气抛时间设定为1~2 min；
第四步：采用大流量氢气对硅衬底片表面进行吹扫，将HCl腐蚀产生的副产物去除出腔体外，氢气流量设定为220~250 L/min，时间设定为5~8 min；
第五步：在硅片上生长一层很薄的本征外延层，对硅片表面起到自封闭作用，阻止衬底杂质的进一步向外挥发，抑制自掺杂效应，然后进行VDMOS器件需要的掺杂外延层的生长，本征外延层生长温度设定为1040~1070℃，用氢气输送气态三氯氢硅SiHCl3进入反应腔室，氢气流量控制在100~150 L/min，三氯氢硅流量设定为10~15 g/min，本征外延层生长速率控制在2.0~2.5 μm/min，三氯氢硅预先排空时间设定为1~3 min，稳定生长时间控制在0.3~0.5 min；
第六步：进行掺杂外延层的生长，外延炉基座转速控制在3.0~5.0 r/min，生长温度设定为1040~1060℃，用氢气输送气态三氯氢硅和磷烷掺杂剂进入反应腔室，氢气流量控制在100~150 L/min，三氯氢硅流量设定为15~17 g/min，磷烷流量设定为65~67 sccm，预先排空时间设定为1~3 min，掺杂外延层生长速率控制在2.5~2.8 μm/min；
第七步：掺杂外延层生长达到预定厚度后开始降温，降温时间设定为8~10 min，然后将外延片从基座上取出；
第八步：利用傅里叶红外光谱仪对外延片的厚度进行测量，在设置中测试模式选择标准外延反射干涉法，片子尺寸选择“150 mm”，红外光谱在每个点的扫描次数设置为“2-4次”，红外光谱的扫描分辨率“2.0-4.0 cm-1”，记录中心点，上、下、左、右四个距边缘10 mm的位置以及上、下、左、右四个1/2半径位置，共计九个测试点的厚度，从而获得硅外延片的平均厚度及其均匀性，利用强光灯对外延层的边缘滑移线、崩边、损伤情况进行目检；
所用的外延炉为PE-3061D型常压平板式外延炉。
本发明的有益效果是，提供了一种VDMOS器件用薄Sb衬底上制备厚层外延的方法，通过外延工艺优化，实现了对400μm的薄Sb衬底的外延生长的良好控制，成功的制备出厚度均匀性好、边缘结晶质量良好的外延层，其厚度不均匀性<0.5%，边缘无滑移线、崩边、损伤等缺陷，满足VDMOS器件对硅外延层的要求，并且可以大大提高器件的加工良率。
附图说明
图1为本发明实施例1的厚度分布示意图；
图2为本发明实施例2的厚度分布示意图；
图3为本发明实施例3的厚度分布示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细的说明：
本发明所用的设备为PE-3061D型外延炉，外延炉基座转速控制在4.0 r/min。
实施例1
第一步：外延炉石墨基座下方的感应线圈底端具有9组距离可调的调节杆，分别命名为4#~12#，通过旋转调节杆来顶起或拉低线圈的位置，调整线圈每个部分与石墨基座之间的间距，进而改善基座的温度均匀性，4#调节杆的刻度值设定为-10，5#调节杆的刻度值设定为-15，6#调节杆的刻度值设定为-30，7#调节杆的刻度值设定为-30，8#调节杆的刻度值设定为0，9#调节杆的刻度值设定为-30，10#调节杆的刻度值设定为-30，11#调节杆的刻度值设定为+3，12#调节杆的刻度值设定为+3。
第二步：利用氯化氢（HCl）在高温下对外延炉基座进行刻蚀抛光，去除基座上的残余沉积物质，温度设定为1100℃，HCl气体流量设定为3 L/min，刻蚀时间设定为7 min。
第三步：向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行表面抛光，改善晶格结构，采用氢气输送HCl气体进入反应腔室，氢气流量设定为150 L/min，HCl流量设定为1 L/min，气抛温度设定为1070℃，温度上升时间设定为8 min，稳定气抛时间设定为1 min。
第四步：采用大流量氢气对硅衬底片表面进行吹扫，将HCl腐蚀产生的副产物去除出腔体外，氢气流量设定为250 L/min，时间设定为5 min。
第五步：在硅片上生长一层很薄的本征外延层，对硅片表面起到自封闭作用，阻止衬底杂质的进一步向外挥发，抑制自掺杂效应，然后进行VDMOS器件需要的掺杂外延层的生长。本征外延层生长温度设定为1050℃，用氢气输送气态三氯氢硅进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为15 g/min，本征外延层生长速率控制在2.5 μm/min，三氯氢硅预先排空时间设定为1 min，生长时间控制在0.5 min。
第六步：进行掺杂外延层的生长，生长温度设定为1050℃。用氢气输送气态三氯氢硅和磷烷掺杂剂进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为15g/min，磷烷流量设定为63sccm，预先排空时间设定为1 min，掺杂外延层生长速率控制在2.5 μm/min。
第七步：掺杂外延层生长达到预定厚度后开始降温，降温时间设定为10 min，然后将外延片从基座上取出。
第八步：利用傅里叶红外光谱仪设备对外延片的厚度进行测量，在设置中测试模式选择标准外延反射干涉法（Standard EPI - Interferogram subtract），片子尺寸选择“150 mm”，红外光谱在每个点的扫描次数设置为“4次”，红外光谱的扫描分辨率“2.0cm-1”，记录中心点，上、下、左、右四个距边缘10 mm的位置以及上、下、左、右四个1/2半径位置，共计九个测试点的厚度，中心点厚度为58.421μm，上、下、左、右四个距边缘10 mm的位置厚度依次为57.764、58.468、58.342、58.055μm，以及上、下、左、右四个1/2半径位置厚度依次为58.210、58.240、58.503、58.259μm，利用强光灯对外延层的边缘滑移线、崩边、损伤等情况进行目检。
实施例1制得的硅外延片表面光亮，目检外延片表面无滑移线、边缘损伤、崩边现象等缺陷，厚度测试结果如附图1所示，厚度平均值为58.251μm，厚度不均匀性为0.40%，满足VDMOS器件的指标要求。
实施例2
第一步：外延炉石墨基座下方的感应线圈底端具有9组距离可调的调节杆，分别命名为4#~12#，通过旋转调节杆来顶起或拉低线圈的位置，调整线圈每个部分与石墨基座之间的间距，进而改善基座的温度均匀性，4#调节杆的刻度值设定为-8，5#调节杆的刻度值设定为-13，6#调节杆的刻度值设定为-28，7#调节杆的刻度值设定为-28，8#调节杆的刻度值设定为+2，9#调节杆的刻度值设定为-29，10#调节杆的刻度值设定为-30，11#调节杆的刻度值设定为+2，12#调节杆的刻度值设定为+2。
第二步：利用氯化氢气体（HCl）在高温下对外延炉基座进行抛光，去除基座上的残余沉积物质，温度设定为1070℃，HCl气体流量设定为3 L/min，刻蚀时间设定为8 min。
第三步：向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行表面抛光，改善晶格结构，采用氢气输送HCl气体进入反应腔室，氢气流量设定为150 L/min，HCl流量设定为1 L/min，气抛温度设定为1070℃，温度上升时间设定为8 min，稳定气抛时间设定为1 min。
第四步：采用大流量氢气对硅衬底片表面进行吹扫，将HCl腐蚀产生的副产物去除出腔体外，氢气流量设定为250 L/min，时间设定为8 min。
第五步：在硅片上生长一层很薄的本征外延层，对硅片表面起到自封闭作用，阻止衬底杂质的进一步向外挥发，抑制自掺杂效应，然后进行VDMOS器件需要的掺杂外延层的生长。本征外延层生长温度设定为1060℃，用氢气输送气态三氯氢硅进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为15 g/min，本征层生长速率控制在2.5 μm/min，三氯氢硅预先排空时间设定为1 min，生长时间控制在0.3 min。
第六步：进行掺杂外延层的生长，生长温度设定为1060℃，用氢气输送气态三氯氢硅和磷烷掺杂剂进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为15 g/min，磷烷流量设定为63 sccm，预先排空时间设定为1 min，掺杂外延层生长速率控制在2.7μm/min。
第七步：外延层生长达到预定厚度后开始降温，降温时间设定为10 min，然后将外延片从基座上取出。
第八步：利用傅里叶红外光谱仪设备对外延片的厚度进行测量，在设置中测试模式选择标准外延反射干涉法（Standard EPI - Interferogram subtract），片子尺寸选择“150 mm”，红外光谱在每个点的扫描次数设置为“4次”，红外光谱的扫描分辨率“2.0cm-1”，记录中心点，上、下、左、右四个距边缘10 mm的位置以及上、下、左、右四个1/2半径位置，共计九个测试点的厚度，中心点厚度为58.421μm，上、下、左、右四个距边缘10 mm的位置厚度依次为57.764、58.468、58.342、58.055μm，以及上、下、左、右四个1/2半径位置厚度依次为58.210、58.240、58.503、58.259μm，共计测得九个测试点的厚度，利用强光灯对外延层的边缘滑移线、崩边、损伤等情况进行目检。
实施例2制得的硅外延片表面光亮，目检外延片表面无滑移线、边缘损伤、崩边现象等缺陷，厚度测试结果如附图2所示，厚度平均值为58.292μm，厚度不均匀性为0.34%，满足VDMOS器件的指标要求。
实施例3
第一步：外延炉石墨基座下方的感应线圈底端具有9组距离可调的调节杆，分别命名为4#~12#，通过旋转调节杆来顶起或拉低线圈的位置，调整线圈每个部分与石墨基座之间的间距，进而改善基座的温度均匀性，4#调节杆的刻度值设定为-7，5#调节杆的刻度值设定为-13，6#调节杆的刻度值设定为-28，7#调节杆的刻度值设定为-30，8#调节杆的刻度值设定+2，9#调节杆的刻度值设定为-27，10#调节杆的刻度值设定为-27，11#调节杆的刻度值设定为+1，12#调节杆的刻度值设定为+1；
第二步：利用氯化氢（HCl）在高温下对外延炉基座进行抛光，去除基座上的残余沉积物质，温度设定为1080℃，HCl气体流量设定为3 L/min，刻蚀时间设定为8 min。
第三步：向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行抛光，改善晶格结构，采用氢气输送HCl气体进入反应腔室，氢气流量设定为150 L/min，HCl流量设定为1 L/min，气抛温度设定为1100℃，温度上升时间设定为8 min，稳定气抛时间设定为1 min。
第四步：采用大流量氢气对硅衬底片表面进行吹扫，将HCl腐蚀产生的副产物去除出腔体外，氢气流量设定为220 L/min，时间设定为7 min。
第五步：在硅片上生长一层很薄的本征外延层，对硅片表面起到自封闭作用，阻止衬底杂质的进一步向外挥发，抑制自掺杂效应，然后进行VDMOS器件需要的掺杂外延层的生长，本征外延层生长温度设定为1040℃，用氢气输送气态三氯氢硅进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为13 g/min，本征外延层生长速率控制在2.1 μm/min，预先排空时间设定为1 min，生长时间控制在0.5 min。
第六步：进行掺杂外延层的生长，生长温度设定为1040℃。用氢气输送气态三氯氢硅和磷烷掺杂剂进入反应腔室，氢气流量控制在150 L/min，三氯氢硅流量设定为15 g/min，磷烷流量设定为63 sccm，预先排空时间设定为1 min，掺杂外延层生长速率控制在2.4μm/min。
第七步：掺杂外延层生长达到预定厚度后开始降温，降温时间设定为8 min，然后将外延片从基座上取出。
第八步：利用傅里叶红外光谱仪设备对外延片的厚度进行测量，在设置中测试模式选择标准外延反射干涉法（Standard EPI - Interferogram subtract），片子尺寸选择“150 mm”，红外光谱在每个点的扫描次数设置为“2次”，红外光谱的扫描分辨率“4.0cm-1”，记录中心点，上、下、左、右四个距边缘10 mm的位置以及上、下、左、右四个1/2半径位置，共计九个测试点的厚度，中心点厚度为58.421μm，上、下、左、右四个距边缘10 mm的位置厚度依次为57.718、58.255、58.117、57.887μm，以及上、下、左、右四个1/2半径位置厚度依次为58.101、58.079、58.346、57.935μm，共计测得九个测试点的厚度，利用强光灯对外延层的边缘滑移线、崩边、损伤等情况进行目检。
实施例3制得的硅外延片表面光亮，目检外延层无滑移线、边缘损伤、崩边现象等缺陷，厚度测试结果如附图3所示，厚度平均值为58.066μm，厚度不均匀性为0.33%，满足VDMOS器件的指标要求。
与实施例1、实施例2相比，实施例3所制得的外延片厚度均匀性最优，因此为本发明的最佳实施例。
显然，本领域的技术人员可以对本发明的制备方法进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种VDMOS器件用薄Sb衬底上制备厚层外延的方法，其特征在于：步骤如下，
第一步：外延炉石墨基座下方的感应线圈的底端设有9组距离可调的调节杆，分别命名为4#~12#，通过旋转调节杆来顶起或拉低线圈的位置，调整线圈每个部分与石墨基座之间的间距，进而改善基座的温度均匀性，4#调节杆的刻度值设定为-6~-10，5#调节杆的刻度值设定为-10~-15，6#调节杆的刻度值设定为-25~-30，7#调节杆的刻度值设定为-25~-30，8#调节杆的刻度值设定为0~+3，9#调节杆的刻度值设定为-25~-30，10#调节杆的刻度值设定为-25~-30，11#调节杆的刻度值设定为0~+3，12#调节杆的刻度值设定为0~+3；
第二步：利用氯化氢HCl气体在高温下对外延炉基座进行刻蚀抛光，去除基座上的残余沉积物质，抛光温度设定为1070~1100℃，通入HCl气体流量设定为3~5 L/min，刻蚀时间设定为7~12 min；
第三步：向外延炉基座片坑内装入硅衬底片，利用HCl气体对硅衬底片表面进行抛光，采用氢气输送HCl气体的方式进入反应腔室，氢气流量设定为100~150 L/min，HCl流量设定为1~3 L/min，气抛温度设定为1070~1100℃，温度上升时间设定为8~10 min，稳定气抛时间设定为1~2 min；
第四步：采用大流量氢气对硅衬底片表面进行吹扫，将HCl腐蚀产生的副产物去除出腔体外，氢气流量设定为220~250 L/min，时间设定为5~8 min；
第五步：在硅片上生长一层很薄的本征外延层，对硅片表面起到自封闭作用，阻止衬底杂质的进一步向外挥发，抑制自掺杂效应，然后进行VDMOS器件需要的掺杂外延层的生长，本征外延层生长温度设定为1040~1070℃，用氢气输送气态三氯氢硅SiHCl3进入反应腔室，氢气流量控制在100~150 L/min，三氯氢硅流量设定为10~15 g/min，本征外延层生长速率控制在2.0~2.5 μm/min，三氯氢硅预先排空时间设定为1~3 min，稳定生长时间控制在0.3~0.5 min；
第六步：进行掺杂外延层的生长，外延炉基座转速控制在3.0~5.0 r/min，生长温度设定为1040~1060℃，用氢气输送气态三氯氢硅和磷烷掺杂剂进入反应腔室，氢气流量控制在100~150 L/min，三氯氢硅流量设定为15~17 g/min，磷烷流量设定为65~67 sccm，预先排空时间设定为1~3 min，掺杂外延层生长速率控制在2.5~2.8 μm/min；
第七步：掺杂外延层生长达到预定厚度后开始降温，降温时间设定为8~10 min，然后将外延片从基座上取出；
第八步：利用傅里叶红外光谱仪对外延片的厚度进行测量，在设置中测试模式选择标准外延反射干涉法，片子尺寸选择“150 mm”，红外光谱在每个点的扫描次数设置为“2-4次”，红外光谱的扫描分辨率“2.0-4.0 cm-1”，记录中心点，上、下、左、右四个距边缘10 mm的位置以及上、下、左、右四个1/2半径位置，共计九个测试点的厚度，从而获得硅外延片的平均厚度及其均匀性，利用强光灯对外延层的边缘滑移线、崩边、损伤情况进行目检；
所用的外延炉为PE-3061D型常压平板式外延。
CN201610618664.3A 2016-08-01 2016-08-01 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法 Active CN106128938B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610618664.3A CN106128938B (zh) 2016-08-01 2016-08-01 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610618664.3A CN106128938B (zh) 2016-08-01 2016-08-01 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法

Publications (2)

Publication Number Publication Date
CN106128938A true CN106128938A (zh) 2016-11-16
CN106128938B CN106128938B (zh) 2018-10-19

Family

ID=57254400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610618664.3A Active CN106128938B (zh) 2016-08-01 2016-08-01 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法

Country Status (1)

Country Link
CN (1) CN106128938B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107099840A (zh) * 2017-04-18 2017-08-29 中国电子科技集团公司第四十六研究所 一种瞬变电压抑制二极管用硅外延片的制备方法
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
CN110660649A (zh) * 2019-11-29 2020-01-07 南京国盛电子有限公司 一种8英寸vdmos功率管用硅外延片的制造方法
CN111162009A (zh) * 2020-02-28 2020-05-15 电子科技大学 一种低导通电阻低压分离栅mos器件的制造方法
CN111785612A (zh) * 2020-08-21 2020-10-16 中电晶华(天津)半导体材料有限公司 一种vdmos功率器件用二氧化硅层的制备方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN112924255A (zh) * 2021-01-29 2021-06-08 上海微谱化工技术服务有限公司 一种阳性样品微孔加工方法及其应用
CN114318295A (zh) * 2022-03-17 2022-04-12 河北普兴电子科技股份有限公司 改善硅外延片背面边缘长硅的方法
CN115029773A (zh) * 2022-05-23 2022-09-09 中环领先半导体材料有限公司 一种厚外延颗粒改善的工艺
CN115142125A (zh) * 2022-02-22 2022-10-04 河北普兴电子科技股份有限公司 单片cvd外延工艺的厚度一致性调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016004A (ja) * 2000-06-29 2002-01-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016004A (ja) * 2000-06-29 2002-01-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107099840A (zh) * 2017-04-18 2017-08-29 中国电子科技集团公司第四十六研究所 一种瞬变电压抑制二极管用硅外延片的制备方法
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
CN110660649A (zh) * 2019-11-29 2020-01-07 南京国盛电子有限公司 一种8英寸vdmos功率管用硅外延片的制造方法
CN110660649B (zh) * 2019-11-29 2020-05-01 南京国盛电子有限公司 一种8英寸vdmos功率管用硅外延片的制造方法
CN111162009B (zh) * 2020-02-28 2021-08-24 电子科技大学 一种低导通电阻低压分离栅mos器件的制造方法
CN111162009A (zh) * 2020-02-28 2020-05-15 电子科技大学 一种低导通电阻低压分离栅mos器件的制造方法
CN111785612A (zh) * 2020-08-21 2020-10-16 中电晶华(天津)半导体材料有限公司 一种vdmos功率器件用二氧化硅层的制备方法
CN111785612B (zh) * 2020-08-21 2022-05-17 中电晶华(天津)半导体材料有限公司 一种vdmos功率器件用二氧化硅层的制备方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN112924255A (zh) * 2021-01-29 2021-06-08 上海微谱化工技术服务有限公司 一种阳性样品微孔加工方法及其应用
CN112924255B (zh) * 2021-01-29 2023-08-15 上海微谱化工技术服务有限公司 一种阳性样品微孔加工方法及其应用
CN115142125A (zh) * 2022-02-22 2022-10-04 河北普兴电子科技股份有限公司 单片cvd外延工艺的厚度一致性调整方法
CN114318295A (zh) * 2022-03-17 2022-04-12 河北普兴电子科技股份有限公司 改善硅外延片背面边缘长硅的方法
CN115029773A (zh) * 2022-05-23 2022-09-09 中环领先半导体材料有限公司 一种厚外延颗粒改善的工艺

Also Published As

Publication number Publication date
CN106128938B (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
CN106128938B (zh) 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法
CN106057650B (zh) 一种ldmos晶体管用硅外延片的制备方法
KR101303422B1 (ko) 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
CN104319235B (zh) 一种快速恢复二极管用硅外延片的制造方法
CN104947183B (zh) 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
CN103370454B (zh) 外延碳化硅单晶基板及其制造方法
CN103337506B (zh) 一种ccd器件用硅外延片制备工艺
JP2011108765A (ja) エピタキシャル成長装置およびエピタキシャル成長方法
CN111074348A (zh) 一种降低晶体内部应力的退火处理方法及装置
TWI673841B (zh) 磊晶設備
CN107829135A (zh) 一种高质量碳化硅外延生长工艺
CN111489964B (zh) 一种降低图形漂移率的厚层硅外延片的制备方法
JP5712782B2 (ja) エピタキシャルウェーハ成長装置用サセプタサポートシャフトおよびエピタキシャル成長装置
CN111554565A (zh) 硅8英寸大功率元器件外延片制备工艺
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
CN108538713A (zh) 一种光电探测器用重掺硅衬底制备高阻外延层的方法
CN103996608B (zh) 改善外延层电阻率均匀性的方法
CN103354242B (zh) 高压功率器件用极厚外延片及其制造方法
CN103985657A (zh) 桶式炉和半导体制造方法
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
CN102623285A (zh) 等离子体蚀刻用硅电极板
CN106948002B (zh) 电磁感应加热外延炉的双面基座结构
JP2012106881A (ja) ｎ型多結晶シリコンウェーハ並びにｎ型多結晶シリコンインゴット及びその製造方法
CN102129985A (zh) 一种玻封双向触发二极管芯片的制造方法
CN211497869U (zh) 一种晶体的退火处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210425

Address after: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Patentee after: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

Patentee after: CLP Jinghua (Tianjin) semiconductor materials Co.,Ltd.

Address before: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Patentee before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

TR01 Transfer of patent right