CN111489964A - 一种降低图形漂移率的厚层硅外延片的制备方法 - Google Patents

一种降低图形漂移率的厚层硅外延片的制备方法 Download PDF

Info

Publication number
CN111489964A
CN111489964A CN202010341318.1A CN202010341318A CN111489964A CN 111489964 A CN111489964 A CN 111489964A CN 202010341318 A CN202010341318 A CN 202010341318A CN 111489964 A CN111489964 A CN 111489964A
Authority
CN
China
Prior art keywords
silicon epitaxial
setting
base
silicon
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010341318.1A
Other languages
English (en)
Other versions
CN111489964B (zh
Inventor
唐发俊
李明达
王楠
赵扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cec Jinghua Tianjin Semiconductor Material Co Ltd
CETC 46 Research Institute
Original Assignee
CETC 46 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 46 Research Institute filed Critical CETC 46 Research Institute
Priority to CN202010341318.1A priority Critical patent/CN111489964B/zh
Publication of CN111489964A publication Critical patent/CN111489964A/zh
Application granted granted Critical
Publication of CN111489964B publication Critical patent/CN111489964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)

Abstract

一种降低图形漂移率的厚层硅外延片的制备方法，在高温下硅外延炉石英腔体对基座上残余沉积物质进行刻蚀；向基座上装入表面带有图形的硅衬底片；对硅衬底片的表面进行高温烘焙；通入氯化氢气体对硅衬底片表面气抛；通入主工艺氢气对硅外延炉石英腔体吹扫；携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长；通入主工艺氢气对硅外延炉石英腔体吹扫；继续进行硅外延层的生长；硅外延层生长完成后从基座上取出，形成表面带有图形的硅衬底片，硅外延层的厚度5点均值为11.5~12.5µm，硅外延层的掺杂层电阻率5点均值为1.85~2.15Ω·cm；本方法与现有工艺兼容，不需要增加额外的工艺开发和气体置换成本。

Description

一种降低图形漂移率的厚层硅外延片的制备方法
技术领域
本发明涉及一种半导体外延材料的制备技术领域，尤其涉及一种降低图形漂移率的厚层硅外延片的制备方法。
背景技术
目前IC双极集成电路用NPN晶体管等器件结构中，外延前通常需要在P型<111>的中等阻值的硅衬底片制作N埋、P埋和光刻对位标记等图形区，在硅片表面形成一定高度的台阶，便于外延后的光刻对准使用。但利用表面带有图形的<111>硅衬底片在生长硅外延层后，各个晶向的生长速率不同，在实际外延生长过程中形成一种倾斜式的生长方式，就会导致外延后的图形偏离垂直于原来的图形位置，导致外延后无法和外延前留下的对位标记实现准确对位。随着目前器件产品的设计容限越来越小，外延后图形对漂移的容限越来越小，要求图形漂移率不能高于88%，否则外延后图形的严重漂移，已无法实现后续光刻工艺的精准对位，造成器件结构的直接报废。因此硅外延层生长过程中的图形漂移率、厚度和电阻率的均匀性均是评价硅外延层生长质量的重要参数。尤其是超过10微米的硅外延层，膜层的累积会造成硅外延图形进一步严重偏移的风险。传统为控制硅外硅层的图形漂移率，直接采用提高温度的工艺手段，但是随之造成衬底杂质的挥发，造成电阻率均匀性等外延指标难以控制，不均匀性>3%，难以满足使用要求，而采用二氯氢硅为生长原料，虽然可以实现对图形漂移率<88%的良好控制，但与常规外延生长过程所用的三氯氢硅原料无法实现供气管路上的工艺兼容。以上难点都需要通过对三氯氢硅为原料的外延工艺的进一步优化，对工艺温度、气体流量等外延工艺条件的精确匹配和条件组合，实现对外延图形漂移率、厚度不均匀性、电阻率不均匀性等硅外延层相关关键指标的良好控制，实现图形衬底生长较厚硅外延层的工艺兼容性。
发明内容
发明目的：现有技术中的应用桶式外延炉方法的缺点在于：采用图形硅衬底片生长厚层硅外延层的图形漂移率偏高，并且难以与厚度不均匀性和电阻率不均匀性的控制工艺完成兼容，关键材料指标始终存在1~2个参数无法达标的情况。本发明的目的是克服带有图形的硅衬底片在生长膜层较厚的硅外延层时，面临图形漂移率与厚度不均匀性、电阻率不均匀性工艺无法兼容的问题，通过主工艺氢气流量、工艺温度、生长速率的工艺组合，获得一种图形漂移率、厚度不均匀性和电阻率不均匀性完成工艺兼容的厚层硅外延片的制备方法。
本发明采取的技术方案是：一种降低图形漂移率的厚层硅外延片的制备方法，其特征在于，包括如下步骤：
（1）硅外延炉内的基座温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为2~3 min；
（2）基座降温至60 ℃，向硅外延炉内的基座上装入表面带有图形的硅衬底片；
（3）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1~2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为1~3 L/min，气抛时间设定为1~3 min；
（5）通入主工艺氢气对硅外延炉的石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60~90 sec，吹扫时间设定为3~5 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60~90 sec，吹扫时间设定为1~3 min；
（6）基座升温至1160~1180 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为4~5 L/min，三氯氢硅在管路中的排空时间为15~30 sec，生长时间设定为15~30 sec，基座转速设定为5~6 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体内进行吹扫，主工艺氢气流量为300~330 L/min，吹扫时间设定为1~3 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为4~5 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4~5 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80~84 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为30~60sec，生长时间设定为29.5~30.5 min，基座转速设定为5~6 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出；
采用P型<111>，电阻率为8~13 Ω·cm的硅衬底片，表面扩Sb埋层和B埋层后，形成表面带有图形的硅衬底片，Sb埋区域的方块电阻为13~23 Ω/□，B埋区域的方块电阻为85~95Ω/□，硅外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6mm的位置，所述硅外延层的厚度5点均值为11.5~12.5 µm，硅外延层的掺杂层电阻率5点均值为1.85~2.15 Ω·cm；
所用的硅外延炉为PE-2061S型常压桶式硅外延炉。
本发明的有益效果是：通过精确匹配硅外延炉内的主工艺氢气流量，工艺温度、三氯氢硅生长流量的方式，获得了利用图形硅衬底片在桶式硅外延炉内稳定生长硅外延层的工艺方法，所得硅外延层可以同时满足厚度不均匀性<1%，电阻率不均匀性<2%，且图形漂移率<88%的三个指标能力，控制制造方法与现有工艺兼容，不需要增加额外的工艺开发和气体置换成本。
附图说明
图1本发明实施例1的硅外延层厚度分布示意图；
图2本发明实施例1的硅外延层电阻率分布示意图；
图3本发明实施例2的硅外延层厚度分布示意图；
图4本发明实施例2的硅外延层电阻率分布示意图；
图5本发明实施例3的硅外延层厚度分布示意图；
图6本发明实施例3的硅外延层电阻率分布示意图；
图7本发明实施例4的硅外延层厚度分布示意图；
图8本发明实施例4的硅外延层电阻率分布示意图；
图9本发明实施例5的硅外延层厚度分布示意图；
图10本发明实施例5的硅外延层电阻率分布示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细的说明，采用P型<111>电阻率为8~13 Ω·cm的硅衬底片，表面扩Sb埋层和B埋层形成表面带有图形的硅衬底片，Sb埋区域的方块电阻为13~23 Ω/□，B埋区域的方块电阻为85~95 Ω/□。所用的硅外延炉为PE-2061S型常压桶式硅外延炉。
实施例1
（1）硅外延炉内的基座温度设定为1160 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为3 min；
（2）基座降温至60 ℃，向基座上装入表面带有图形的硅衬底片；
（3）基座升温至1110 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为3 L/min，气抛时间设定为1 min；
（5）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60 sec，吹扫时间设定为3 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60 sec，吹扫时间设定为1 min；
（6）基座升温至1110 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为5 L/min，三氯氢硅在管路中的排空时间为30 sec，生长时间设定为30 sec，基座转速设定为5 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量为300 L/min，吹扫时间设定为1 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为5 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为60 sec，生长时间设定为30.5 min，基座转速设定为5 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例1厚度和电阻率5点测试结果如图1和图2所示，各位置厚度分别为11.75 μm，11.55 μm，11.70 μm，11.68 μm，11.73 μm，厚度均值为11.68μm，不均匀性为0.67%，电阻率分别为2.02 Ω·cm，1.98 Ω·cm，2.04 Ω·cm，2.07 Ω·cm，2.04 Ω·cm，电阻率均值为2.03 Ω·cm，不均匀性为2.65%。经计算图形漂移率为134.91%。
实施例2
（1）硅外延炉内的基座温度设定为1160 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为3 min；
（2）基座降温至60 ℃，向基座上装入表面带有图形的硅衬底片；
（3）基座升温至1130 ℃，对硅衬底片的表面进行高温烘焙，时间设定为2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为3 L/min，气抛时间设定为1 min；
（5）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60 sec，吹扫时间设定为3 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60 sec，吹扫时间设定为1 min；
（6）基座升温至1130 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为5 L/min，三氯氢硅在管路中的排空时间为30 sec，生长时间设定为30 sec，基座转速设定为5 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量为300 L/min，吹扫时间设定为1 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为5 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为60 sec，生长时间设定为30.5 min，基座转速设定为5 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例2厚度和电阻率5点测试结果如图3和图4所示，各位置厚度分别为11.82 μm，11.66 μm，11.79 μm，11.77 μm，11.88 μm，厚度均值为11.78 μm，不均匀性为0.69%，电阻率分别为2.03 Ω·cm，2.01 Ω·cm，2.06 Ω·cm，2.10 Ω·cm，2.06 Ω·cm，电阻率均值为2.05 Ω·cm，不均匀性为1.67%。经计算图形漂移率为114.56%。
实施例3
（1）硅外延炉内的基座温度设定为1160 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为3 min；
（2）基座降温至60 ℃，向基座上装入表面带有图形的硅衬底片；
（3）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为3 L/min，气抛时间设定为1 min；
（5）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60 sec，吹扫时间设定为3 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60 sec，吹扫时间设定为1 min；
（6）基座升温至1160 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为7 L/min，三氯氢硅在管路中的排空时间为30 sec，生长时间设定为30 sec，基座转速设定为5 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量为300 L/min，吹扫时间设定为1 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为7 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为60 sec，生长时间设定为30.5 min，基座转速设定为5 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例3厚度和电阻率5点测试结果如图5和图6所示，各位置厚度分别为11.95 μm，11.75 μm，11.89 μm，11.84 μm，12.03 μm，厚度均值为11.89 μm，不均匀性为0.89%，电阻率分别为2.06 Ω·cm，2.05 Ω·cm，2.09 Ω·cm，2.12 Ω·cm，2.13 Ω·cm，电阻率均值为2.09 Ω·cm，不均匀性为1.69%。经计算图形漂移率为94.18%。
实施例4
（1）硅外延炉内的基座温度设定为1160 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为3 min；
（2）基座降温至60 ℃，向基座上装入表面带有图形的硅衬底片；
（3）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为3 L/min，气抛时间设定为1 min；
（5）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60 sec，吹扫时间设定为3 min，随后把主工艺氢气流量再从350 L/min降低至330 L/min，气流降低的时间为60 sec，吹扫时间设定为1 min；
（6）基座升温至1160 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为5 L/min，三氯氢硅在管路中的排空时间为30 sec，生长时间设定为30 sec，基座转速设定为5 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量为300 L/min，吹扫时间设定为1 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为330 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为5 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为60 sec，生长时间设定为30.5 min，基座转速设定为5 r/min；
（9）硅外延层生长完成后，降温至60℃后从基座上取出。
实施例4厚度和电阻率5点测试结果如图7和图8所示，各位置厚度分别为11.86 μm，11.54 μm，11.95 μm，11.82 μm，11.89 μm，厚度均值为11.81 μm，不均匀性为0.54%，电阻率分别为2.04 Ω·cm，2.03 Ω·cm，2.08 Ω·cm，2.11 Ω·cm，2.12 Ω·cm，电阻率均值为2.08 Ω·cm，不均匀性为1.94%。经计算图形漂移率为90.59%。
实施例5
（1）硅外延炉内的基座温度设定为1160 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为3 min；
（2）基座降温至60 ℃，向基座上装入表面带有图形的硅衬底片；
（3）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为3 L/min，气抛时间设定为1 min；
（5）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60 sec，吹扫时间设定为3 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60 sec，吹扫时间设定为1 min；
（6）基座升温至1180℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为4 L/min，三氯氢硅在管路中的排空时间为30 sec，生长时间设定为30 sec，基座转速设定为5 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体进行吹扫，主工艺氢气流量为300 L/min，吹扫时间设定为3 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为4 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为60 sec，生长时间设定为30.5 min，基座转速设定为5 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例5厚度和电阻率5点测试结果如图9和图10所示，各位置厚度分别为11.93 μm，11.77 μm，11.90 μm，11.82 μm，11.99 μm，厚度均值为11.88 μm，不均匀性为0.74%，电阻率分别为2.10 Ω·cm，2.07 Ω·cm，2.11 Ω·cm，2.14 Ω·cm，2.16 Ω·cm，电阻率均值为2.12 Ω·cm，不均匀性为1.66%。经计算图形漂移率为86.01%。
与实施例1、实施例2、实施例3、实施例4相比，在其相应的工艺条件下，实施例5所制得的硅外延层的图形漂移率、厚度不均匀性和电阻率不均匀性指标最优。因此，实施例5为本发明的最佳实施例。
显然，本领域的技术人员可以对本发明的制备方法进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种降低图形漂移率的厚层硅外延片的制备方法，其特征在于，包括如下步骤：
（1）硅外延炉内的基座温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为2~3 min；
（2）基座降温至60 ℃，向硅外延炉内的基座上装入表面带有图形的硅衬底片；
（3）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1~2 min；
（4）通入氯化氢气体对硅衬底片表面进行气抛，氯化氢气体流量为1~3 L/min，气抛时间设定为1~3 min；
（5）通入主工艺氢气对硅外延炉的石英腔体进行吹扫，主工艺氢气流量由300 L/min升高至350 L/min，气流升高的时间为60~90 sec，吹扫时间设定为3~5 min，随后把主工艺氢气流量再从350 L/min降低至300 L/min，气流降低的时间为60~90 sec，吹扫时间设定为1~3 min；
（6）基座升温至1160~1180 ℃，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，进行硅外延层的生长，三氯氢硅流量设定为4~5 L/min，三氯氢硅在管路中的排空时间为15~30 sec，生长时间设定为15~30 sec，基座转速设定为5~6 r/min；
（7）通入主工艺氢气对硅外延炉石英腔体内进行吹扫，主工艺氢气流量为300~330 L/min，吹扫时间设定为1~3 min；
（8）继续进行硅外延层的生长，主工艺氢气流量设定为300 L/min，携带气态三氯氢硅进入硅外延炉石英腔体，三氯氢硅流量设定为4~5 L/min，同时稀释氢气携带磷烷气体通入硅外延炉石英腔体，稀释氢气流量设定为4~5 L/min，磷烷气体规格为50 ppm，磷烷气体流量设定为80~84 sccm，硅外延层生长前，三氯氢硅与磷烷气体在管路中的排空时间为30~60sec，生长时间设定为29.5~30.5 min，基座转速设定为5~6 r/min；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出；
采用P型<111>，电阻率为8~13 Ω·cm的硅衬底片，表面扩Sb埋层和B埋层后，形成表面带有图形的硅衬底片，Sb埋区域的方块电阻为13~23 Ω/□，B埋区域的方块电阻为85~95Ω/□，硅外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6mm的位置，所述硅外延层的厚度5点均值为11.5~12.5 µm，硅外延层的掺杂层电阻率5点均值为1.85~2.15 Ω·cm；
所用的硅外延炉为PE-2061S型常压桶式硅外延炉。
CN202010341318.1A 2020-04-27 2020-04-27 一种降低图形漂移率的厚层硅外延片的制备方法 Active CN111489964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341318.1A CN111489964B (zh) 2020-04-27 2020-04-27 一种降低图形漂移率的厚层硅外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341318.1A CN111489964B (zh) 2020-04-27 2020-04-27 一种降低图形漂移率的厚层硅外延片的制备方法

Publications (2)

Publication Number Publication Date
CN111489964A true CN111489964A (zh) 2020-08-04
CN111489964B CN111489964B (zh) 2022-05-10

Family

ID=71813074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341318.1A Active CN111489964B (zh) 2020-04-27 2020-04-27 一种降低图形漂移率的厚层硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN111489964B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525419A (zh) * 2023-06-09 2023-08-01 中电科先进材料技术创新有限公司 一种coolmos用硅外延片的制备方法
CN116825613A (zh) * 2023-08-24 2023-09-29 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
US20200017991A1 (en) * 2017-04-04 2020-01-16 Mitsubishi Electric Corporation Manufacturing method for silicon carbide epitaxial wafer and manufacturing method for silicon carbide semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
US20200017991A1 (en) * 2017-04-04 2020-01-16 Mitsubishi Electric Corporation Manufacturing method for silicon carbide epitaxial wafer and manufacturing method for silicon carbide semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525419A (zh) * 2023-06-09 2023-08-01 中电科先进材料技术创新有限公司 一种coolmos用硅外延片的制备方法
CN116525419B (zh) * 2023-06-09 2024-02-13 中电科先进材料技术创新有限公司 一种coolmos用硅外延片的制备方法
CN116825613A (zh) * 2023-08-24 2023-09-29 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法
CN116825613B (zh) * 2023-08-24 2023-11-07 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法

Also Published As

Publication number Publication date
CN111489964B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN111489964B (zh) 一种降低图形漂移率的厚层硅外延片的制备方法
CN104947183B (zh) 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
TWI531692B (zh) 磊晶矽晶圓的製造方法以及磊晶矽晶圓
CN104851784B (zh) 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
KR101378557B1 (ko) 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼
CN111463115B (zh) 一种肖特基器件用硅外延片的制备方法
CN107099840B (zh) 一种瞬变电压抑制二极管用硅外延片的制备方法
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP3897963B2 (ja) 半導体ウェーハおよびその製造方法
CN112366134B (zh) 化学机械研磨方法
CN111463117B (zh) 一种高频器件用硅外延片的制备方法
CN111554565A (zh) 硅8英寸大功率元器件外延片制备工艺
JP5151674B2 (ja) エピタキシャルウエーハの製造方法
CN110349841B (zh) 一种双层结构硅外延片的制备方法
WO2018117402A1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
JPH10189695A (ja) 気相成長用サセプタ及びその製造方法
US6911369B2 (en) Discontinuity prevention for SiGe deposition
KR20100121837A (ko) 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
JP2019110213A (ja) 半導体ウェーハの製造方法
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
JP7342815B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
KR100830997B1 (ko) 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법
CN117438285A (zh) 一种减少重掺杂8英寸衬底外延片背面晶点缺陷的外延方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220425

Address after: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Applicant after: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

Applicant after: CEC Jinghua (Tianjin) semiconductor material Co., Ltd

Address before: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Applicant before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

GR01 Patent grant
GR01 Patent grant