CN116525419B - 一种coolmos用硅外延片的制备方法 - Google Patents

一种coolmos用硅外延片的制备方法 Download PDF

Info

Publication number
CN116525419B
CN116525419B CN202310685812.3A CN202310685812A CN116525419B CN 116525419 B CN116525419 B CN 116525419B CN 202310685812 A CN202310685812 A CN 202310685812A CN 116525419 B CN116525419 B CN 116525419B
Authority
CN
China
Prior art keywords
process chamber
wafer
preset
range
temperature range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310685812.3A
Other languages
English (en)
Other versions
CN116525419A (zh
Inventor
郭艳敏
王楠
赵堃
莫宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Original Assignee
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Advanced Materials Technology Innovation Co ltd filed Critical China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority to CN202310685812.3A priority Critical patent/CN116525419B/zh
Publication of CN116525419A publication Critical patent/CN116525419A/zh
Application granted granted Critical
Publication of CN116525419B publication Critical patent/CN116525419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)

Abstract

本申请提供一种COOLMOS用硅外延片的制备方法。该方法包括：将晶圆放入工艺腔进行本征硅外延层预沉积；将进行本征硅外延层预沉积后的晶圆放入冷却腔进行冷却，并对工艺腔进行HCL刻蚀；将冷却后的晶圆放入刻蚀后的工艺腔，并对冷却后的晶圆进行薄层高阻硅外延层沉积。本申请能够提高COOLMOS用硅外延片的制备效率。

Description

一种COOLMOS用硅外延片的制备方法
技术领域
本申请涉及硅外延片制备技术领域，尤其涉及一种COOLMOS用硅外延片的制备方法。
背景技术
COOLMOS具有开关速度快、导通损耗低的性能，可以满足提升系统电能利用效率、降低功耗的发展方向。COOLMOS器件采用了电阻率更低的硅外延层实现了更高的反向击穿电压和更低的导通电阻。
COOLMOS用硅外延片的制备直接决定着COOLMOS器件的工作性能。当前，大多COOLMOS用硅外延片采用光刻(Photoetching)、选择性外延(Selective EpitaxialGrowth,SEG)、化学机械抛光(Chemical Mechanical Polishing,CMP)等技术。然而，该种方式耗时长，可能会导致COOLMOS器件的产出效率降低。
发明内容
本申请提供了一种COOLMOS用硅外延片的制备方法，以解决现有制备COOLMOS用硅外延片耗时长，导致产出效率低下的问题。
第一方面，本申请提供了一种COOLMOS用硅外延片的制备方法，该方法可以包括：
将晶圆放入工艺腔进行本征硅外延层预沉积；
将进行本征硅外延层预沉积后的晶圆放入冷却腔进行冷却，并对工艺腔进行HCL刻蚀；
将冷却后的晶圆放入刻蚀后的工艺腔，并对冷却后的晶圆进行薄层高阻硅外延层沉积，得到COOLMOS用硅外延片。
在一种可能的实现方式中，将晶圆放入工艺腔进行本征硅外延层预沉积，包括：
在工艺腔中通入第一预设流量范围的载气，并在第一预设温度范围内对工艺腔进行第一次吹扫；
将吹扫后的工艺腔变化至第二预设温度范围，并在第二预设温度范围内对晶圆进行烘烤；
将烘烤后的工艺腔变化至第三预设温度范围，并对烘烤后的晶圆进行本征预沉积；
在第三预设温度范围内对工艺腔进行第二次吹扫，并将吹扫后的工艺腔温度变化至第一预设温度范围。
在一种可能的实现方式中，在第二预设温度范围内对晶圆进行烘烤，包括：
在第二预设温度范围内，对工艺腔通入第二预设流量范围的HCI气体，以对晶圆表面进行气抛。
在一种可能的实现方式中，对烘烤后的晶圆进行本征预沉积，包括：
对工艺腔通入第三预设流量范围的TCS气体，以使晶圆按照第一预设生长速率范围进行生长。
在一种可能的实现方式中，包括：
第一预设温度范围为650-700℃，第二预设温度范围为1100-1200℃，第三预设温度范围为1090-1190℃，第一预设流量范围为40-80L/min。
在一种可能的实现方式中，对冷却后的晶圆进行薄层高阻硅外延层沉积，包括：
在放入冷却后的晶圆的工艺腔中通入第四预设流量范围的载气，并在第四预设温度范围内对该工艺腔进行第一次吹扫；
将吹扫后的工艺腔变化至第五预设温度范围，并在第五预设温度范围内对晶圆进行烘烤；
将烘烤后的工艺腔变化至第六预设温度范围，并对工艺腔进行第一次变流量吹扫；
在第六预设温度范围内，将第一次变流量吹扫后的工艺腔进行沉积，并对沉积后的工艺腔进行第二次变流量吹扫；
将第二次变流量吹扫后的工艺腔变化至第四预设温度范围。
在一种可能的实现方式中，对工艺腔进行第一次变流量吹扫，包括：
将工艺腔的载气流量变化至第五预设流量范围，对工艺腔吹扫第一时长；
在第一时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对工艺腔吹扫第一时长。
在一种可能的实现方式中，第五预设流量范围为80-160L/min，第六预设流量范围为40-80L/min。
在一种可能的实现方式中，对沉积后的工艺腔进行第二次变流量吹扫，包括：
将沉积后的工艺腔的载气流量变化至第五预设流量范围，对工艺腔吹扫第二时长；
在第二时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对工艺腔吹扫第二时长。
在一种可能的实现方式中，将第一次变流量吹扫后的工艺腔进行沉积，包括：
对工艺腔通入第七预设流量范围的TCS气体和第八预设流量范围的掺杂气体，以使晶圆按照第二预设生长速率范围生长。
本申请提供一种COOLMOS用硅外延片的制备方法，通过将晶圆放入工艺腔进行本征硅外延层预沉积；将进行本征硅外延层预沉积后的晶圆放入冷却腔进行冷却，并对工艺腔进行HCL刻蚀；将冷却后的晶圆放入刻蚀后的工艺腔，并对冷却后的晶圆进行薄层高阻硅外延层沉积，得到COOLMOS用硅外延片。相较于现有的SEG沉积耗时长，本申请的通过本征硅外延层预沉积以及薄层高阻硅外延层沉积可以有效提升沉积速率，将薄层高阻和抑制图形漂移两大硅外延生长关键技术进行了有机结合，大幅提升COOLMOS用硅外延片的制备效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的COOLMOS用硅外延片的制备方法的实现流程图；
图2是本申请实施例提供的本征硅外延层预沉积过程中各部分的参数变化示意图；
图3是本申请实施例提供的薄层高阻硅外延层沉积过程中各部分的参数变化示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
现有技术大多采用光刻、SEG、CMP等技术制备COOLMOS用硅外延片。然而，SEG通常采用减压外延法(沉积速率为0.2-0.4m/min)，相比于常压外延法(沉积速率为2-4m/min)，需要至少100分钟才能完成该外延层的生长(厚度为40-50μm)，降低了产出效率。CMP与SEG之间的配合难度较大，特别是对CMP的研磨精度提出了更高的要求。
以上问题降低了COOLMOS用硅外延片的制备效率，为了提高COOLMOS用硅外延片的制备效率，本申请提供了一种COOLMOS用硅外延片的制备方法。
参见图1，其示出了本申请实施例提供的COOLMOS用硅外延片的制备方法的实现流程图。如图1所示，一种COOLMOS用硅外延片的制备方法，可以包括S101，S102和S103。
S101，将晶圆放入工艺腔进行本征硅外延层预沉积。
可选的，在进行本征硅外延层预沉积的过程中，需要在工艺腔中通入恒定流量的载气(H2)，以保证工艺腔内压力恒定。本申请实施例中的晶圆为<100>向晶圆。
示例性的，可以在工艺腔中通入第一预设流量范围的载气，第一预设流量可以为40-80L/min，此时工艺腔内的压力可以为750-755Torr。
具体的，图2示出了本申请实施例提供的本征硅外延层预沉积过程中各部分的参数变化示意图。如图2所示，本征硅外延层预沉积的过程可以包括吹扫1、升温、烘烤、本征预沉积、吹扫2和降温，表示为如下S1011-S1014。
S1011，吹扫1：在工艺腔中通入第一预设流量范围的载气，并在第一预设温度范围内对工艺腔进行第一次吹扫。
第一预设流量范围可以为40-80L/min，第一预设温度范围可以为650-700℃。
S1012，升温、烘烤：将吹扫后的工艺腔变化至第二预设温度范围，并在第二预设温度范围内对晶圆进行烘烤。其中，第二预设温度范围可以为1100-1200℃。
S1013，本征预沉积：将烘烤后的工艺腔变化至第三预设温度范围，并对烘烤后的晶圆进行本征预沉积。其中，第三预设温度范围可以为1090-1190℃。
S1014，吹扫2、降温：在第三预设温度范围内对工艺腔进行第二次吹扫，并将吹扫后的工艺腔温度变化至第一预设温度范围。
S102，将进行本征硅外延层预沉积后的晶圆放入冷却腔进行冷却，并对工艺腔进行HCL刻蚀。
S103，将冷却后的晶圆放入刻蚀后的工艺腔，并对冷却后的晶圆进行薄层高阻硅外延层沉积，得到COOLMOS用硅外延片。
可选的，在进行薄层高阻硅外延层沉积的过程中，需要在工艺腔中通入恒定流量的载气，以保证工艺腔内压力恒定，工艺腔压力一般稳定在750-755Torr。
具体的，图3示出了本申请实施例提供的薄层高阻硅外延层沉积过程中各部分的参数变化示意图。如图3所示，薄层高阻硅外延层沉积的过程可以包括：吹扫1、升温、烘烤、变流量吹扫1、沉积、变流量吹扫2和降温，表示为如下S1031-S1035。
S1031，吹扫1：在放入冷却后的晶圆的工艺腔中通入第四预设流量范围的载气，并在第四预设温度范围内对该工艺腔进行第一次吹扫。
第四预设流量范围可以为40-80L/min，第四预设温度范围可以为650-700℃。
S1032，升温、烘烤：将吹扫后的工艺腔变化至第五预设温度范围，并在第五预设温度范围内对晶圆进行烘烤。其中，第五预设温度范围可以为1100-1200℃。
S1033，变流量吹扫1：将烘烤后的工艺腔变化至第六预设温度范围，并对工艺腔进行第一次变流量吹扫。
第六预设温度范围可以为1090-1190℃，第一次变流量吹扫是改变工艺腔内载气的流量，为先升高后降低，升高和降低的持续时长相同。
S1034，沉积、变流量吹扫2：在第六预设温度范围内，将第一次变流量吹扫后的工艺腔进行沉积，并对沉积后的工艺腔进行第二次变流量吹扫。
第二次变流量吹扫是改变工艺腔内载气的流量，为先升高后降低，升高和降低的持续时长相同。
S1035，降温：将第二次变流量吹扫后的工艺腔变化至第四预设温度范围。
本申请实施例的通过本征硅外延层预沉积一级薄层高阻硅外延层沉积可以有效提升沉积速率，将薄层高阻和抑制图形漂移两大硅外延生长关键技术进行了有机结合，大幅提升COOLMOS用硅外延片的制备效率。
在一些实施例中，上述S1012中的“在第二预设温度范围内对晶圆进行烘烤”，可以包括：
在第二预设温度范围内，对工艺腔通入第二预设流量范围的HCI气体，以对晶圆表面进行气抛。
第二预设流量范围可以为0.5-2L/min，在1100-1200℃中，通入0.5-2L/min的HCl气体，对晶圆表面进行气抛，此时载气的流量恒定在40-80L/min。
在一些实施例中，上述S1013中的“对烘烤后的晶圆进行本征预沉积”，可以包括：
对工艺腔通入第三预设流量范围的TCS气体，以使晶圆按照第一预设生长速率范围进行生长。
第三预设流量范围可以为3-6L/min，第一预设生长速率范围为1.0-2.0μm/min。在工艺腔通入3-6L/min的TCS气体，以使晶圆进行低速率生长，生长速率为1.0-2.0μm/min。
示例性的，将晶圆放入工艺腔进行本征硅外延层预沉积可以包括：
在整个工艺步骤中，向工艺腔中持续通入恒定流量的H2，流量为50L/min，工艺腔体压力恒定，一般为752Torr。
A01，吹扫1，工艺温度为660℃。
A02，升温，工艺温度升高至1160℃。
A03，烘烤，温度维持在1160℃，通入0.8L/min的HCl气体，对硅片(晶圆)表面进行气抛。
A04，本征预沉积，降低工艺温度至1150℃，通入3.5L/min的TCS气体，进行低速率生长，生长速率为1.5μm/min。
A05，吹扫2，工艺温度维持为1150℃。
A06，降温，工艺温度降低至660℃。
在一些实施例中，上述S1033中的“对工艺腔进行第一次变流量吹扫”，可以包括：
将工艺腔的载气流量变化至第五预设流量范围，对工艺腔吹扫第一时长；
在第一时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对工艺腔吹扫第一时长。
第五预设流量范围可以为80-160L/min，第六预设流量范围可以为40-80L/min。可以H2流量先升高至80-160L/min，之后H2流量再降低至40-80L/min，升高和降低等分本步的工艺时长。
在一些实施例中，上述S1034中的“对沉积后的工艺腔进行第二次变流量吹扫”，可以包括：
将沉积后的工艺腔的载气流量变化至第五预设流量范围，对工艺腔吹扫第二时长；
在第二时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对工艺腔吹扫第二时长。
可选的，第二次变流量吹扫的过程可以与第一次变流量吹扫的过程相同，第一时长和第二时长可以相同也可以不相同。在第二次变流量吹扫过程中，H2升高和降低等分本步的工艺时长。
在一些实施例中，上述S1034中的“将第一次变流量吹扫后的工艺腔进行沉积”，可以包括：
对工艺腔通入第七预设流量范围的TCS气体和第八预设流量范围的掺杂气体，以使晶圆按照第二预设生长速率范围生长。
第七预设流量范围可以为3-6L/min，第八预设流量范围可以为30-270ml/min，第二预设生长速率范围可以为1.0-2.0μm/min，在此过程中，H2流量恒定，范围为40-80L/min。
示例性的，对冷却后的晶圆进行薄层高阻硅外延层沉积可以包括：
在整个工艺步骤中，腔体中持续通入H2，腔体压力恒定，一般为752Torr。
B01，吹扫1，工艺温度为660℃，H2流量恒定为50L/min。
B02，升温，工艺温度升高至1160℃，H2流量恒定为50L/min。
B03，烘烤，温度维持在1160℃，通入0.8L/min的HCl气体，对硅片(晶圆)表面进行气抛，此时H2流量恒定为50L/min。
B04，变流量吹扫1，降低工艺温度至1150℃，H2流量先升高至100L/min，之后H2流量再降低至50L/min，升高和降低等分该步工艺时长。
B05，沉积，通入3.5L/min的TCS气体和75ml/min的掺杂气体，进行低速率生长，生长速率为1.5μm/min，此时H2流量恒定为50L/min。
B06，变流量吹扫2，工艺温度为1150℃，H2流量先升高至100L/min，之后H2流量再降低至50L/min，升高和降低等分该步工艺时长。
B07，降温，工艺温度降低至660℃。
本申请实施例克服了常规硅外延生长工艺不能满足COOLMOS用多层硅外延片的制造要求的问题，本申请实施例通过将薄层高阻和抑制图形漂移两大硅外延生长关键技术进行了有机结合，可以提高COOLMOS用多层硅外延片的制造效率，满足了制造要求。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

Claims (7)

1.一种COOLMOS用硅外延片的制备方法，其特征在于，包括：
将晶圆放入工艺腔进行本征硅外延层预沉积；
将进行本征硅外延层预沉积后的晶圆放入冷却腔进行冷却，并对所述工艺腔进行HCL刻蚀；
将冷却后的晶圆放入刻蚀后的工艺腔，并对所述冷却后的晶圆进行薄层高阻硅外延层沉积，得到COOLMOS用硅外延片；
所述将晶圆放入工艺腔进行本征硅外延层预沉积，包括：
在所述工艺腔中通入第一预设流量范围的载气，并在第一预设温度范围内对所述工艺腔进行第一次吹扫；
将吹扫后的工艺腔变化至第二预设温度范围，并在第二预设温度范围内对所述晶圆进行烘烤；
将烘烤后的工艺腔变化至第三预设温度范围，并对烘烤后的晶圆进行本征预沉积；
在第三预设温度范围内对所述工艺腔进行第二次吹扫，并将吹扫后的工艺腔温度变化至第一预设温度范围；
所述第一预设温度范围为650-700℃，所述第二预设温度范围为1100-1200℃，所述第三预设温度范围为1090-1190℃，所述第一预设流量范围为40-80L/min；
所述对所述冷却后的晶圆进行薄层高阻硅外延层沉积，包括：
在放入冷却后的晶圆的工艺腔中通入第四预设流量范围的载气，并在第四预设温度范围内对该工艺腔进行第一次吹扫；
将吹扫后的工艺腔变化至第五预设温度范围，并在第五预设温度范围内对所述晶圆进行烘烤；
将烘烤后的工艺腔变化至第六预设温度范围，并对所述工艺腔进行第一次变流量吹扫；其中，第一次变流量吹扫为改变工艺腔内载气的流量，先升高后降低，升高和降低的持续时长相同；
在第六预设温度范围内，将第一次变流量吹扫后的工艺腔进行沉积，并对沉积后的工艺腔进行第二次变流量吹扫；其中，第二次变流量吹扫为改变工艺腔内载气的流量，先升高后降低，升高和降低的持续时长相同；
将第二次变流量吹扫后的工艺腔变化至第四预设温度范围；
其中，第四预设温度范围为650-700℃，第五预设温度范围为1100-1200℃，第六预设温度范围为1090-1190℃。
2.根据权利要求1所述的COOLMOS用硅外延片的制备方法，其特征在于，所述在第二预设温度范围内对所述晶圆进行烘烤，包括：
在所述第二预设温度范围内，对所述工艺腔通入第二预设流量范围的HCI气体，以对所述晶圆表面进行气抛。
3.根据权利要求1所述的COOLMOS用硅外延片的制备方法，其特征在于，所述对烘烤后的晶圆进行本征预沉积，包括：
对所述工艺腔通入第三预设流量范围的TCS气体，以使所述晶圆按照第一预设生长速率范围进行生长。
4.根据权利要求1所述的COOLMOS用硅外延片的制备方法，其特征在于，所述对所述工艺腔进行第一次变流量吹扫，包括：
将工艺腔的载气流量变化至第五预设流量范围，对所述工艺腔吹扫第一时长；
在第一时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对所述工艺腔吹扫第一时长。
5.根据权利要求4所述的COOLMOS用硅外延片的制备方法，其特征在于，所述第五预设流量范围为80-160L/min，所述第六预设流量范围为40-80min/L。
6.根据权利要求1所述的COOLMOS用硅外延片的制备方法，其特征在于，所述对沉积后的工艺腔进行第二次变流量吹扫，包括：
将沉积后的工艺腔的载气流量变化至第五预设流量范围，对所述工艺腔吹扫第二时长；
在第二时长之后，将工艺腔的载气流量变化至第六预设流量范围，并对所述工艺腔吹扫第二时长。
7.根据权利要求1、4至6任一项所述的COOLMOS用硅外延片的制备方法，其特征在于，所述将第一次变流量吹扫后的工艺腔进行沉积，包括：
对所述工艺腔通入第七预设流量范围的TCS气体和第八预设流量范围的掺杂气体，以使所述晶圆按照第二预设生长速率范围生长。
CN202310685812.3A 2023-06-09 2023-06-09 一种coolmos用硅外延片的制备方法 Active CN116525419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685812.3A CN116525419B (zh) 2023-06-09 2023-06-09 一种coolmos用硅外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685812.3A CN116525419B (zh) 2023-06-09 2023-06-09 一种coolmos用硅外延片的制备方法

Publications (2)

Publication Number Publication Date
CN116525419A CN116525419A (zh) 2023-08-01
CN116525419B true CN116525419B (zh) 2024-02-13

Family

ID=87401311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685812.3A Active CN116525419B (zh) 2023-06-09 2023-06-09 一种coolmos用硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN116525419B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037206A (zh) * 2013-03-08 2014-09-10 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
WO2018120731A1 (zh) * 2016-12-26 2018-07-05 南京国盛电子有限公司 硅外延片的制造方法
CN108417484A (zh) * 2018-04-13 2018-08-17 中国电子科技集团公司第四十六研究所 一种提升光电传感器用硅外延层掺杂浓度均匀性的方法
CN108447772A (zh) * 2018-03-23 2018-08-24 南京国盛电子有限公司 一种coolmos用硅外延片的制造方法
CN111489964A (zh) * 2020-04-27 2020-08-04 中国电子科技集团公司第四十六研究所 一种降低图形漂移率的厚层硅外延片的制备方法
CN113322513A (zh) * 2021-08-03 2021-08-31 南京国盛电子有限公司 一种生长薄层高阻硅外延片的方法及所制得的外延片
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274464B2 (en) * 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037206A (zh) * 2013-03-08 2014-09-10 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
WO2018120731A1 (zh) * 2016-12-26 2018-07-05 南京国盛电子有限公司 硅外延片的制造方法
CN108447772A (zh) * 2018-03-23 2018-08-24 南京国盛电子有限公司 一种coolmos用硅外延片的制造方法
CN108417484A (zh) * 2018-04-13 2018-08-17 中国电子科技集团公司第四十六研究所 一种提升光电传感器用硅外延层掺杂浓度均匀性的方法
CN111489964A (zh) * 2020-04-27 2020-08-04 中国电子科技集团公司第四十六研究所 一种降低图形漂移率的厚层硅外延片的制备方法
CN113322513A (zh) * 2021-08-03 2021-08-31 南京国盛电子有限公司 一种生长薄层高阻硅外延片的方法及所制得的外延片
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Also Published As

Publication number Publication date
CN116525419A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
CN106757324A (zh) 一种硅外延片的制造方法
CN108796616B (zh) 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
WO2022142007A1 (zh) 高效异质结电池结构及其制备方法
CN103928320A (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN108417483B (zh) 一种8英寸大功率igbt元器件用外延片的制备方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN110600366B (zh) (100)晶向金刚石n沟道结型场效应晶体管及其制备方法
CN114628243A (zh) 快速恢复外延二极管用双层硅外延片的制备方法
CN110600554B (zh) 一种（100）晶向金刚石n-i-p结二极管及其制备方法
CN100470726C (zh) 淀积高质量微晶半导体材料的方法
CN116525419B (zh) 一种coolmos用硅外延片的制备方法
JP2009277757A (ja) 半導体装置の製造方法
CN107546114B (zh) 一种SiC高压功率器件结终端的制备方法
WO2024051493A1 (zh) 一种半导体器件及其制作方法
CN103426788B (zh) 在集成系统中制作半导体器件及调节基板温度的方法
CN108831920A (zh) 一种SiC器件的结终端结构制作方法
CN102332497B (zh) 毫米波雪崩二极管用硅外延片的制造方法
CN115074825B (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN1440052A (zh) 一种厚膜绝缘层上硅材料的制备方法
KR20180072989A (ko) 저온 공정이 가능한 패시베이션층 제조 방법 및 이에 의해 제조된 패시베이션층을 포함한 실리콘 기판
US7972942B1 (en) Method of reducing metal impurities of upgraded metallurgical grade silicon wafer by using epitaxial silicon film
CN115537922A (zh) 一种降低外延片自掺杂的方法
CN116525418B (zh) 基于111晶向的硅外延片制备方法、硅外延片及半导体器件
CN117038539B (zh) 一种碳化硅外延旧载盘的再生处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant