JPH01278745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01278745A JPH01278745A JP63108394A JP10839488A JPH01278745A JP H01278745 A JPH01278745 A JP H01278745A JP 63108394 A JP63108394 A JP 63108394A JP 10839488 A JP10839488 A JP 10839488A JP H01278745 A JPH01278745 A JP H01278745A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- guard ring
- ring
- impurity layer
- guard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 230000003213 activating effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 47
- 239000011229 interlayer Substances 0.000 abstract description 18
- 150000002500 ions Chemical class 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- 238000005520 cutting process Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、冗長回路を搭載する半導体装置に関するもの
であり、特に冗長回路を活性化するためのヒユーズ部の
ガードリングの構造に関するものである。
であり、特に冗長回路を活性化するためのヒユーズ部の
ガードリングの構造に関するものである。
従来の技術
近年、半導体装置において微細化の進行、集積度の増加
に従い、製造上での欠陥は避けがたくなっており、歩留
りを高水準に維持することは非常に困難になってきてい
る。このため、ダイナミックＲＡＭに代表されるような
半導体記憶装置では冗長回路を搭載し、前記欠陥により
不良になったビットを予備のビットに置き換え、歩留り
の低下を防いでいる。冗長回路の活性化は、不良ビット
をアクセスする選択信号に応じて予備デコーダを構成す
るヒユーズを切断してプログラミングし、予備デコーダ
に接続された予備ビットを不良ビットと置換することに
より成される。
に従い、製造上での欠陥は避けがたくなっており、歩留
りを高水準に維持することは非常に困難になってきてい
る。このため、ダイナミックＲＡＭに代表されるような
半導体記憶装置では冗長回路を搭載し、前記欠陥により
不良になったビットを予備のビットに置き換え、歩留り
の低下を防いでいる。冗長回路の活性化は、不良ビット
をアクセスする選択信号に応じて予備デコーダを構成す
るヒユーズを切断してプログラミングし、予備デコーダ
に接続された予備ビットを不良ビットと置換することに
より成される。
上記予備デコーダを構成するヒユーズの切断方法として
は、電気的溶断とレーザー光による切断があるが、現在
では、レーザー光による切断が主流である。レーザー光
切断の場合、ヒユーズ上の最終保護膜をあらかじめ窓聞
けして取り除き、切断成功率を高めることが多い。この
ように、ヒユーズ上の最終保護膜を取りのぞいているた
め、外部からの汚染により回路動作に悪影響を与える可
能性が高い。このため、従来、第２図（ａ）、 （ｂ）
に示すようなガードリング構造を設け、ヒユーズを取り
囲んでいた。
は、電気的溶断とレーザー光による切断があるが、現在
では、レーザー光による切断が主流である。レーザー光
切断の場合、ヒユーズ上の最終保護膜をあらかじめ窓聞
けして取り除き、切断成功率を高めることが多い。この
ように、ヒユーズ上の最終保護膜を取りのぞいているた
め、外部からの汚染により回路動作に悪影響を与える可
能性が高い。このため、従来、第２図（ａ）、 （ｂ）
に示すようなガードリング構造を設け、ヒユーズを取り
囲んでいた。
以下、従来の半導体装置のガードリング構造を第２図（
ａ）、（ｂ）に基づいて説明する。第２図（ａ）は、従
来の半導体装置のガードリングを含むヒユーズ部の平面
図であり、第２図（ｂ）は第２図（ａ）のＡ−Ａ’ 断
面図である。
ａ）、（ｂ）に基づいて説明する。第２図（ａ）は、従
来の半導体装置のガードリングを含むヒユーズ部の平面
図であり、第２図（ｂ）は第２図（ａ）のＡ−Ａ’ 断
面図である。
第２図ｆａ）、 （ｂ）において、１は冗長回路を活性
化するために設けられたヒユーズ２の切断部２Ａを取り
囲んで半導体基板３に配置された第１の拡散層であり、
ヒユーズ２はこの第１の拡散層１を横断して設けられて
いる。さらに、第１の拡散層１の上は第１のアルミニウ
ム配ｌ！４にて覆われ、第１の拡散層１と第１のアルミ
ニウム配線４は複数のコンタクト窓５で接触している。
化するために設けられたヒユーズ２の切断部２Ａを取り
囲んで半導体基板３に配置された第１の拡散層であり、
ヒユーズ２はこの第１の拡散層１を横断して設けられて
いる。さらに、第１の拡散層１の上は第１のアルミニウ
ム配ｌ！４にて覆われ、第１の拡散層１と第１のアルミ
ニウム配線４は複数のコンタクト窓５で接触している。
６は第１の拡散層１を取り囲んで半導体基板３に配置さ
れた第２の拡散層であり、ヒユーズ２はこの７Ａ２の拡
散層６も横断して設けられている。さらに第２の拡散層
６の上は第２のアルミニウム配線７によって覆われ、同
じく第２の拡散層６と第２のアルミニウム配線７とは複
数のコンタクト窓８で接触している。第１の拡散層１と
第１のアルミニウム配置！ｉ１４によって内側のカード
リング９が構成され、第２の拡散層６と第２のアルミニ
ウム配線７によって外側のガードリング１０が構成され
ており、内側のガードリング９は負の電圧を発生する電
源に第１のアルミニウム配＃！４を介して接続され、外
側のガードリング１０は、正の電圧を発生する電源に第
２のアルミニウム配ｌ１１７を介して接続されている。
れた第２の拡散層であり、ヒユーズ２はこの７Ａ２の拡
散層６も横断して設けられている。さらに第２の拡散層
６の上は第２のアルミニウム配線７によって覆われ、同
じく第２の拡散層６と第２のアルミニウム配線７とは複
数のコンタクト窓８で接触している。第１の拡散層１と
第１のアルミニウム配置！ｉ１４によって内側のカード
リング９が構成され、第２の拡散層６と第２のアルミニ
ウム配線７によって外側のガードリング１０が構成され
ており、内側のガードリング９は負の電圧を発生する電
源に第１のアルミニウム配＃！４を介して接続され、外
側のガードリング１０は、正の電圧を発生する電源に第
２のアルミニウム配ｌ１１７を介して接続されている。
このようにしてヒユーズ切断部２ａの下の熱酸化膜１１
をガードリング９，１０の外側の熱酸化膜１２と寸断す
るとともに、二重のガードリング９゜１０の間で電界を
発生させることにより、ヒユーズ切断部２ＡからのＮａ
＋などの可動イオンを電界中で捕獲し、回路動作に悪影
響を与えないようにしている。第２図において、１３は
層間膜、１４は最終保護膜であり、ヒユーズ切断部２Ａ
の上の最終保護膜１４は取り除かれている。
をガードリング９，１０の外側の熱酸化膜１２と寸断す
るとともに、二重のガードリング９゜１０の間で電界を
発生させることにより、ヒユーズ切断部２ＡからのＮａ
＋などの可動イオンを電界中で捕獲し、回路動作に悪影
響を与えないようにしている。第２図において、１３は
層間膜、１４は最終保護膜であり、ヒユーズ切断部２Ａ
の上の最終保護膜１４は取り除かれている。
発明が解決しようとする課題
しかし、従来の構造では、ガードリング９．１０に電圧
を印加できない環境（たとえば、高温保存状態、組立前
のウェハー状態での長期保存時など）においては、ガー
ドリング９．１０を構成する拡散層１．６とアルミニウ
ム配線４，７が部分的にコンタクト窓５，８の部分でし
か接触せず、ガードリング９．１０に層間膜１３が散在
し、またヒユーズ２も二重の抗散層１，６を直線状に横
断するため、ヒユーズ切断部２Ａと内部回路の層間膜１
３を介しての距離が短くなり、この層間膜１３を通って
可動イオンが内部回路に到達し、回路動作に悪影響を及
ぼす可能性がある。
を印加できない環境（たとえば、高温保存状態、組立前
のウェハー状態での長期保存時など）においては、ガー
ドリング９．１０を構成する拡散層１．６とアルミニウ
ム配線４，７が部分的にコンタクト窓５，８の部分でし
か接触せず、ガードリング９．１０に層間膜１３が散在
し、またヒユーズ２も二重の抗散層１，６を直線状に横
断するため、ヒユーズ切断部２Ａと内部回路の層間膜１
３を介しての距離が短くなり、この層間膜１３を通って
可動イオンが内部回路に到達し、回路動作に悪影響を及
ぼす可能性がある。
本発明は上記問題を解決するものであり、ガードリング
に電圧を印加できない環境であっても、可動イオンに対
するガード効果をｉへめたガードリング構造を有する半
導体装置を提供することを目的とするものである。
に電圧を印加できない環境であっても、可動イオンに対
するガード効果をｉへめたガードリング構造を有する半
導体装置を提供することを目的とするものである。
課題を解決するための手段
上記問題を解決するため本発明は、冗長回路を搭載する
半導体装置であって、前記冗長回路を活性化するために
設けられたヒユーズの切断部を取り囲んで配置された第
１の不純物層と、前記第１の不純物層の上を覆い、かつ
前記ヒユーズが第１の不純物層を横断する部分以外で第
１の不純物層と接触する第１の配線と、前記第１の不純
物層を取り囲んで配置された第２の不純物層と、前記第
２の不純物層の上を覆い、かつ前記ヒユーズが第２の不
純物層を横断する部分以外で第２の不純物層と接触する
第２の配線とを備え、前記ヒユーズの第１の不純物層の
横断部と第２の不純物層の横断部が一直線状に位置しな
いように位置をずらして配置されているものである。
半導体装置であって、前記冗長回路を活性化するために
設けられたヒユーズの切断部を取り囲んで配置された第
１の不純物層と、前記第１の不純物層の上を覆い、かつ
前記ヒユーズが第１の不純物層を横断する部分以外で第
１の不純物層と接触する第１の配線と、前記第１の不純
物層を取り囲んで配置された第２の不純物層と、前記第
２の不純物層の上を覆い、かつ前記ヒユーズが第２の不
純物層を横断する部分以外で第２の不純物層と接触する
第２の配線とを備え、前記ヒユーズの第１の不純物層の
横断部と第２の不純物層の横断部が一直線状に位置しな
いように位置をずらして配置されているものである。
作用
上記構成により、ヒユーズがガードリングの不純物層を
横断する部分以外では、ガードリングを構成する不純物
層と配線を全域にわたって接触するので、従来のように
ガードリングに散在する層間膜を通って拡散する可動イ
オンは阻止されるとともに、ヒユーズは内側の不純物層
と外側の不純物層の間で屈曲して、その横断部の位置が
ずれているので、ヒユーズに沿って形成される層間膜の
直線性は崩され、ヒユーズの横断部で内側のガードリン
グの層間膜を通過した可動イオンに対して外側のガード
リングでの停止確率は高くなる。
横断する部分以外では、ガードリングを構成する不純物
層と配線を全域にわたって接触するので、従来のように
ガードリングに散在する層間膜を通って拡散する可動イ
オンは阻止されるとともに、ヒユーズは内側の不純物層
と外側の不純物層の間で屈曲して、その横断部の位置が
ずれているので、ヒユーズに沿って形成される層間膜の
直線性は崩され、ヒユーズの横断部で内側のガードリン
グの層間膜を通過した可動イオンに対して外側のガード
リングでの停止確率は高くなる。
実施例
以下、本光明の一実施例を図面に基づいて説明づる。
第１図は本発明の一実施例を示す半導体装置のガードリ
ングを含むヒユーズ部の平面図である。
ングを含むヒユーズ部の平面図である。
なお、従来例の第２図（ａ）、 （ｂ）と同一の構成に
は同一の符号を付して説明を省略する。不純物層である
第１および第２の拡散層１．６の構成は従来例と同様で
あるが、それぞれの拡散層１．６をヒユーズ２１が横断
する部分以外では、ガードリング２２、２３を構成する
それぞれの拡散層１．６とアルミニウム配線４，７は全
域にわたり接触している。
は同一の符号を付して説明を省略する。不純物層である
第１および第２の拡散層１．６の構成は従来例と同様で
あるが、それぞれの拡散層１．６をヒユーズ２１が横断
する部分以外では、ガードリング２２、２３を構成する
それぞれの拡散層１．６とアルミニウム配線４，７は全
域にわたり接触している。
第１図において、２４は第１の拡散層１と第１のアルミ
ニウム配線４の接触部、２５は第２の拡散層２と第２の
アルミニウム配線７の接触部を示す。さらに、ヒユーズ
２１は、内側のガードリング２２と外側のガードリング
２３の間で屈曲させて、ヒユーズ２１の第１の拡散層１
の横断部と第２の拡散Ｍ６の横断部が一直線状に位置し
ないように位置をずらして配置し、ヒユーズ２１に沿う
内側のガードリンク２２の層間膜と外側のガードリング
２３の層間膜が一直線状にならないようにしている。
ニウム配線４の接触部、２５は第２の拡散層２と第２の
アルミニウム配線７の接触部を示す。さらに、ヒユーズ
２１は、内側のガードリング２２と外側のガードリング
２３の間で屈曲させて、ヒユーズ２１の第１の拡散層１
の横断部と第２の拡散Ｍ６の横断部が一直線状に位置し
ないように位置をずらして配置し、ヒユーズ２１に沿う
内側のガードリンク２２の層間膜と外側のガードリング
２３の層間膜が一直線状にならないようにしている。
このように、ガードリング２２．２３の拡散層１゜６と
アルミニウム配線４，７の接触面積が増加することによ
り、ガードリング２２．２３の層間膜の面積が減少し、
層間膜を通過する可動イオンの量は極めて低くおさえら
れ、さらにヒユーズ２１に沿って形成されるヒユーズ横
断部での層間膜の直線性が崩されることにより、電圧を
印加できない環境においても、ヒユーズ横断部で内側の
ガードリング２２の層間膜を通過した可動イオンに対し
て外側のガードリング２３での停止確率を高めることが
できる。しｌζがって、可動イオンが回路動作に与える
影響を少なくてぎ′、高信頼性の半導体装置を提供でき
る。
アルミニウム配線４，７の接触面積が増加することによ
り、ガードリング２２．２３の層間膜の面積が減少し、
層間膜を通過する可動イオンの量は極めて低くおさえら
れ、さらにヒユーズ２１に沿って形成されるヒユーズ横
断部での層間膜の直線性が崩されることにより、電圧を
印加できない環境においても、ヒユーズ横断部で内側の
ガードリング２２の層間膜を通過した可動イオンに対し
て外側のガードリング２３での停止確率を高めることが
できる。しｌζがって、可動イオンが回路動作に与える
影響を少なくてぎ′、高信頼性の半導体装置を提供でき
る。
なお、外部から電圧を印加できる環境においては、従来
例と同様に、ガードリング２２とガードリンク２３に惜
性の異なる電圧を印加し、可動イオンを捕獲することが
できる。
例と同様に、ガードリング２２とガードリンク２３に惜
性の異なる電圧を印加し、可動イオンを捕獲することが
できる。
発明の効果
以上のように本発明によれば、ヒユーズの切断部からの
Ｎａ”などの可動イオンによる外部からの汚染に対し、
ガードリングに電圧を印加できる環境に加え、印加でき
ないＴＭｉＪＡにおいても、ガードリングを構成するそ
れぞれの不純物層と配線の腎間脱の面積を、ヒユーズが
不純物層を横断する部分以外で不純物層と配線を接触さ
せることによって減少させ、かつヒユーズに泊って形成
される層間膜の直線性を、ヒユーズのそれぞれの不純物
１が一直線状に位置しないようにずらして配置すること
によって崩すことにより、ガードリングの層間膜を通っ
て拡散する可動イオンを阻止する確率を高めることがで
き、従来以上のガード効果を発揮でき、集積度が向上さ
れても高信頼性を確保しつつ、歩留りを低下することな
く低コストの半導体装置を提供することができる。
Ｎａ”などの可動イオンによる外部からの汚染に対し、
ガードリングに電圧を印加できる環境に加え、印加でき
ないＴＭｉＪＡにおいても、ガードリングを構成するそ
れぞれの不純物層と配線の腎間脱の面積を、ヒユーズが
不純物層を横断する部分以外で不純物層と配線を接触さ
せることによって減少させ、かつヒユーズに泊って形成
される層間膜の直線性を、ヒユーズのそれぞれの不純物
１が一直線状に位置しないようにずらして配置すること
によって崩すことにより、ガードリングの層間膜を通っ
て拡散する可動イオンを阻止する確率を高めることがで
き、従来以上のガード効果を発揮でき、集積度が向上さ
れても高信頼性を確保しつつ、歩留りを低下することな
く低コストの半導体装置を提供することができる。
第１図は本光明の一実施例を示す半導体装置のガードリ
ングを含むヒユーズ部の平面図、第２図（ａ）および（
ｂ）は従来の半導体装置のガードリングを含むヒユーズ
部の平面図および断面図である。 １・・・第１の拡散（不純物）層、４・・・第１のアル
ミニウム配線、６・・・第２の拡散（不純物）層、７・
・・第２のアルミニウム配線、２１・・・ヒユーズ、２
２・・・内側のガードリング、２３・・・外側のガード
リング、２４・・・第１の拡散層と第１のアルミニウム
配線の接触部、２５・・・第２の拡散層と第２のアルミ
ニウム配線の接触部。 代理人 森 本 残 弘 第ｆ図 ｆ −暑１のＩ広ｎ丈（不、純中ｒｙ））４ ２２
−１カイ貝りのη°−トソンゲ４°°湛Ｉのアル：ニウ
ム西こ、煤 ２３゛タトイｌ’ｌの〃゛−ド「ノ
ンク°゛第２図 ６ 、 ル ！′６′
ングを含むヒユーズ部の平面図、第２図（ａ）および（
ｂ）は従来の半導体装置のガードリングを含むヒユーズ
部の平面図および断面図である。 １・・・第１の拡散（不純物）層、４・・・第１のアル
ミニウム配線、６・・・第２の拡散（不純物）層、７・
・・第２のアルミニウム配線、２１・・・ヒユーズ、２
２・・・内側のガードリング、２３・・・外側のガード
リング、２４・・・第１の拡散層と第１のアルミニウム
配線の接触部、２５・・・第２の拡散層と第２のアルミ
ニウム配線の接触部。 代理人 森 本 残 弘 第ｆ図 ｆ −暑１のＩ広ｎ丈（不、純中ｒｙ））４ ２２
−１カイ貝りのη°−トソンゲ４°°湛Ｉのアル：ニウ
ム西こ、煤 ２３゛タトイｌ’ｌの〃゛−ド「ノ
ンク°゛第２図 ６ 、 ル ！′６′
Claims (1)
- １、冗長回路を搭載する半導体装置であって、前記冗長
回路を活性化するために設けられたヒューズの切断部を
取り囲んで配置された第１の不純物層と、前記第１の不
純物層の上を覆い、かつ前記ヒューズが第１の不純物層
を横断する部分以外で第１の不純物層と接触する第１の
配線と、前記第１の不純物層を取り囲んで配置された第
２の不純物層と、前記第２の不純物層の上を覆い、かつ
前記ヒューズが第２の不純物層を横断する部分以外で第
２の不純物層と接触する第２の配線とを備え、前記ヒュ
ーズの第１の不純物層の横断部と第２の不純物層の横断
部が一直線状に位置しないように位置をずらして配置さ
れている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108394A JPH0828422B2 (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108394A JPH0828422B2 (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01278745A true JPH01278745A (ja) | 1989-11-09 |
| JPH0828422B2 JPH0828422B2 (ja) | 1996-03-21 |
Family
ID=14483649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108394A Expired - Lifetime JPH0828422B2 (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828422B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750343A1 (de) * | 1995-06-23 | 1996-12-27 | Siemens Aktiengesellschaft | Schmelzsicherung mit ESD-Schutz |
| JP2007081152A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1988
- 1988-04-30 JP JP63108394A patent/JPH0828422B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750343A1 (de) * | 1995-06-23 | 1996-12-27 | Siemens Aktiengesellschaft | Schmelzsicherung mit ESD-Schutz |
| JP2007081152A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828422B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US5538924A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| US5986321A (en) | Double density fuse bank for the laser break-link programming of an integrated circuit | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| US5844296A (en) | Space saving laser programmable fuse layout | |
| JP2003086687A (ja) | 半導体装置 | |
| JP3150113B2 (ja) | 半導体記憶装置 | |
| JPH0383361A (ja) | 半導体装置 | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JPH01278745A (ja) | 半導体装置 | |
| JPH0722508A (ja) | 半導体集積回路装置 | |
| JPS61194740A (ja) | 半導体装置 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7888770B2 (en) | Fuse box for semiconductor device and method of forming same | |
| JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JP3266958B2 (ja) | 半導体装置 | |
| JPS61168242A (ja) | 半導体集積回路装置 | |
| JP2845902B2 (ja) | 半導体装置 | |
| JPH09172087A (ja) | 半導体装置 | |
| KR20000043832A (ko) | 반도체 메모리의 퓨즈 구조 | |
| JPH03235351A (ja) | 半導体記憶装置 | |
| JPH10294372A (ja) | 半導体集積回路装置 |