KR19980026634A - 퓨즈를 가지는 반도체 메모리 장치 - Google Patents
퓨즈를 가지는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR19980026634A KR19980026634A KR1019960045141A KR19960045141A KR19980026634A KR 19980026634 A KR19980026634 A KR 19980026634A KR 1019960045141 A KR1019960045141 A KR 1019960045141A KR 19960045141 A KR19960045141 A KR 19960045141A KR 19980026634 A KR19980026634 A KR 19980026634A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- semiconductor memory
- memory device
- exposed
- area
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
절단 가능한 퓨즈를 가지는 반도체 메모리 장치에 관한 것으로, 레이저 절단 가능하도록 직사각형 모양으로 충분히 형성된 퓨즈 노출 영역에 노출된 퓨즈을 리페어 동작시 상기 퓨즈의 상단 및 하단에 레이저에 의해 두번 이상을 절단하여 리페어 동작 확률을 높이며 따라서, 기존의 퓨즈 노출 영역간의 공간 영역은 요구되지 않으며 다수개의 퓨즈 구성을 위한 퓨즈 노출 영역가 불필요하게 되어 상대적으로 축소된 칩 면적을 구현할 수 있으며 노출된 퓨즈의 상단 및 하단에 두번 이상 절단을 함으로서 안정된 리페어 동작을 보장할 수도 있는 효과가 있다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 절단 가능한 퓨즈를 가지는 반도체 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치는 칩이 고집적화 되어 감에 따라 웨이퍼 상의 메모리 셀 어레이 영역이 완전하게 동작하는 확률이 저하되고 있다. 이는 제품의 수율에 관련되며 보다 향상된 수율을 이루고자 메모리 셀 어레이 영역에 여분의 셀을 추가한다. 이것을 통상 리던던시 셀 이라고 칭한다. 리던던시 셀의 역할은 소량의 메모리 셀이 동작하지 않을 경우 그 셀들과 교체하여 굳 다이를 얻어 수율을 향상시킨다. 이러한 리던던시 셀을 동작 시키는 회로는 퓨즈를 이용한다. 퓨즈를 절단할때에는 높은 에너지를 이용하기 때문에 주변의 다른 회로에 영향을 주고, 상기 퓨즈가 차지하는 공간은 칩의 면적을 증가시키는 요인이 된다.
도 1은 종래 기술의 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면이다. 도 1을 참조하면, 반도체 기판의 소정 물질 영역상에 일정폭을 가지는 폴리실리콘층 또는 실리사이드층을 패턴화하여 퓨즈 100을 형성한다. 상기 실리사이드층 100의 상부에는 절연막이 형성된다. 테스트 과정을 통하여 페일셀이 나타나면 상기 퓨즈 즉, 실리사이드층 100의 일단을 절단하여 리던던시 셀로 대체하기 위한 리페어 동작을 한다. 상기 실리사이드층 100을 용이하게 절단하기 위해서는 그 실리사이드층 100 상부에 형성된 절연막중 절단 부위에 상당하는 절연막을 제거하여 일부의 퓨즈 100을 노출시킨다. 도 1의 퓨즈 노출 영역 102은 퓨즈간의 공간 영역 106을 사이에 두고 폭 104를 가지고 각각 두개로 형성된다. 이는 레이저 빔의 에너지가 충분치 못하여 퓨즈 100의 절단이 제대로 되지 않을 경우 둘중에 하나의 퓨즈가 절단되어도 리페어 동작을 하기 때문에 퓨즈 노출 영역 102를 두개로 구현한다. 하지만, 퓨즈 노출 영역 102간의 공간 영역 106이 요구되기 때문에 칩 면적의 증가가 불가피한 문제점이 있다.
도 2는 종래 기술의 다른 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면이다. 도 2를 참조하면, 퓨즈 노출 영역 102에 폭 104를 유지하여 ㄷ자 모양의 퓨즈 100 일부를 노출시킨다. 이는 다수개의 실리사이드층 100이 구현되어 레이저 절단 가능 확률을 높이지만 상술한 바와 같은 칩 면적의 증가가 불가피하다.
상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 칩 면적의 증가 없이 퓨즈 절단 확률을 높일 수 있는 퓨즈를 가지는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 안정된 리페어 동작을 보장하기 위한 퓨즈를 가지는 반도체 메모리 장치를 제공함에 있다.
도 1은 종래 기술의 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면.
도 2는 종래 기술의 다른 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면.
상기한 바와 같은 본 발명에 따르면, 레이저 절단 가능하도록 직사각형 모양으로 충분히 형성된 퓨즈 노출 영역 102에 노출된 퓨즈 100을 리페어 동작시 레이저에 의해 두번 이상을 절단하여 절단 확률을 높인다. 따라서, 상기 퓨즈 노출 영역 102는 두번 이상의 절단 가능한 충분한 면적을 가진다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치의 퓨즈를 보인 도면이다. 도 3을 참조하면, 반도체 기판의 소정 절연막 상에 폴리실리콘층 또는 실리사이드층을 패턴하여 퓨즈 100을 형성한다. 그 퓨즈 100의 상부에는 소정의 절연막이 다시 데포된다. 페일된 셀을 리던던시 셀로 리페어 하기 위해서는 상기 퓨즈 100의 일단을 절단한다. 레이저의 높은 에너지로의 절단을 용이하게 하기 위해 퓨즈 100의 일부가 노출되도록 그 상부의 절연막을 제거하여 퓨즈 노출 영역 102을 형성한다. 상기 퓨즈 노출 영역 102는 한변의 길이가 다른 한변의 길이보다 약 1.5배 이상으로 구현되는 직사각형 모양이 된다. 따라서, 리페어 동작시 레이저 빔을 이용하여 상기 퓨즈 노출 영역 102의 노출된 퓨즈 100의 중심 부위가 아닌 상단 또는 하단에 두번 이상 절단을 한다. 상기 퓨즈 노출 영역 102는 레이저 빔으로 절단할 수 있는 퓨즈의 최소 길이에서 약 2배의 길이 108을 확보해야 한다.
상기한 바와 같은 본 발명에 따르며, 기존의 퓨즈 노출 영역 102간의 공간 영역은 요구되지 않으며 다수개의 퓨즈 구성을 위한 퓨즈 노출 영역 102이가 불필요하게 되어 상대적으로 축소된 칩 면적을 구현할 수 있으며 노출된 퓨즈 100의 상단 및 하단에 두번 이상 절단을 함으로서 안정된 리페어 동작을 보장할 수도 있는 효과가 있다.
Claims (2)
- 반도체 기판의 소정 절연막 상에 절단가능한 퓨즈를 가지는 반도체 메모리 장치에 있어서:레이저 빔으로 하나의 퓨즈에 복수번 절단이 가능하도록, 상기 퓨즈 상에 형성된 절연막의 일부 영역이 제거된 퓨즈 노출 영역을 가지는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서; 상기 퓨즈 노출 영역은 한변의 길이가 다른 한변의 길이보다 약 1.5배 이상으로 구성됨을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045141A KR19980026634A (ko) | 1996-10-10 | 1996-10-10 | 퓨즈를 가지는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045141A KR19980026634A (ko) | 1996-10-10 | 1996-10-10 | 퓨즈를 가지는 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980026634A true KR19980026634A (ko) | 1998-07-15 |
Family
ID=66289677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960045141A KR19980026634A (ko) | 1996-10-10 | 1996-10-10 | 퓨즈를 가지는 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980026634A (ko) |
-
1996
- 1996-10-10 KR KR1019960045141A patent/KR19980026634A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR20140086166A (ko) | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 | |
| US8642399B2 (en) | Fuse of semiconductor device and method of forming the same | |
| JP3150113B2 (ja) | 半導体記憶装置 | |
| JPH0383361A (ja) | 半導体装置 | |
| KR20000076829A (ko) | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 | |
| KR19980026634A (ko) | 퓨즈를 가지는 반도체 메모리 장치 | |
| US6730989B1 (en) | Semiconductor package and method | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| US6458709B2 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
| JPH1187521A (ja) | 半導体装置及びその製造方法 | |
| KR100853478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7060529B2 (en) | Multiple chip semiconductor arrangement having electrical components in separating regions | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| US8344476B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR20070023978A (ko) | 개선된 퓨즈배열구조를 갖는 반도체 메모리장치 | |
| US5748549A (en) | Semiconductor memory device | |
| KR100355603B1 (ko) | 반도체소자의 앤티퓨즈 형성방법 | |
| JP2002270692A (ja) | 半導体装置 | |
| KR20010005114A (ko) | 반도체소자의 퓨즈 제조방법 | |
| KR200205413Y1 (ko) | 반도체장치 퓨즈부 | |
| KR101139485B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR19990085774A (ko) | 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |