JPH0897216A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0897216A
JPH0897216A JP7176036A JP17603695A JPH0897216A JP H0897216 A JPH0897216 A JP H0897216A JP 7176036 A JP7176036 A JP 7176036A JP 17603695 A JP17603695 A JP 17603695A JP H0897216 A JPH0897216 A JP H0897216A
Authority
JP
Japan
Prior art keywords
wiring
forming
state
connection hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7176036A
Other languages
English (en)
Other versions
JP3277098B2 (ja
Inventor
Junichi Wada
純一 和田
Hisafumi Kaneko
尚史 金子
Nobuo Hayasaka
伸夫 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17603695A priority Critical patent/JP3277098B2/ja
Priority to US08/506,483 priority patent/US5629236A/en
Priority to KR1019950021989A priority patent/KR0184373B1/ko
Priority to DE19527368A priority patent/DE19527368C2/de
Publication of JPH0897216A publication Critical patent/JPH0897216A/ja
Application granted granted Critical
Publication of JP3277098B2 publication Critical patent/JP3277098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 多層単結晶配線の形成方法を提供すること。 【解決手段】 シリコン基板１上に多結晶の下層Ａｌ配
線６を形成する工程と、全面に下層Ａｌ配線６を被覆す
る層間絶縁膜７を形成する工程と、層間絶縁膜７に下層
Ａｌ配線６に達する接続孔８contを形成する工程と、層
間絶縁膜７の表面に多結晶の上層Ａｌ配線９を形成する
工程と、全面に上層Ａｌ配線９を被覆する層間絶縁膜１
０を形成する工程と、下層Ａｌ配線６、上層Ａｌ配線９
が多結晶状態から非晶質状態に遷移するようにシリコン
基板１を加熱した後、下層Ａｌ配線６、上層Ａｌ配線９
が過冷却状態になるようにシリコン基体１を冷却するこ
とにより、接続孔８contにおいて接続する単結晶の下層
Ａｌ配線６、上層Ａｌ配線９を形成する工程とを有する
ことを特徴する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線を有する
半導体装置および多層単結晶配線を形成する工程を有す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。
【０００３】ＬＳＩ単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。しか
し、ＬＳＩの微細化を進めると、配線幅や配線膜厚が縮
小化し、配線の信頼性が低下するという問題が生じる。
【０００４】配線の信頼性の低下の原因としては、エレ
クトロマイグレーション現象やストレスマイグレーショ
ン現象が考えられている。これらの現象をＡｌ配線を例
に取って説明すると、エレクトロマイグレーションと
は、Ａｌ配線に流れる電子がＡｌ原子に衝突し、Ａｌ原
子が移動する現象のことをいう。一方、ストレスマイグ
レーションとは、ＬＳＩに用いられる他材料からの機械
的応力により、Ａｌ原子の移動が引き起こされる現象の
ことをいう。
【０００５】ところで、現在用いられている配線は多結
晶Ａｌで形成されているので、配線内には結晶粒界が数
多く存在する。結晶粒界は格子欠陥の集合体であり構造
的に不安定であるので結晶粒界におけるＡｌ原子の拡散
係数は大きい。
【０００６】したがって、多結晶Ａｌ配線のエレクトロ
マイグレーションでは、結晶粒界までのＡｌ原子の移動
は同じ速度で起こるが、結晶粒界ではＡｌ原子の移動速
度は速まる。つまり、結晶粒界を隔ててＡｌ原子流の上
流側ではＡｌ原子の空乏が起こり、一方、下流側ではＡ
ｌ原子の蓄積が起こる。このようなＡｌ原子の空乏、Ａ
ｌ原子の蓄積は、それぞれ、断線の発生、ヒロックの発
生につながる。
【０００７】一方、多結晶Ａｌ配線のストレスマイグレ
ーションでは、多結晶Ａｌ配線に機械的ストレスがかか
った場合に、Ａｌ原子はストレスを緩和する方向に移動
を始める。このとき、多結晶Ａｌ配線中の結晶粒界ほど
Ａｌ原子の移動が起こりやすいため、結晶粒界でＡｌ原
子が空乏し、その結果、多結晶Ａｌ配線の断線が起こ
る。
【０００８】このような多結晶Ａｌ配線の信頼性の低下
を防止するために、Ａｌ配線中のＡｌの配向性や粒径を
制御することが検討されている。Ａｌ結晶は面心立方構
造を持ち、その界面エネルギーは（１１１）面が最も小
さい。したがって、基板垂直軸に対し〈１１１〉高配向
化すれば、配線断面積を最小にする面に界面エネルギー
の小さい（１１１）面が向き合うことが少なくなり、こ
れにより、ストレスマイグレーションに起因するスリッ
ト状の断線を減少させることができ、よってＡｌ配線の
信頼性を向上させることができるようになる。
【０００９】しかしながら、従来のスパッタリング法に
よりＡｌを形成した場合、個々のＡｌ結晶粒の〈１１
１〉軸は１０°以上のばらつきがあり、この程度の高配
向化では、Ａｌ配線の信頼性を確保するのは困難であっ
た。
【００１０】また、Ａｌ配線中の個々の結晶粒の粒径を
大きくすれば、結晶粒界を減少させることができ、エレ
クトロマイグレーション耐性を向上させることができ
る。しかし、従来の熱処理方法では、全てのＡｌ結晶粒
を均一に大粒径化することができず、Ａｌ配線中に小さ
いＡｌ結晶粒が残存し、このＡｌ結晶粒の近傍で断線が
生じるという問題があった。
【００１１】このようなエレクトロマイグレーション耐
性や、ストレスマイグレーション耐性の問題に対して、
Ａｌ配線を単結晶化することが提案されている。一般
に、単結晶配線は、配線中に結晶粒界が存在しないた
め、極めて高い信頼性を有することが知られている。
【００１２】従来の単結晶配線の形成方法としては、単
結晶基板上からエピタキシャル成長させる方法や、単結
晶種から非晶質絶縁膜上に横方向へ成長させるラテラル
エピタキシャル法等がある。しかし、ＬＳＩの配線は主
に非晶質の絶縁物上に形成され、結晶種となる単結晶材
料と直接接触することはない。したがって、ＬＳＩの製
造工程においてエピタキシャル法を用いて単結晶配線を
形成することは極めて難しい。
【００１３】このような背景のもと、本発明者等はＬＳ
Ｉの単結晶配線の形成方法として、配線溝上に金属薄膜
を形成した後、基板加熱によって金属薄膜を凝集分離さ
せることにより、溝への金属薄膜の埋め込みおよび金属
薄膜の単結晶化を同時に行なって、配線溝内に単結晶配
線を形成するという新しい単結晶配線の形成方法を提案
した（特願昭５−６７４１０）。この方法によれば、非
晶質絶縁膜上にでも容易に単結晶配線を形成でき、ま
た、このようにして形成された単結晶配線を調べたとこ
ろ、極めて高い信頼性を有することが分かった。
【００１４】しかしながら、本発明者等によって提案さ
れた上記方法を多層単結晶配線、例えば、２層単結晶配
線の作成に適用する場合には以下のような問題がある。
下層単結晶配線と上層単結晶配線とを接続する接続孔の
アスペクト比（接続孔の深さ／開口径）が１を越える場
合、本発明者等によって提案された方法により上層単結
晶配線を形成しても、接続孔内にボイドが発生するとい
う問題があった。また、基板加熱によって上層配線の単
結晶化を行うときに、下層配線が体積膨張し、下層配線
が変形したり断線するという問題があった。
【００１５】
【発明が解決しようとする課題】上述の如く、エレクト
ロマイグレーション耐性およびストレスマイグレーショ
ン耐性を改善する手段として、配線の単結晶化方法が本
発明者等により提案されているが、この方法を多層配線
に適用するとき、下層配線が多結晶金属配線であると、
上層配線は単結晶化されるが下層配線は変形するという
問題があった。
【００１６】また、多結晶配線と単結晶配線のいずれに
おいても、時間の経過とともに配線の細りが生じ、配線
抵抗が設計値に比べ徐々に高くなるという問題点があっ
た。本発明は、上記事情を考慮なされたもので、信頼性
の高い多層配線を維持する半導体装置および信頼性の高
い多層単結晶配線が形成される半導体装置の製造方法を
提供することを目的とする。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の半導体装置の製造方法（請求項
１）は、基体表面に結晶状態の材料からなる第１の配線
を形成する工程と、前記第１の配線上にこの第１の配線
を被覆する第１の絶縁膜を形成する工程と、前記第１の
絶縁膜に前記第１の配線に達する接続孔を形成する工程
と、前記第１の絶縁膜上に多結晶状態の材料からなる導
電膜を形成する工程と、前記第１の絶縁膜上に前記導電
膜を加工して第２の配線を形成する工程と、前記第２の
配線上にこの第２の配線を被覆する第２の絶縁膜を形成
する工程と、前記第２の配線の表面が露出するまで前記
第２の絶縁膜の表面を後退させる工程と、前記第１およ
び前記第２の絶縁膜をエッチングして、前記第２の配線
と重ならないように前記第１の配線に達する開孔部を形
成する工程と、前記第１の配線の材料が結晶状態から非
晶質状態に、および前記第２の配線の材料が多結晶状態
から非晶質状態に遷移するように前記基体の温度を昇温
した後、前記材料が過冷却状態になるように前記基体の
温度を降温することにより、前記第１および前記第２の
配線を、前記接続孔において互いに接続され、かつ前記
開孔部において互いに非接続となる単結晶状態の材料か
らなる第１および第２の配線に変える工程とを有するこ
とを特徴する。
【００１８】ここで、基体とは、所望の配線あるいは素
子の要素（例えば、ＦＥＴであればソース拡散層やドレ
イン拡散層）が形成された基板や、このような基板上に
絶縁膜やその他の膜を形成したものいう。すなわち、配
線工程に進むのに必要な処理がなされた基板をいう（本
発明の第２〜第１１の半導体装置の製造方法についても
同様）。
【００１９】また、接続孔の底部の第１の配線の表面に
存在する自然酸化膜を除去した後に、第１の絶縁膜に多
結晶状態の材料からなる第２の配線を形成することが好
ましい。
【００２０】また、開孔部の底部の第１の配線に存在す
る自然酸化膜および第２の配線の表面に存在する自然酸
化膜を除去した後に、基体の温度の昇温および降温を行
なうことが望ましい。また、上記自然酸化膜を除去した
後に、自然酸化膜が再形成されるのを抑制した状態で、
基体の温度の昇温および降温を行なうことがより好まし
い。
【００２１】また、開口部は、基体の温度を昇温する際
に、特に配線が多結晶状態から非晶質状態に変化する際
に第１の配線の体積膨脹分を収容できる程度のサイズで
あることが好ましい。
【００２２】また、開孔部は第１の配線のパターンにお
ける屈曲部に配置されることが望ましい（請求項２，
４，６，８）。また、本発明の第２の半導体装置の製造
方法（請求項３）は、基体表面に結晶状態の材料からな
る第１の配線を形成する工程と、前記第１の配線上にこ
の第１の配線を被覆する絶縁膜を形成する工程と、前記
絶縁膜に前記第１の配線に達する接続孔および前記絶縁
膜の表面に配線溝を形成する工程と、前記絶縁膜上に多
結晶状態の材料からなる導電膜を形成する工程と、前記
接続孔および前記配線溝の中の前記導電膜を残して前記
導電膜を除去して前記接続孔内および前記配線溝内に第
２の配線を形成する工程と、前記絶縁膜をエッチングし
て、前記第２の配線と重ならないように前記第１の配線
に達する開孔部を形成する工程と、前記第１の配線の材
料が結晶状態から非晶質状態に、および前記第２の配線
の材料が多結晶状態から非晶質状態に遷移するように前
記基体の温度を昇温した後、前記材料が過冷却状態にな
るように前記基体の温度を降温することにより、前記第
１および前記第２の配線を、前記接続孔において互いに
接続され、かつ前記開孔部において互いに非接続となる
単結晶状態の材料からなる第１および第２の配線に変え
る工程とを有することを特徴する。
【００２３】また、本発明の第３の半導体装置の製造方
法（請求項５）は、基体表面に結晶状態の材料からなる
第１の配線を形成する工程と、前記第１の配線上にこの
第１の配線を被覆する絶縁膜を形成する工程と、前記絶
縁膜に前記第１の配線に達する接続孔および開孔部なら
びに前記絶縁膜の表面に配線溝を形成する工程と、前記
絶縁膜上に多結晶状態の材料からなる導電膜を形成する
工程と、前記接続孔、前記開孔部および前記配線溝の中
の前記導電膜を残して前記導電膜を除去して前記接続
孔、前記開孔部および前記配線溝内に第２の配線を形成
する工程と、前記第１の配線の材料が結晶状態から非晶
質状態に、および前記第２の配線の材料が多結晶状態か
ら非晶質状態に遷移するように前記基体の温度を昇温し
た後、前記材料が過冷却状態になるように前記基体の温
度を降温することにより、多結晶状態の材料からなる前
記第１および前記第２の配線を、前記接続孔において互
いに接続され、かつ前記開孔部において互いに非接続と
なる単結晶状態の材料からなる第１および第２の配線に
変える工程とを有することを特徴とする。
【００２４】ここで、接続孔および開口部の底部の第１
の配線の表面に存在する自然酸化膜を除去した後に、絶
縁膜の表面に多結晶状態の材料からなる第２の配線を形
成することが好ましい。
【００２５】また、第１の配線の表面に自然酸化膜が形
成されない状態、または開孔部の底部の第１の配線の表
面に存在する自然酸化膜および第２の配線の表面に存在
する自然酸化膜を除去した後に、基体の温度の昇温およ
び降温を行なうことが好ましい。また、上記自然酸化膜
を除去した後に、自然酸化膜が再形成されるのを抑制し
た状態で、基体の温度の昇温および降温を行なうことが
より好ましい。
【００２６】また、開口部は、基体の温度を昇温する際
に、特に配線が多結晶状態から非晶質状態に変化する際
に第１の配線の体積膨脹分を収容できる程度のサイズで
あることが望ましい。
【００２７】また、本発明の第４の半導体装置の製造方
法（請求項７）は、基体表面に結晶状態の材料からなる
第１の配線を形成する工程と、前記第１の配線上にこの
第１の配線を被覆する絶縁膜を形成する工程と、前記絶
縁膜に前記第１の配線に達する接続孔および開孔部なら
びに前記絶縁膜の表面に配線溝を形成する工程と、前記
絶縁膜上に多結晶状態の材料からなる導電膜を形成する
工程と、前記接続孔、前記開孔部および前記配線溝の中
の前記導電膜を残して前記導電膜を除去して前記接続
孔、前記開孔部および前記配線溝内に第２の配線を形成
する工程と、前記第１の配線の材料が結晶状態から非晶
質状態に遷移するように、および前記導電膜の材料が多
結晶状態から非晶質状態に遷移して凝集分離するように
前記基体の温度を昇温した後、前記材料が過冷却状態に
なるように前記基体の温度を降温することにより、前記
第１および前記第２の配線を、前記接続孔において互い
に接続され、かつ前記開孔部において互いに非接続とな
る単結晶状態の材料からなる第１および第２の配線に変
える工程とを有することを特徴とする。
【００２８】ここで、接続孔の底部の第１の配線の表面
に存在する自然酸化膜を除去した後に、絶縁膜の表面に
多結晶状態の材料からなる第２の配線を形成することが
好ましい。
【００２９】また、第１の配線の表面に自然酸化膜が形
成されない状態、または第２の配線の表面に存在する自
然酸化膜を除去した後に、基体の温度の昇温および降温
を行なうことが望ましい。また、上記自然酸化膜を除去
した後に、自然酸化膜が再形成されるのを抑制した状態
で、基体の温度の昇温および降温を行なうことがより好
ましい。
【００３０】ここで、結晶状態の材料とは、多結晶状態
または単結晶状態の材料のことである（請求項９記
載）。また、多結晶状態の材料、単結晶状態の材料のい
ずれの材料からなる第１の配線を用いても良いが、第１
および第２の配線を同時に単結晶状態に変えられるた
め、工程数の削減できる利点から、多結晶状態の材料で
あることが望ましい。
【００３１】また、本発明の第５の半導体装置の製造方
法（請求項１０）は、基体表面に単結晶状態の材料から
なる第１の配線を形成する工程と、前記第１の配線上に
この第１の配線を被覆する第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に前記第１の配線に達する接続
孔を形成する工程と、前記第１の絶縁膜上に多結晶状態
の材料からなり、かつ前記第１の配線の材料より低い融
点の材料からなる導電膜を形成する工程と、前記第１の
絶縁膜上に前記導電膜を加工して第２の配線を形成する
工程と、前記第２の配線上にこの第２の配線を被覆する
第２の絶縁膜を形成する工程と、前記第２の配線の表面
が露出するまで前記第２の絶縁膜の表面を後退させる工
程と、前記第２の配線の材料が多結晶状態から非晶質状
態に遷移するように前記基体の温度を昇温した後、前記
材料が過冷却状態になるように前記基体の温度を降温す
ることにより、単結晶状態の材料からなる前記第１の配
線および多結晶状態の材料からなる前記第２の配線を、
前記接続孔において互いに接続される単結晶状態の材料
からなる第１および第２の配線に変える工程とを有する
ことを特徴とする。
【００３２】また、本発明の第６の半導体装置の製造方
法（請求項１１）は、基体表面に単結晶状態の材料から
なる第１の配線を形成する工程と、前記第１の配線上に
この第１の配線を被覆する絶縁膜を形成する工程と、前
記絶縁膜上に前記第１の配線に達する接続孔および前記
絶縁膜の表面に配線溝を形成する工程と、前記絶縁膜上
に多結晶状態の材料からなり、かつ前記第１の配線の材
料の融点より低い融点の材料からなる導電膜を形成する
工程と、前記接続孔および前記配線溝の中の前記導電膜
を残して前記導電膜を除去して前記接続孔および前記配
線溝内に第２の配線を形成する工程と、前記第２の配線
の材料が多結晶状態から非晶質状態に遷移するように前
記基体の温度を昇温した後、前記材料が過冷却状態にな
るように前記基体の温度を降温することにより、単結晶
状態の材料からなる前記第１の配線および多結晶状態の
材料からなる前記第２の配線を、前記接続孔において互
いに接続される単結晶状態の材料からなる第１および第
２の配線に変える工程とを有することを特徴とする。
【００３３】また、本発明の第７の半導体装置の製造方
法（請求項１２）は、基体表面に単結晶状態の材料から
なる第１の配線を形成する工程と、前記第１の配線上に
この第１の配線を被覆する絶縁膜を形成する工程と、前
記絶縁膜上に前記第１の配線に達する接続孔および前記
絶縁膜の表面に配線溝を形成する工程と、前記絶縁膜上
に多結晶状態の材料からなり、かつ前記第１の配線の材
料の融点より低い融点の材料からなる導電膜を形成する
工程と、前記導電膜の材料が多結晶状態から非晶質状態
に遷移するように前記基体の温度を昇温して前記導電膜
を凝集分離した後、前記材料が過冷却状態になるように
前記基体の温度を降温することにより、前記導電膜を、
前記配線溝の内部を充填し、かつ前記接続孔において第
１の配線と接続する単結晶状態の材料からなる第２の配
線に変える工程とを有することを特徴とする。
【００３４】ここで、接続孔の底部の第１の配線の表面
に存在する自然酸化膜を除去した後に、絶縁膜の表面に
多結晶状態の材料からなる第２の配線を形成することが
好ましい。
【００３５】また、第１の配線の表面に自然酸化膜が形
成されない状態、または第２の配線の表面に存在する自
然酸化膜を除去した後に、基体の温度の昇温および降温
を行なうことが好ましい。また、上記自然酸化膜を除去
した後に、自然酸化膜が再形成されるのを抑制した状態
で、基体の温度の昇温および降温を行なうことがより好
ましい。
【００３６】また、上記基体表面に多結晶状態の材料か
らなる前記導電膜を形成する工程において、前記導電膜
が流動するように、かつ前記導電膜の融点よりも低い温
度に前記基体の温度を昇温して、前記接続孔、前記開孔
部および前記配線溝の少なくとも１つの内部を前記導電
膜により粗充填しても良い（請求項１３）。
【００３７】また、本発明（請求項１〜請求項１６）に
おいて、基体温度と配線温度とは必ずしも一致していな
くても良い。すなわち、基体を積極的に加熱することに
より、基体の温度を昇温すれば、一般には、基体温度の
ほうが配線温度よりも高くなるが、配線を積極的に加熱
することにより、基体の温度を昇温すれば、一般には、
配線温度のほうが基体温度よりも高くなるので、基体温
度と配線温度とは必ずしも一致しない。
【００３８】また、本発明の第８の半導体装置の製造方
法（請求項１４）は、基体表面に絶縁物を形成する工程
と、前記絶縁物に接続孔と配線溝、あるいはそのいずれ
かを形成する工程と、前記接続孔と前記配線溝内面、あ
るいはそのいずれかの内面において連続膜となるように
前記絶縁物上に金属膜を形成する工程と、前記金属膜を
選択的に加熱して流動せしめ、前記接続孔と前記配線
溝、あるいはそのいずれかを埋め込む工程と、前記接続
孔と前記配線溝、あるいはそのいずれか以外の金属膜を
除去して配線を形成する工程とを有することを特徴とす
る。
【００３９】ここで、金属膜を選択的に加熱するために
は、誘導加熱方式を用いることが望ましい。また、誘導
加熱方式を用いる場合、周波数の高い交流磁場ほど効率
よく被加熱物質を加熱することができるため、より高い
周波数を持つ交流磁場を用いることが望ましい。また、
このときの誘導コイルは、その巻数が多いほどよい。さ
らに、基板を保持するステージの材料として、誘導加熱
により加熱されない石英を用いることが望ましい。
【００４０】また、配線を単結晶配線に変えるために
は、高周波誘導加熱により金属が多結晶状態から非結質
状態に遷移するように金属の温度を選択的に昇温した
後、その金属が過冷却状態となるように金属の温度を降
温することが望ましい（請求項１５）。
【００４１】また、本発明の半導体装置（請求項１６）
は、第１の配線と、前記第１の配線を被覆する絶縁物
と、前記絶縁物上の第２の配線と、前記第１の配線と前
記第２の配線とを接続するプラグと、前記第１の配線と
接続する一方、他の配線とは非接続となっており、配線
の細りに対して原子を供給するためのプラグとを具備し
たことを特徴とする。
【００４２】以上説明した解決手段によれば、本発明の
作用は以下の通りとなる。本発明の研究によれば、基板
上に多結晶状態の材料からなる導電膜を形成した後、こ
の導電膜の材料が多結晶状態から非晶質状態に遷移する
ように前記基板を加熱し、次いで前記材料が過冷却状態
になるように前記基板を冷却するという特別な熱処理に
より、単結晶の導電膜を形成できることが分かった。
【００４３】したがって、本発明（請求項１，３，５，
７）によれば、単結晶状態の材料からなる第１、第２の
配線のみならず、多結晶状態の材料からなる第１、第２
の配線（多結晶配線）を形成した後でも、これら多結晶
配線に上記特別な熱処理を施すことにより、単結晶状態
の材料からなる第１、第２の配線（単結晶配線）を形成
できるようになる。
【００４４】単結晶配線は、エレクトロマイグレーショ
ン耐性およびストレスマイグレーション耐性に優れてい
るので、本発明によれば信頼性の高い多層配線が得られ
るようになる。
【００４５】また、本発明（請求項１０〜請求項１２）
によれば、単結晶配線（第１の配線）を形成した後に多
結晶配線（第２の配線）を形成するときでも、第２の配
線の融点が第１の配線のそれよりも低いので、上記特別
な熱処理により第２の配線を単結晶化する際に、第１の
配線の単結晶性が乱れるということはない。
【００４６】したがって、この場合も、エレクトロマイ
グレーション耐性およびストレスマイグレーション耐性
に優れ、信頼性の高い多層配線が得られるようになる。
また、本発明（請求項１４）によれば、選択的に金属を
加熱させることによれば、金属以外の材料を低温に保て
るため、高いアスペクト比の接続孔に金属膜を流動させ
て埋め込む場合であっても、接合部における不純物の拡
散や金属の半導体や絶縁物への拡散を抑制することが可
能となる。
【００４７】また、本発明（請求項１６）によれば、多
層配線構造における所定の位置に他の配線と接続しない
プラグ（ダミープラグ）が組み込まれているので、原子
の移動が起きてもプラグから原子が供給でき、配線部の
細りを防ぐことができる。また、この構造は、多結晶配
線についても結晶粒界を移動する原子の供給元として働
くため、エレクトロマイグレーションによる断線に至る
時間を長くすることができ、信頼性を向上させることが
できる。
【００４８】
【発明の実施の形態】
（第１の実施形態）図１は、本発明の第１の実施形態に
係る多層単結晶配線の形成方法を示す工程断面図であ
る。
【００４９】まず、図１（ａ）に示すように、単結晶シ
リコン基板１上に厚さ０．８μｍのＢＰＳＧ膜２を常圧
ＣＶＤ法により形成する。次いでＢＰＳＧ膜２上に接続
孔形成用のレジストパターン（不図示）を形成した後、
このレジストパターンをマスクとして反応性イオンエッ
チング法（ＲＩＥ法）によりＢＰＳＧ膜２をエッチング
して、配線層あるいは素子活性層（不図示）上のＢＰＳ
Ｇ膜２に接続孔５contを開孔する。次いで上記レジスト
パターンを剥離した後、バリアメタルとしての厚さ２０
ｎｍのＴｉ膜３と厚さ７０ｎｍのＴｉＮ膜４との積層膜
をＤＣマグネトロンスパッタ法を用いて順次形成する。
この後、６００℃、３０分間の常圧Ｎ2雰囲気の熱処理
を単結晶シリコン基板１に施す。
【００５０】次に図１（ｂ）に示すように、下層Ａｌ配
線６となる厚さ０．４μｍの純Ａｌ膜をＤＣマグネトロ
ンスパッタリング法により形成し、次いでこの純Ａｌ膜
上に下層Ａｌ配線形成用のレジストパターン（不図示）
を形成した後、このレジストパターンをマスクとしてＲ
ＩＥにより純Ａｌ膜、ＴｉＮ膜４およびＴｉ膜３をエッ
チングして、下層Ａｌ配線６を形成する。このとき、下
層Ａｌ配線６は多結晶のＡｌ配線である。この後、上記
レジストパターンを剥離する。
【００５１】次に図１（ｃ）に示すように、全面に第１
の層間絶縁膜としての厚さ０．８μｍのＳｉＯ2 膜７を
ＴＥＯＳとＯ2 との混合ガスを用いたプラズマＣＶＤ法
により形成した後、接続孔形成用のレジストパターン
（不図示）を形成する。次いでこのレジストパターンを
マスクとして、所定の下層Ａｌ配線６の上面が露出する
程度に、ＳｉＯ2 膜７をエッチングして、接続孔８cont
を開孔する。
【００５２】次いで上記レジストパターンを剥離した
後、シリコン基板１を真空容器中に導入し、真空雰囲気
中でのＡｒ+ イオンの照射により、接続孔８contの底面
の自然酸化膜を除去する。
【００５３】次に図１（ｄ）に示すように、真空雰囲気
を破らずに厚さ０．８μｍの上層純Ａｌ膜をＤＣマグネ
トロンスパッタリング法を用いて全面に形成した後、上
層Ａｌ配線形成用のレジストパターンを形成し、このレ
ジストパターンをマスクとして上層純Ａｌ膜をＲＩＥに
よりエッチングして、上層Ａｌ配線９を形成する。この
とき、上層Ａｌ配線９は多結晶のＡｌ配線である。この
後、上記レジストパターンを剥離する。
【００５４】次に図１（ｅ）に示すように、全面に第２
の層間絶縁膜としての厚さ０．８μｍのＳｉＯ2 膜１０
をＴＥＯＳとＯ2 との混合ガスを用いたプラズマＣＶＤ
法により形成した後、ケミカルメカニカルポリッシング
（ＣＭＰ）法を用いて、上層Ａｌ配線９の上面が露出す
る程度に、ＳｉＯ2 膜１０の表面を除去する。
【００５５】次いで上層Ａｌ配線９とコンタクトしない
下層Ａｌ配線６上のＳｉＯ2 膜７，１０を光露光法とＲ
ＩＥ法を用いて選択的にエッチング除去して、この下層
Ａｌ配線６上に開孔部８openを形成する。
【００５６】次いでシリコン基板１を真空容器中に導入
し、真空雰囲気中でのＡｒ+ イオンの照射により、上層
Ａｌ配線９の上面に存在する自然酸化膜を除去した後、
真空雰囲気を破らずに、つまり、自然酸化膜の再形成を
抑制しながら、シリコン基板１を６７０℃まで加熱する
ことにより、下層Ａｌ配線６、上層Ａｌ配線９を溶融
し、続いて、例えば、１２０℃／分の降温速度でシリコ
ン基板１を冷却することにより、下層Ａｌ配線６および
上層Ａｌ配線９を多結晶から単結晶のＡｌ配線に変え
る。
【００５７】このときの熱処理により、上層Ａｌ配線と
コンタクトしない下層Ａｌ配線は体積膨脹するが、その
上部に開孔部が設けられているので、上記下層Ａｌ配線
は変形したり、断線することなく単結晶化される。
【００５８】上記加熱温度（６７０℃）は純Ａｌの融点
をわずかに越える程度の大きさの温度であり、この温度
でＡｌの結晶性は多結晶状態から非晶質状態に変化す
る。また、上述した降温速度（１２０℃／分）でシリコ
ン基板１を冷却すれば、Ａｌは融点を下回っても液体状
態、つまり、非晶質状態が保たれる過冷却状態を実現で
きる。また、結晶成長速度は、この過冷度（過冷却状態
の温度と融点との温度差）の２乗に比例し、過冷度が大
きいほど結晶成長速度が早い。ＬＳＩの配線として十分
な長さの単結晶配線を得るためには１Ｋ（１度）以上の
過冷度とすることが望ましい。
【００５９】以上述べたように本実施形態によれば、Ａ
ｌが多結晶状態から非晶質状態へ遷移するようにシリコ
ン基板１を加熱した後、Ａｌが過冷却状態になるように
シリコン基板１を冷却することにより、接続孔８contに
おいて確実に接続され、かつ単結晶の下層Ａｌ配線６お
よび上層Ａｌ配線９を形成できるようになる。したがっ
て、エレクトロマイグレーション耐性や、ストレスマイ
グレーション耐性に優れた信頼性の高い多層単結晶Ａｌ
配線を実現できるようになる。 （第２の実施形態）図２は、本発明の第２の実施形態に
係る多層単結晶配線の形成方法を示す工程断面図であ
る。
【００６０】まず、図２（ａ）に示すように、単結晶シ
リコン基板２１上に厚さ０．８μｍのＢＰＳＧ膜２２を
常圧ＣＶＤ法により形成する。次いでＢＰＳＧ膜２２上
に接続孔形成用のレジストパターン（不図示）を形成し
た後、このレジストパターンをマスクとしてＲＩＥ法に
よりＢＰＳＧ膜２２をエッチングして、配線層あるいは
素子活性層（不図示）上のＢＰＳＧ膜２２に接続孔を開
孔する。次いで上記レジストパターンを剥離した後、バ
リアメタルとしての厚さ２０ｎｍのＴｉ膜２３と厚さ７
０ｎｍのＴｉＮ膜２４との積層膜をＤＣマグネトロンス
パッタ法を用いて順次形成する。この後、６００℃、３
０分間の常圧Ｎ2 雰囲気の熱処理をシリコン基板２１に
施す。
【００６１】次に図２（ｂ）に示すように、下層Ａｌ配
線２５ａ〜２５ｃとなる厚さ０．４μｍの下層純Ａｌ膜
をＤＣマグネトロンスパッタリング法により形成し、次
いでこの下層純Ａｌ膜上に下層Ａｌ配線形成用のレジス
トパターン（不図示）を形成した後、このレジストパタ
ーンをマスクとしてＲＩＥにより純Ａｌ膜、ＴｉＮ膜２
４およびＴｉ膜２３をエッチングして、下層Ａｌ配線２
５ａ〜２５ｃを形成する。このとき、下層Ａｌ配線２５
ａ〜２５ｃは多結晶のＡｌ配線である。この後、上記レ
ジストパターンを剥離する。
【００６２】次に図２（ｃ）に示すように、全面に第１
の層間絶縁膜としての厚さ１．２μｍのＳｉＯ2 膜２８
をＴＥＯＳとＯ2 との混合ガスを用いたプラズマＣＶＤ
法により形成した後、ＣＭＰ法を用いてＳｉＯ2 膜２８
の表面を平坦化する。次いで光露光法とＲＩＥ法を用い
て、下層Ａｌ配線２５ｂの上面が露出するようにＳｉＯ
2 膜２８をエッチングして接続孔２６contを形成し、同
様にＳｉＯ2 膜２８をエッチングして後工程の加熱工程
における下層Ａｌ配線２５ｃの体積膨張分を収容するた
めの開孔部２６openを開孔する。
【００６３】次いで上記エッチングに用いたレジストパ
ターンを剥離した後、光露光法とＲＩＥ法を用いてＳｉ
Ｏ2 膜２８をエッチングして後工程で形成する上層Ａｌ
配線を収容する深さ０．４μｍの配線溝２６wireを下層
Ａｌ配線２５ａ，２５ｂ上に形成する。次いで配線溝２
６wireの形成の際に用いたレジストパターンを剥離した
後、シリコン基板２１を真空容器中に導入して、真空雰
囲気中でのＡｒ+ イオンの照射により、接続孔２
６cont，開孔部２６openの底面に存在する自然酸化膜を
除去する。
【００６４】次に上記真空雰囲気を破らずに、上層Ａｌ
配線２７ａ，２７ｂとなる厚さ０．４μｍの上層純Ａｌ
膜をＤＣマグネトロンスパッタリング法を用いて形成す
る。このとき、上層純Ａｌ膜は多結晶のＡｌ膜である。
【００６５】次に上記真空雰囲気を破らずに、シリコン
基板２１を６７０℃まで加熱して、上層純Ａｌ膜を凝集
分離することにより、上層純Ａｌ膜を配線溝２６wire、
接続孔２６contに埋め込んで、上層Ａｌ配線２７ａ，２
７ｂを形成し、続いて、例えば、１０〜５００℃／分の
降温速度でシリコン基板２１を冷却することにより、下
層Ａｌ配線２５ａ〜２５ｃおよび上層Ａｌ配線２７ａ，
２７ｂを多結晶から単結晶のＡｌ配線に変える。このと
きの熱処理により、単結晶の下層Ａｌ配線２５ｂと上層
Ａｌ配線２７ｂとは接続孔２６contにおいて確実に接続
される。
【００６６】最後に、次に図２（ｄ）に示すように、配
線溝２６wireや開孔部２６openのない平坦な部分に残留
するＡｌ膜をＣＭＰ法を用いて除去して、多層構造の単
結晶Ａｌ配線が完成する。
【００６７】上記加熱工程における下層Ａｌ配線２５ｃ
の体積膨張分２５ｃ´を収容する開孔部２６openは、下
層Ａｌ配線パターンにおける屈曲部に配置されることが
望ましい。このことを図３を用いて説明する。図３には
配線パターンを示す平面図と２つの三角印を結んだ部分
の断面図が示されている。
【００６８】図中、２５1 は第１の下層配線、２５1 ´
は第１の下層配線２５1 の体積膨脹分、２５2 は第２の
下層配線、２７は上層配線、ｐは電極パッド、黒丸は開
孔部２６open（２６open´）、そして白丸は接続孔２６
contを示している。
【００６９】ここで、開孔部２６open´は、下層Ａｌ配
線２５1 ，２５2 の屈曲部に設けられたものを示してい
る。このような屈曲部はその周囲に設けられた絶縁膜か
ら応力を受け易く、応力集中が起り易い部分である。
【００７０】したがって、この部分で下層配線が膨脹す
ると、下層配線とその周囲の絶縁膜との密着性が低下し
たり、下層配線がその周囲の絶縁膜を突き破って他の配
線と短絡を起こすという問題が生じる。
【００７１】そこで、屈曲部に積極的に開孔部を設ける
ことにより、下層配線の膨脹した分が開孔部内に収容さ
れることにより、上述した密着性や短絡の問題を効果的
に解決することができる。
【００７２】また、第１の下層配線２５1 ，２５2 の直
線部に設けられた開孔部の間隔は、例えば、１０μｍと
する。更に、第１の下層配線２５1 ，２５2 の直線部の
開孔部は周期的に形成されていることが望ましい。
【００７３】本実施形態でも先の実施形態と同様に、Ａ
ｌが多結晶状態から非晶質状態へ遷移するようにシリコ
ン基板２１を加熱した後、Ａｌが過冷却状態になるよう
にシリコン基板２１を冷却しているので、エレクトロマ
イグレーション耐性や、ストレスマイグレーション耐性
に優れた信頼性の高い多層単結晶Ａｌ配線を実現できる
ようになる。
【００７４】なお、本実施形態では、接続孔、配線溝お
よび開孔部の全てを上層配線を形成する前に形成した
が、接続孔および配線溝は上層配線の形成前、開孔部は
上層配線の後に形成しても良い（請求項２に対応した発
明）。
【００７５】具体的には、まず、図２（ｃ）の工程で、
上述した通りに、接続孔２６contおよび配線溝２６wire
を形成し、続いて、次に図２（ｄ）の工程に進み、上述
した通りに、上層Ａｌ配線２７ａ，２７ｂを形成する。
次いでＳｉＯ2 膜２８をエッチングして、開孔部２６
openを形成する。この後、上述した通りに、配線の単結
晶化を行なう。
【００７６】また、本実施形態では凝集分離により上層
配線の埋込みを行なったが、全面に上層配線となる導電
膜を堆積した後、接続孔、配線溝および開孔部の中の導
電膜を残して、他の導電膜を全てエッチング除去するこ
とにより、上層配線の埋込みを行っても良い（請求項４
に対応した発明）。
【００７７】具体的には、図２（ｄ）の工程で、上層Ａ
ｌ配線２７ａ，２７ｂとなる上層純Ａｌ膜を全面に堆積
した後、配線溝２６wire，接続孔２６cont，開孔部２６
openの中の上層純Ａｌ膜を残して、他の上層純Ａｌ膜を
全てエッチング除去する。
【００７８】実施形態１および２において説明した、下
層配線の膨張分を収容する開口部を備えた多層配線構造
は、上述したように構造上の効果を有する。ところで一
般に、多結晶配線に電流を印加した場合、原子への電子
衝突が起こり、陰極から陽極へ原子が移動するエレクト
ロマイグレーション現象が観察される。多結晶配線では
原子流速の不規則な結晶粒界が多数存在するため、結晶
粒界近傍で断線が比較的短時間で起きる。単結晶配線に
おいてもエレクトロマイグレーション現象は起こるが、
結晶粒界が存在しないため断線に至るまでの時間を長く
でき、高信頼化が可能である。しかし、原子の移動は起
こっているため、時間の経過とともに配線の細りが生
じ、配線抵抗が設計値に比べ徐々に高くなるという問題
点がある。
【００７９】この場合、上記多層配線構造における所定
の位置に他の配線と接続しないプラグ（ダミープラグ）
を組み込めば、原子の移動が起きてもプラグから原子が
供給できるため、配線部の細りを防ぐことができる。ま
た、この構造は、多結晶配線についても結晶粒界を移動
する原子の供給元として働くため、エレクトロマイグレ
ーションによる断線に至る時間を長くすることができ、
信頼性を向上させることができる。 （第３の実施形態）図４は、本発明の第３の実施形態に
係る多層単結晶配線の形成方法を示す工程断面図であ
る。
【００８０】まず、図４（ａ）に示すように、単結晶シ
リコン基板３１上に、厚さ１．２μｍのＢＰＳＧ膜３２
を常圧ＣＶＤ法により形成する。次いでＢＰＳＧ膜３２
上に接続孔用のレジストパターン（不図示）を形成した
後、このレジストパターンをマスクとしてＲＩＥ法によ
りＢＰＳＧ膜３２をエッチングして、配線層あるいは素
子活性層（不図示）上のＢＰＳＧ膜３２に接続孔３３
contを開孔する。次いで上記レジストパターンを剥離し
た後、接続孔３３contの場合と同様の方法を用いて、Ｂ
ＰＳＧ膜３２に第１の配線を収容する深さ０．４μｍの
配線溝３３wireを形成する。次いでバリアメタルとして
の厚さ２０ｎｍのＴｉ膜３４と厚さ７０ｎｍのＴｉＮ膜
３５との積層膜をＤＣマグネトロンスパッタ法を用いて
全面に順次形成した後、６００℃、３０分間の常圧Ｎ2
雰囲気の熱処理をシリコン基板３１に施す。
【００８１】次にシリコン基板３１を真空容器中に導入
し、真空雰囲気中で厚さ０．４μｍの下層純Ａｌ膜をＤ
Ｃマグネトロンスパッタリング法を用いて形成する。こ
のとき、下層純Ａｌ膜は多結晶のＡｌ膜である。
【００８２】次いで真空雰囲気を破らずに、シリコン基
板３１を６７０℃まで加熱して、下層純Ａｌ膜を凝集分
離することにより、下層純Ａｌ膜を配線溝３３wire、接
続孔３３contに埋め込んで、下層Ａｌ配線３６ａ，３６
ｂを形成した後、例えば、１０〜５００℃／分の降温速
度でシリコン基板３１を冷却することにより、下層Ａｌ
配線３６ａ，３６ｂを多結晶から単結晶のＡｌ配線に変
える。
【００８３】この後、図４（ｂ）に示すように、配線溝
３３wireや接続孔３３contのない平坦な部分に残留する
ＡｌおよびＴｉＮ／Ｔｉ積層膜をＣＭＰ法を用いて除去
して、単結晶の下層Ａｌ配線３６ａ，３６ｂが完成す
る。
【００８４】次に全面に層間絶縁膜としての厚さ１．２
μｍのＳｉＯ2 膜３７をＴＥＯＳとＯ2 との混合ガスを
用いたプラズマＣＶＤ法により形成した後、ＳｉＯ2 膜
３７上に接続孔形成用のレジストパターン（不図示）を
形成し、このレジストパターンをマスクとしてＳｉＯ2
膜３７をＲＩＥによりエッチングして、下層Ａｌ配線３
６ａ，３６ｂの上面が露出するように、接続孔３８cont
を開孔する。
【００８５】次に４（ｃ）に示すように、上記レジスト
パターンを除去した後、接続孔３８contの場合と同様の
方法により、上層Ａｌ配線を収容する深さ０．４μｍの
配線溝３９wireをＳｉＯ2 膜３７の表面に形成する。こ
の後、シリコン基板３１を真空容器中に導入し、真空雰
囲気中でのＡｒ+ イオンの照射により、接続孔３
８cont、配線溝３９wireの底面に形成された自然酸化膜
を除去する。
【００８６】次に上記真空雰囲気を破らずに、厚さ０．
４μｍの上層ＡｌＳｉ合金配線４０ａ，４０ｂとなるＡ
ｌ−Ｓｉ2wt%膜をＤＣマグネトロンスパッタリング法を
用いて形成する。すなわち、下層配線材料であるＡｌよ
りも融点の低いＡｌ合金からなる上層配線となる導電膜
を形成する。
【００８７】次に上記真空雰囲気を破らずに、シリコン
基板３１を５００℃まで加熱するリフロー法により、Ａ
ｌ−Ｓｉ2wt%膜を接続孔３８contおよび配線溝３９wire
に粗充填した後、上記真空雰囲気を破らずに、６００℃
までシリコン基板３１を更に加熱することにより、Ａｌ
−Ｓｉ2wt%膜を溶融してＡｌ−Ｓｉ2wt%膜を接続孔３８
contおよび配線溝３９wireに完全に充填して、上層Ａｌ
Ｓｉ合金配線４０ａ，４０ｂを形成する。このとき、上
層ＡｌＳｉ合金配線４０ａ，４０ｂは多結晶のＡｌＳｉ
合金配線である。
【００８８】この後、例えば、１０〜５００℃／分の降
温速度でシリコン基板３１を冷却して、上層ＡｌＳｉ合
金配線４０ａ，４０ｂを多結晶から単結晶のＡｌＳｉ合
金配線に変える。このとき、単結晶の下層Ａｌ配線３６
ｂと上層Ａｌ配線３７ｂとが接続孔３８contにおいて確
実に接続される。
【００８９】最後に、図４（ｄ）に示すように、接続孔
３８cont、配線溝３９wireのない平坦な部分に残留する
ＡｌをＣＭＰ法を用いて除去し、２層構造の単結晶Ａｌ
配線が完成する。
【００９０】本実施形態でも、Ａｌが多結晶状態から非
晶質状態へ遷移する温度までシリコン基板３１を加熱し
た後、Ａｌが過冷却状態になる温度までシリコン基板３
１を冷却しているので、エレクトロマイグレーション耐
性や、ストレスマイグレーション耐性に優れた信頼性の
高い多層単結晶Ａｌ配線を実現できるようになる。
【００９１】また、本実施形態では、リフロー法によ
り、Ａｌ−Ｓｉ2wt%膜を接続孔３８contおよび配線溝３
９wireに粗充填した後、シリコン基板３１を更に加熱す
ることにより、Ａｌ−Ｓｉ2wt%膜を溶融してＡｌ−Ｓｉ
2wt%膜を接続孔３８cont等に完全に充填するという２段
階の加熱工程によって配線材料の埋込みを行なっている
ので、たとえ接続孔３８cont等のアスペクト比（接続孔
の深さ／開口径）が大きくても、例えば、１以上の場合
でも、Ａｌ−Ｓｉ2wt%膜を完全に接続孔３８cont等に埋
め込むことが可能となる。
【００９２】なお、本実施形態では凝集分離により上層
配線の埋込みを行なったが、第２の実施形態の変形例の
ように、全面に上層配線となる導電膜を堆積した後、接
続孔および配線溝の中の導電膜を残して、他の導電膜を
全てエッチング除去することにより、上層配線の埋込み
を行っても良い（請求項７に対応した発明）。 （第４の実施形態）本実施例では、上層配線と下層配線
を接続する接続孔のアスペクト比が大きい場合において
も上下配線を確実に接続して単結晶化する方法を説明す
る。図５は、本発明の第４の実施形態に係る多層単結晶
配線の形成方法を示す工程断面図である。
【００９３】図５（ａ）に示すように、能動素子や記憶
素子などが形成された単結晶シリコン基板（不図示）上
に第１の配線溝５３を形成する。次いで、例えばＴｉＮ
膜のようなバリアメタル膜５４を全面に形成し、例えば
Ａｌ膜やＣｕ膜のような比抵抗の小さい金属膜を第１の
配線溝５３に埋め込むように形成する。次いで、配線溝
以外の金属膜およびバリアメタル膜５４をエッチバッグ
法やＣＭＰ法などを用いて除去し、第１の配線（金属配
線）５５を形成する。
【００９４】次に、図５（ｂ）に示すように、第２の絶
縁膜５６を形成し、フォトリソグラフィー法とＲＩＥ法
により第２の絶縁膜５６をエッチングして第２の配線
（後述）を収容するための第２の配線溝５７を形成す
る。さらに、フォトリソグラフィー法とＲＩＥ法を用い
て第１の配線５５に接続する、アスペクト比が１を越え
るような接続孔５８を形成する。
【００９５】次に、図５（ｃ）に示すように、第２の配
線溝５７と接続孔内面に金属膜５９が連続的に形成され
るようにその金属膜５９を全面に形成する。このとき、
第２の配線溝５７と接続孔５８内面に金属を連続的に形
成するためには、第２の配線溝５７と接続孔５８に開口
部に向かって広がるテーパーを形成しておき、かつ異方
向スパッタ法を用いて金属膜５９を形成すればよいし、
あるいはＣＶＤ法のような方法で形成してもよい。
【００９６】次に、図５（ｄ）に示すように、基板を誘
導加熱炉に設置して、第１の高周波誘導加熱によりＡｌ
やＣｕのような比抵抗の小さい金属膜５９を選択的に加
熱し、配線溝とアスペクト比の高い接続孔に金属膜５９
を流動させて埋め込む。このとき、金属膜５９表面には
自然酸化膜が形成されないように、金属膜５９の形成後
加熱を真空中で連続的に行うか、あるいは形成した自然
酸化膜を除去した後に加熱を行うことが望ましい。
【００９７】次に、図５（ｅ）に示すように、第２の配
線溝５７と接続孔５８以外の金属膜をエッチバック法や
ＣＭＰ法などを用いて除去し、第１の配線５５に接続さ
れた第２の配線６１が完成する。
【００９８】次に、基体６２を誘導加熱炉に設置して第
２の高周波誘導加熱により、第１の配線５５，第２の配
線６１，および接続部の金属は単結晶となり、多層単結
晶配線が完成する。
【００９９】本実施形態においては加熱方法として高周
波加熱方法を用いたが、高周波加熱には誘電加熱方式と
誘導加熱方式がある。誘電加熱方式は自由電子をあまり
含まない絶縁物や半導体の加熱に利用される。絶縁物や
半導体は、自由電子を持たないかわりに、分子の両側に
陰陽等量の双極子を多く有し、外から与えられる電界の
変化により双極子の平均的位置を変えずにその軸方向の
みを変化しようとする。したがって、高い周波数の交流
電界が外から与えられた場合、双極子は、軸方向を変え
ようとして互いに摩擦し、その結果として発熱が起こ
る。
【０１００】一方、誘導加熱方式は自由電子を多く含む
金属の加熱に利用される。金属に外部から磁界が与えら
れた場合、電磁誘導に基づく電流が生じる。これが高い
周波数を有する交流磁界の場合、金属にはその表面にう
ず電流が生じ、その結果としてジュール熱が発生する。
この方式では、Ｓｉのような半導体やＳｉＯ2 のような
絶縁物は、自由電子が少ないために加熱されない。
【０１０１】本発明では、配線となる金属のみを選択的
に加熱するため、図６に示すような誘導加熱方式を用い
ることが望ましい。この場合、図６（ａ）の斜視図に示
すように、基体６２を誘導子と呼ばれる加熱用のコイル
（誘導コイル）７１で囲った状態で基板に交流電界を与
える。なお、このとき、図示のように誘導コイル７１内
に冷却水が流れるように構成されていることが望まし
い。また、図６（ｂ）の横断面図に示すように、基板を
保持するためにステージ７２を設ける。
【０１０２】上記誘導加熱方式では周波数の高い交流磁
場ほど効率よく被加熱物質を加熱することができるた
め、より高い周波数を持つ交流磁場を用いることが望ま
しい。また、誘導コイル７１は、その巻数が多いほどよ
い。さらに、基板を保持するステージからの熱伝導を避
けるため、ステージ７２の材料としては、誘導加熱によ
り加熱されないもの、例えば石英などが望ましい。
【０１０３】また、誘導加熱方式では透磁率が大きい物
質ほど効率よく加熱することができるが、本実施例で示
したＡｌやＣｕなどはその透磁率が大気の透磁率と等し
い１であり加熱効率は良くない。しかし、ＬＳＩに用い
られるＳｉやＳｉＯ2 などの他材料もその透磁率は大気
の透磁率と同等であり、したがって固有抵抗の低いＡｌ
やＣｕなどの金属ほど選択的に加熱される性質を有す
る。
【０１０４】本実施形態は、まず第１の誘導加熱によっ
て金属膜を流動させて高いアスペクト比の接続孔を埋め
込むことを大きな特徴としている。本実施例のような誘
導加熱を用いた金属の加熱は、うず電流によるジュール
発熱であるため、電子衝突による金属原子の移動、すな
わちエレクトロマイグレーションをともなう。このた
め、金属の流動（リフロー）を容易に起こさせることが
できる。さらに、うず電流は金属の表面のみを流れる表
皮効果と呼ばれる性質を有しているので、金属膜の表面
層のみを加熱させることも可能となり、表皮拡散を活発
化させ金属の流動をより低温でかつ容易に実現すること
ができる。
【０１０５】本実施形態では第２の誘導加熱を行って多
層配線を単結晶化しているが、第１の誘導加熱のみの場
合であっても流動された金属配線は大粒径化しているの
で十分高い信頼性を有している。したがって、本発明が
接続孔を金属で埋め込むリフロー技術に応用できること
はいうまでもない。また、本実施形態では、単結晶化す
る第２の誘導加熱を第２の配線形成工程後に用いて行っ
ているが、第１の誘導加熱後に連続的に単結晶化する第
２の誘導加熱を行ってよい。
【０１０６】本実施例のように誘導加熱を用いて選択的
に金属が加熱される場合、金属以外の材料を低温に保て
るため、接合部における不純物の拡散や金属の半導体や
絶縁物への拡散を抑制することが可能となる。
【０１０７】以上、第１〜第４の実施形態について詳述
してきた。なお、本発明者は実際に第１〜第４の実施形
態において得られた多層Ａｌ配線を透過型電子顕微鏡に
より調べたところ、上記多層Ａｌ配線が単結晶配線であ
ることを確認した。更に、信頼性評価の結果、上記多層
配線の信頼性が高いことも確認した。
【０１０８】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、第３の実施形態では、下層
Ａｌ配線よりも融点が低い上層配線として、ＡｌＳｉ合
金膜を用いたが、Ａｌよりも低い他の材料、例えば、Ａ
ｌにＧｅ等を添加した材料により形成したＡｌ合金膜を
用いても良い。
【０１０９】また、第１〜第４の実施形態では、配線材
料として、ＡｌあるいはＡｌ合金を用いたが、Ｃｕ、Ｃ
ｕ合金、Ａｇ、Ａｇ合金、Ａｕ、Ａｕ合金等の材料を用
いても良い。
【０１１０】また、第１〜第４の実施形態では、２層単
結晶配線の場合について説明したが、本発明は３層以上
の多層単結晶配線にも適用できる。また、上記実施形態
を適宜組み合わせても良い。例えば、第１の実施形態と
第２の実施形態とを組み合わせも良い（請求項６に対応
した発明）。すなわち、単結晶の下層Ａｌ配線を形成し
た後、この下層Ａｌ配線よりも低融点の材料からなる多
結晶の上層Ａｌ配線を形成し、次いでこの上層Ａｌ配線
を本発明の熱処理により単結晶化する。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１１１】
【発明の効果】以上詳述したように本発明（請求項１〜
請求項９）によれば、単結晶状態の材料からなる第１、
第２の配線のみならず、多結晶状態の材料からなる第
１、第２の配線（多結晶配線）を形成した後でも、これ
ら多結晶配線に本発明の特別な熱処理を施すことによ
り、単結晶状態の材料からなる第１、第２の配線（単結
晶配線）を形成できるので、信頼性の高い多層配線が得
られるようになる。
【０１１２】また、本発明（請求項１０〜請求項１３）
によれば、単結晶配線（第１の配線）を形成した後に多
結晶配線（第２の配線）を形成するときでも、第２の配
線の融点が第１の配線のそれよりも低いので、第２の配
線を単結晶化する際に、第１の配線の単結晶性が乱れる
ことがないので、信頼性の高い多層配線が得られるよう
になる。
【０１１３】また、本発明（請求項１４〜請求項１５）
によれば、選択的に金属を加熱させることにより、金属
以外の材料を低温に保てるため、高いアスペクト比の接
続孔に金属膜を流動させて埋め込む場合であっても、接
合部における不純物の拡散や金属の半導体や絶縁物への
拡散を抑制することが可能となる。
【０１１４】また、本発明（請求項１６）によれば、多
層配線構造における所定の位置に他の配線と接続しない
プラグ（ダミープラグ）が組み込まれているので、原子
の移動が起きてもプラグから原子が供給でき、配線部の
細りを防ぐことができる。また、この構造は、多結晶配
線についても結晶粒界を移動する原子の供給元として働
くため、エレクトロマイグレーションによる断線に至る
時間を長くすることができ、信頼性を向上させることが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る多層単結晶配線
の形成方法を示す工程断面図
【図２】本発明の第２の実施形態に係る多層単結晶配線
の形成方法を示す工程断面図
【図３】開孔部、接続孔の配置パターンを示す図
【図４】本発明の第３の実施形態に係る多層単結晶配線
の形成方法を示す工程断面図
【図５】本発明の第４の実施形態に係る多層単結晶配線
の形成方法を示す工程断面図
【図６】誘電加熱方式により基体を加熱する様子を示す
図
【符号の説明】
１…単結晶シリコン基板 ２…ＢＰＳＧ膜 ３…Ｔｉ膜 ４…ＴｉＮ膜 ５cont…接続孔 ６…下層Ａｌ配線（第１の配線） ７…ＳｉＯ2 膜（第１の絶縁膜） ８cont…接続孔 ８open…開口部 ９…上層Ａｌ配線（第２の配線） １０…ＳｉＯ2 膜（第２の絶縁膜） ２１…単結晶シリコン基板 ２２…ＢＰＳＧ膜 ２３…Ｔｉ膜 ２４…ＴｉＮ膜 ２５ａ〜１５ｃ…下層Ａｌ配線（第１の配線） ２５ｃ´…体積膨脹した分の下層配線 ２６open…開口部 ２６cont…接続孔 ２６wire…配線溝 ２７ａ，２７ｂ…上層Ａｌ配線（第２の配線） ２８…ＳｉＯ2 膜（絶縁膜） ３１，５１…単結晶シリコン基板 ３２…ＢＰＳＧ膜 ３３cont…接続孔 ３３wire…配線溝 ３４…Ｔｉ膜 ３５…ＴｉＮ膜 ３６ａ，３６ｂ…下層Ａｌ配線（第１の配線） ３７…ＳｉＯ2 膜（絶縁膜） ３８cont…接続孔 ３９wire…配線溝 ４０ａ，４０ｂ…上層ＡｌＳｉ合金配線（第２の配線） ５２…第１の絶縁膜 ５３…第１の配線溝 ５４…バリアメタル膜 ５５…第１の配線 ５６…第２の絶縁膜 ５７…第２の配線溝 ５８…接続孔 ５９…金属膜 ６１…第２の配線 ６２…基体 ７１…誘導コイル ７２…ステージ材料

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】基体表面に結晶状態の材料からなる第１の
    配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する第１の絶
    縁膜を形成する工程と、 前記第１の絶縁膜に前記第１の配線に達する接続孔を形
    成する工程と、 前記第１の絶縁膜上に多結晶状態の材料からなる導電膜
    を形成する工程と、 前記第１の絶縁膜上に前記導電膜を加工して第２の配線
    を形成する工程と、 前記第２の配線上にこの第２の配線を被覆する第２の絶
    縁膜を形成する工程と、 前記第２の配線の表面が露出するまで前記第２の絶縁膜
    の表面を後退させる工程と、 前記第１および前記第２の絶縁膜をエッチングして、前
    記第２の配線と重ならないように前記第１の配線に達す
    る開孔部を形成する工程と、 前記第１の配線の材料が結晶状態から非晶質状態に、お
    よび前記第２の配線の材料が多結晶状態から非晶質状態
    に遷移するように前記基体の温度を昇温した後、前記材
    料が過冷却状態になるように前記基体の温度を降温する
    ことにより、前記第１および前記第２の配線を、前記接
    続孔において互いに接続され、かつ前記開孔部において
    互いに非接続となる単結晶状態の材料からなる第１およ
    び第２の配線に変える工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】前記開孔部は、前記第１の配線のパターン
    における屈曲部に配置されることを特徴とする請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】基体表面に結晶状態の材料からなる第１の
    配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する絶縁膜を
    形成する工程と、 前記絶縁膜に前記第１の配線に達する接続孔および前記
    絶縁膜の表面に配線溝を形成する工程と、 前記絶縁膜上に多結晶状態の材料からなる導電膜を形成
    する工程と、 前記接続孔および前記配線溝の中の前記導電膜を残して
    前記導電膜を除去して前記接続孔内および前記配線溝内
    に第２の配線を形成する工程と、 前記絶縁膜をエッチングして、前記第２の配線と重なら
    ないように前記第１の配線に達する開孔部を形成する工
    程と、 前記第１の配線の材料が結晶状態から非晶質状態に、お
    よび前記第２の配線の材料が多結晶状態から非晶質状態
    に遷移するように前記基体の温度を昇温した後、前記材
    料が過冷却状態になるように前記基体の温度を降温する
    ことにより、前記第１および前記第２の配線を、前記接
    続孔において互いに接続され、かつ前記開孔部において
    互いに非接続となる単結晶状態の材料からなる第１およ
    び第２の配線に変える工程とを有することを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】前記開孔部は、前記第１の配線のパターン
    における屈曲部に配置されることを特徴とする請求項３
    記載の半導体装置の製造方法。
  5. 【請求項５】基体表面に結晶状態の材料からなる第１の
    配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する絶縁膜を
    形成する工程と、 前記絶縁膜に前記第１の配線に達する接続孔および開孔
    部ならびに前記絶縁膜の表面に配線溝を形成する工程
    と、 前記絶縁膜上に多結晶状態の材料からなる導電膜を形成
    する工程と、 前記接続孔、前記開孔部および前記配線溝の中の前記導
    電膜を残して前記導電膜を除去して前記接続孔、前記開
    孔部および前記配線溝内に第２の配線を形成する工程
    と、 前記第１の配線の材料が結晶状態から非晶質状態に、お
    よび前記第２の配線の材料が多結晶状態から非晶質状態
    に遷移するように前記基体の温度を昇温した後、前記材
    料が過冷却状態になるように前記基体の温度を降温する
    ことにより、多結晶状態の材料からなる前記第１および
    前記第２の配線を、前記接続孔において互いに接続さ
    れ、かつ前記開孔部において互いに非接続となる単結晶
    状態の材料からなる第１および第２の配線に変える工程
    とを有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】前記開孔部は、前記第１の配線のパターン
    における屈曲部に配置されることを特徴とする請求項５
    記載の半導体装置の製造方法。
  7. 【請求項７】基体表面に結晶状態の材料からなる第１の
    配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する絶縁膜を
    形成する工程と、 前記絶縁膜に前記第１の配線に達する接続孔および開孔
    部ならびに前記絶縁膜の表面に配線溝を形成する工程
    と、 前記絶縁膜上に多結晶状態の材料からなる導電膜を形成
    する工程と、 前記接続孔、前記開孔部および前記配線溝の中の前記導
    電膜を残して前記導電膜を除去して前記接続孔、前記開
    孔部および前記配線溝内に第２の配線を形成する工程
    と、 前記第１の配線の材料が結晶状態から非晶質状態に遷移
    するように、および前記導電膜の材料が多結晶状態から
    非晶質状態に遷移して凝集分離するように前記基体の温
    度を昇温した後、前記材料が過冷却状態になるように前
    記基体の温度を降温することにより、前記第１および前
    記第２の配線を、前記接続孔において互いに接続され、
    かつ前記開孔部において互いに非接続となる単結晶状態
    の材料からなる第１および第２の配線に変える工程とを
    有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】前記開孔部は、前記第１の配線のパターン
    における屈曲部に配置されることを特徴とする請求項７
    記載の半導体装置の製造方法。
  9. 【請求項９】前記結晶状態の材料は、多結晶状態または
    単結晶状態の材料であることを特徴とする請求項１〜請
    求項８記載のいずれかに記載の半導体装置の製造方法。
  10. 【請求項１０】基体表面に単結晶状態の材料からなる第
    １の配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する第１の絶
    縁膜を形成する工程と、 前記第１の絶縁膜上に前記第１の配線に達する接続孔を
    形成する工程と、 前記第１の絶縁膜上に多結晶状態の材料からなり、かつ
    前記第１の配線の材料より低い融点の材料からなる導電
    膜を形成する工程と、 前記第１の絶縁膜上に前記導電膜を加工して第２の配線
    を形成する工程と、 前記第２の配線上にこの第２の配線を被覆する第２の絶
    縁膜を形成する工程と、 前記第２の配線の表面が露出するまで前記第２の絶縁膜
    の表面を後退させる工程と、 前記第２の配線の材料が多結晶状態から非晶質状態に遷
    移するように前記基体の温度を昇温した後、前記材料が
    過冷却状態になるように前記基体の温度を降温すること
    により、単結晶状態の材料からなる前記第１の配線およ
    び多結晶状態の材料からなる前記第２の配線を、前記接
    続孔において互いに接続される単結晶状態の材料からな
    る第１および第２の配線に変える工程とを有することを
    特徴とする半導体装置の製造方法。
  11. 【請求項１１】基体表面に単結晶状態の材料からなる第
    １の配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する絶縁膜を
    形成する工程と、 前記絶縁膜上に前記第１の配線に達する接続孔および前
    記絶縁膜の表面に配線溝を形成する工程と、 前記絶縁膜上に多結晶状態の材料からなり、かつ前記第
    １の配線の材料の融点より低い融点の材料からなる導電
    膜を形成する工程と、 前記接続孔および前記配線溝の中の前記導電膜を残して
    前記導電膜を除去して前記接続孔および前記配線溝内に
    第２の配線を形成する工程と、 前記第２の配線の材料が多結晶状態から非晶質状態に遷
    移するように前記基体の温度を昇温した後、前記材料が
    過冷却状態になるように前記基体の温度を降温すること
    により、単結晶状態の材料からなる前記第１の配線およ
    び多結晶状態の材料からなる前記第２の配線を、前記接
    続孔において互いに接続される単結晶状態の材料からな
    る第１および第２の配線に変える工程とを有することを
    特徴とする半導体装置の製造方法。
  12. 【請求項１２】基体表面に単結晶状態の材料からなる第
    １の配線を形成する工程と、 前記第１の配線上にこの第１の配線を被覆する絶縁膜を
    形成する工程と、 前記絶縁膜上に前記第１の配線に達する接続孔および前
    記絶縁膜の表面に配線溝を形成する工程と、 前記絶縁膜上に多結晶状態の材料からなり、かつ前記第
    １の配線の材料の融点より低い融点の材料からなる導電
    膜を形成する工程と、 前記導電膜の材料が多結晶状態から非晶質状態に遷移す
    るように前記基体の温度を昇温して前記導電膜を凝集分
    離した後、前記材料が過冷却状態になるように前記基体
    の温度を降温することにより、前記導電膜を、前記配線
    溝の内部を充填し、かつ前記接続孔において第１の配線
    と接続する単結晶状態の材料からなる第２の配線に変え
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  13. 【請求項１３】前記基体表面に多結晶状態の材料からな
    る前記導電膜を形成する工程において、 前記導電膜が流動するように、かつ前記導電膜の融点よ
    りも低い温度に前記基体の温度を昇温して、前記接続
    孔、前記開孔部および前記配線溝の少なくとも１つの内
    部を前記導電膜により粗充填することを特徴とする請求
    項１〜請求項８、請求項１０〜請求項１２のいずれかに
    記載の半導体装置の製造方法。
  14. 【請求項１４】基体表面に絶縁物を形成する工程と、 前記絶縁物に接続孔と配線溝、あるいはそのいずれかを
    形成する工程と、 前記接続孔と前記配線溝内面、あるいはそのいずれかの
    内面において連続膜となるように前記絶縁物上に金属膜
    を形成する工程と、 前記金属膜を選択的に加熱して流動せしめ、前記接続孔
    と前記配線溝、あるいはそのいずれかを埋め込む工程
    と、 前記接続孔と前記配線溝、あるいはそのいずれか以外の
    金属膜を除去して配線を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  15. 【請求項１５】前記配線を形成する工程の前、あるいは
    後において、 前記金属が多結晶状態から非結質状態に遷移するように
    前記金属の温度を選択的に昇温した後に、前記金属が過
    冷却状態となるように前記金属の温度を降温することに
    より、前記配線を単結晶配線に変える工程を有すること
    を特徴とする請求項１４記載の半導体装置の製造方法。
  16. 【請求項１６】第１の配線と、 前記第１の配線を被覆する絶縁物と、 前記絶縁物上の第２の配線と、 前記第１の配線と前記第２の配線とを接続するプラグ
    と、 前記第１の配線と接続する一方、他の配線とは非接続と
    なっており、配線の細りに対して原子を供給するための
    プラグとを具備したことを特徴とする半導体装置。
JP17603695A 1994-07-26 1995-07-12 半導体装置の製造方法 Expired - Fee Related JP3277098B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17603695A JP3277098B2 (ja) 1994-07-26 1995-07-12 半導体装置の製造方法
US08/506,483 US5629236A (en) 1994-07-26 1995-07-25 Method of manufacture of semiconductor device
KR1019950021989A KR0184373B1 (ko) 1994-07-26 1995-07-25 반도체장치 및 그 제조방법
DE19527368A DE19527368C2 (de) 1994-07-26 1995-07-26 Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-174233 1994-07-26
JP17423394 1994-07-26
JP17603695A JP3277098B2 (ja) 1994-07-26 1995-07-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0897216A true JPH0897216A (ja) 1996-04-12
JP3277098B2 JP3277098B2 (ja) 2002-04-22

Family

ID=26495926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17603695A Expired - Fee Related JP3277098B2 (ja) 1994-07-26 1995-07-12 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5629236A (ja)
JP (1) JP3277098B2 (ja)
KR (1) KR0184373B1 (ja)
DE (1) DE19527368C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243837A (ja) * 1999-02-19 2000-09-08 Infineon Technologies Ag 半導体集積回路装置
JP2005292724A (ja) * 2004-04-05 2005-10-20 Fujitsu Display Technologies Corp 液晶表示装置およびその製造方法
US7173337B2 (en) 2001-12-21 2007-02-06 Fujitsu Limited Semiconductor device manufactured by the damascene process having improved stress migration resistance

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
JP3234762B2 (ja) * 1996-02-26 2001-12-04 シャープ株式会社 半導体装置の製造方法
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
JPH1064907A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 電気的固体装置及びその製造方法
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JPH10189729A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体装置の製造方法
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP3119198B2 (ja) * 1997-05-28 2000-12-18 日本電気株式会社 半導体装置の製造方法
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6258715B1 (en) 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
EP1193758A1 (en) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Anti-deciphering contacts
US6667217B1 (en) 2001-03-01 2003-12-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene copper inductor structure using a sub-0.18 um CMOS process
US6717268B2 (en) * 2001-11-13 2004-04-06 Intel Corporation Electromigration-reliability improvement of dual damascene interconnects
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004301661A (ja) * 2003-03-31 2004-10-28 Hitachi Ltd 半導体集積回路
KR20040088448A (ko) * 2004-09-21 2004-10-16 정세영 단결정 와이어 제조방법
KR20090061723A (ko) * 2007-12-12 2009-06-17 주식회사 동부하이텍 반도체 소자의 패드 오픈 방법
KR100917823B1 (ko) * 2007-12-28 2009-09-18 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
US8278758B1 (en) * 2009-04-29 2012-10-02 Massachusetts Institute Of Technology Multilevel reservoirs for integrated circuit interconnects
CN105719947B (zh) * 2014-12-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878454A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS6199372A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 電極配線
JPS6482548A (en) * 1987-09-25 1989-03-28 Sony Corp Formation of interconnection pattern
JPH01120035A (ja) * 1987-11-02 1989-05-12 Nec Corp 半導体装置及びその製造方法
JPH01152644A (ja) * 1987-12-09 1989-06-15 Sharp Corp 半導体装置
JPH0334545A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体装置の製造方法
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
FR2663784B1 (fr) * 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
JPH04155929A (ja) * 1990-10-19 1992-05-28 Seiko Epson Corp 半導体装置の製造方法
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
EP0533254A3 (en) * 1991-09-19 1993-06-23 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body
US5372971A (en) * 1991-10-02 1994-12-13 Hyundai Electronics Industries Co. Ltd. Method for forming via hole in multiple metal layers of semiconductor device
JP3133842B2 (ja) * 1991-10-24 2001-02-13 川崎製鉄株式会社 多層配線構造の製造方法
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
JPH0629405A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JPH0685080A (ja) * 1992-08-31 1994-03-25 Nippon Steel Corp 半導体装置及びその製造方法
JP3396921B2 (ja) * 1993-08-31 2003-04-14 ソニー株式会社 Ａｌ系配線構造及びＡｌ系配線構造の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243837A (ja) * 1999-02-19 2000-09-08 Infineon Technologies Ag 半導体集積回路装置
US7173337B2 (en) 2001-12-21 2007-02-06 Fujitsu Limited Semiconductor device manufactured by the damascene process having improved stress migration resistance
KR100847649B1 (ko) * 2001-12-21 2008-07-21 후지쯔 가부시끼가이샤 반도체 장치
JP2005292724A (ja) * 2004-04-05 2005-10-20 Fujitsu Display Technologies Corp 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
DE19527368A1 (de) 1996-02-08
US5629236A (en) 1997-05-13
DE19527368C2 (de) 2001-09-13
KR960005950A (ko) 1996-02-23
JP3277098B2 (ja) 2002-04-22
KR0184373B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP3277098B2 (ja) 半導体装置の製造方法
JP3332456B2 (ja) 半導体装置の製造方法及び半導体装置
JP4397399B2 (ja) 半導体装置の製造方法
KR101568329B1 (ko) 구리 배선들을 갖는 반도체 디바이스들 및 그 제조 방법들
US20030139033A1 (en) Copper reflow process
JPH10144688A (ja) 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法
JPH0620986A (ja) サブミクロンコンタクトを形成する改良した方法
JP3872071B2 (ja) 半導体装置及びその製造方法
US6818991B1 (en) Copper-alloy interconnection layer
US20200135556A1 (en) Controlling grain boundaries in high aspect-ratio conductive regions
JPH05211147A (ja) アルミニウム配線およびその形成方法
JP2006245240A (ja) 半導体装置及びその製造方法
JP5362500B2 (ja) 半導体装置の製造方法
JP3234762B2 (ja) 半導体装置の製造方法
JP3282496B2 (ja) 半導体装置の製造方法
JPH1083980A (ja) 半導体装置の製造方法
JPH07235488A (ja) 半導体層の形成方法
JPH05251566A (ja) 多層配線構造
JPH0770593B2 (ja) 半導体装置の製造方法
JPS60186038A (ja) 半導体装置
JPS62150846A (ja) 半導体装置の製造方法
JPH01270333A (ja) 半導体装置の製造方法
JPH06275620A (ja) 半導体集積回路配線構造体
JPH02310919A (ja) 半導体装置における配線形成方法
JPH09219381A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees