JP2005292724A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法 Download PDF

Info

Publication number
JP2005292724A
JP2005292724A JP2004111331A JP2004111331A JP2005292724A JP 2005292724 A JP2005292724 A JP 2005292724A JP 2004111331 A JP2004111331 A JP 2004111331A JP 2004111331 A JP2004111331 A JP 2004111331A JP 2005292724 A JP2005292724 A JP 2005292724A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
signal
conductor pattern
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004111331A
Other languages
English (en)
Other versions
JP4393253B2 (ja
Inventor
Yoshihisa Taguchi
善久 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2004111331A priority Critical patent/JP4393253B2/ja
Publication of JP2005292724A publication Critical patent/JP2005292724A/ja
Application granted granted Critical
Publication of JP4393253B2 publication Critical patent/JP4393253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 装置を大型化することなく、マイグレーションによる動作不良を効果的に防止できるチップ・オン・グラス型の液晶表示装置を提供する。
【解決手段】 液晶表示装置は、ガラス基板と、前記ガラス基板上の所定の領域に形成される液晶表示部と、前記ガラス基板上に搭載されて前記液晶表示部を駆動するLSIと、前記LSIの入力に接続される2以上の信号配線と、隣接する前記信号配線の間に配置され前記LSIの入力に接続しない導体パターンとを備える。
【選択図】 図3

Description

本発明は、ガラス基板上にLSIを実装するチップ・オン・グラス(COG)構造の液晶表示装置に関し、特に、LSI制御用の信号配線間のマイグレーションに起因する誤動作を防止することのできる液晶表示装置とその製造方法に関する。
従来から、液晶表示パネルを駆動するチップあるいはLSIを、ガラス基板上に実装するチップ・オン・グラス(COG)型液晶表示パネルが知られている(たとえば特許文献1参照)。COG型の液晶表示パネルでは、ガラス基板上に直接LSIを搭載するので、構造を簡略化できるとともに、コストダウンを図ることができる。
COG型液晶表示パネルでは、一般に、液晶表示領域の端部に沿って、制御配線(ゲート)駆動側と、信号配線(ドレイン)駆動側に複数のLSIを配置する。そして、これらのLSIを制御するための信号配線を、ガラス基板上に設けている。LSIに入力信号を供給する信号配線は、LSIとLSIの間、あるいはLSIとプリント配線板の間に、複数本が隣接して設けられる。
信号配線の材料としては、低抵抗、低コストのアルミニウム(Al)が一般に用いられ、ヒロックやホイスカーの発生を防止したアルミニウム配線構造も提案されている(たとえば特許文献2)。
図1に、COG型液晶表示パネル上に設けられた従来の信号配線パターンを示す。図示しない液晶表示領域の端部に沿って、LSI101a、LSI101bが配置され、これらを接続する信号配線105a、105b、105cが所定の間隔で形成されている。
このとき、隣接する2本の信号配線間に電位差があると、マイグレーションにより、2本の配線間が接触するという不都合がおきる。図1では、信号配線105aと105bの間に、マイグレーション106が生じている。
マイグレーション現象とは、所定の条件下で金属配線に電流を流し続けたときに、金属配線を構成する金属が絶縁物上を移動(マイグレーション)し、配線間の絶縁抵抗が著しく低下して故障に到る現象である。故障の典型例として短絡がある。
特開平7−5487号公報 特開平5−31528号公報
マイグレーションが起きると、信号配線105aと105bが短絡し、それぞれの信号配線の電位が変化してしまう。図1の例では、マイグレーション106における電位は、信号配線105aと信号配線105bの中間の電位となる。このため、正規の信号がLSIに入力されなくなり、誤動作の原因となる。
配線間のマイグレーションを防止するため、従来は、隣接する2本の配線間の間隔を広くとることで、配線間の電界を小さくしていた。しかし、この方法では、配線部の面積が広くなり、液晶パネルを構成するガラス基板の外形サイズが大きくなる。結果として、液晶表示モジュール全体のサイズが増大する。
液晶表示パネルは、ノート型パソコンや携帯電話にも搭載されるため、できるだけ小型化することが望まれている。その一方で、2本の信号配線間でのマイグレーションを回避して、誤動作を防止する必要がある。
そこで本発明は、液晶表示装置を大型化することなく、金属配線間のマイグレーションが発生しても、機能上の不具合の発生を防止することのできる液晶表示装置を提供する。
また、そのような液晶表示装置の製造方法を提供する。
上記のような液晶表示装置を実現するために、ガラス基板上のLSIに入力される隣接する信号配線間に、LSIの入力に接続しない導体パターンを配置する。隣接する信号配線間に導体パターンを挿入することによって、マイグレーションは直近の導体パターンに向かって発生する。隣接する一方の信号配線と導体パターンが短絡しても、他方の信号配線の信号電位の影響を受けない。また、マイグレーションが他方の信号配線の信号電位に影響を与えることがない。したがって、各信号配線で正規の制御信号がLSIに入力される。
本発明のひとつの側面では、液晶表示装置は、
(a)ガラス基板と、
(b)前記ガラス基板上の所定の領域に形成される液晶表示部と、
(c)前記ガラス基板上に搭載されて前記液晶表示部を駆動するLSIと、
(d)前記LSIの入力に接続される2以上の信号配線と、
(e)隣接する前記信号配線の間に配置され、前記LSIの入力に接続しない導体パターンと
を備える。
導体パターンとしては、たとえば、両端がどこにも接続しない孤立パターン、隣接する信号配線間に延びる2以上の互いに並行な導体パターン、隣接する信号配線間で信号配線に沿って配置される複数の島状のパターンなど、LSIへの入力と分断される限り、任意の形状を採用することができる。
本発明の別の側面では、液晶表示装置の製造方法を提供する。液晶表示装置の製造方法は、
(a)ガラス基板上に、マトリクス状の薄膜トランジスタアレイを形成するとともに、前記ガラス基板上に、所定の位置まで延びる信号配線と、当該信号配線の隣接する2本の間に位置して前記所定の位置に到達しない導体パターンとを形成する工程と、
(b)前記薄膜トランジスタアレイ上に液晶表示部を形成する工程と、
(c)前記所定の位置にLSIを搭載する工程と
を含む。
長時間の使用につれてLSI制御用の金属配線間にマイグレーションが発生したとしても、LSIの動作を適正に維持し、液晶表示パネルの機能上の不都合を回避することができる。
図2は、本発明が適用されるCOG型液晶表示パネルの概略平面図である。COG型液晶表示パネル10は、ガラス基板上に薄型トランジスタ(TFT)アレイ(不図示)を配置したTFT基板12と、液晶表示パネル10の液晶表示(TFT−LCD)部15において液晶層(不図示)を挟んでTFT基板12と対向するカラーフィルタ(CF)基板13と、液晶表示部15の端部に沿って配置される複数のLSI11とを含む。
LSI11は、信号配線16により相互接続、あるいはプリント配線板へつながる接続端子に接続される。図2では、便宜上信号配線16を単一のラインで図示してあるが、互いに隣接する複数本の金属配線で構成されている場合もある。また、図示はしていないが、各LSI11から、液晶表示部15の液晶表示素子を構成するTFTを駆動するために、TFTのドレインに接続するデータ線、あるいはTFTのゲートに接続するゲート線が延びているものとする。
図3は、本発明の一実施形態に係る信号配線パターンの一例を示す図である。液晶表示素子の駆動回路であるLSI11a、11bの間に、これらのLSIの入力に接続される信号配線21、22、23が配置されている。また、外部回路(不図示)からLSI11bの入力に接続される信号配線31、32、33が設けられている。
信号配線21と22の間に、導体パターン26が配置され、信号配線22と23の間に、導体パターン27が配置される。導体パターン26と27は、両端がどこにも接続されない独立したパターンである。導体パターン26、27には電圧が供給されないため、フローティング状態となっている。
一方、信号配線31と32の間に、導体パターン36が配置され、信号配線32と33の間に、導体パターン37が配置されている。導体パターン36と37の一端側は、どこにも接続されずに途切れている。他端側は、たとえばプリント配線板等に接続されていてもよいし、フローティングになっていてもよい。
信号配線21〜23および信号配線31〜33は、液晶表示パネルにおける従来どおりの配線幅および配線間隔で形成されていればよく、本発明を適用するために特に設計変更する必要はない。
一例として、線幅はたとえば100μmであり、互いに100μmの間隔で配置される。導体パターン26、27、36、37は、たとえばパターン幅20μmで、隣接する2本の信号配線間に配置される。
隣接する信号配線間にこのような導体パターンを挿入することによって、従来の配線設計を変更することなく、また、液晶表示パネルを大型化することなく、マイグレーションに起因するLSIの誤動作を防止することができる。これを、図4を参照して説明する。
図4は、図3の信号配線パターンにおけるマイグレーションを説明するための図である。液晶表示パネル10の使用を続けるにうちに、信号配線を構成する金属原子の移動により、信号配線21と導体パターン26とが接触して、マイグレーション28が発生する。信号配線21に印加された電圧は、導体パターン26に接続するが、導体パターン26はLSI11a、11bからは分断されて、フローティング状態にある。したがって、導体パターン26からLSI11aあるいは11bにエラー信号が入力されることはない。
また、電気的には、信号配線21にも、信号配線22にも他の電圧が加わらないので、正規の信号のみがLSI11a、11bの対応端子に入力される。結果として、マイグレーションが発生したとしても、LSI11a、11bの動作に影響を与えることなく、液晶表示パネル10の信頼性を維持することができる。
図5(a)〜5(c)は、図3のA−A’断面図である。それぞれ、信号配線21、22と、これらの間に挿入される導体パターン26の積層方向の配置例を示す。
図5(a)において、信号配線21、22と導体パターン26のいずれも、ガラス基板41上に形成される。信号配線21、22と導体パターン26は、液晶表示(TFT−LCD)部15で液晶表示素子を構成するTFTのゲート電極(不図示)や、これに接続される制御信号線の形成と同じ工程で同時に形成される。信号配線21,22と導体パターンとして、アルミニウム(Al)またはAl−Nd合金を、チタン(Ti)またはモリブデン(Mo)と積層にした構造、たとえばAl/Ti積層やAlNd/Mo積層を採用することができる。
信号配線21、22および導体パターン26上は、絶縁膜42、42で覆われる。
一方、図5(b)に示す例では、導体パターン26は、信号配線21、22と異なる層に形成される。信号配線21、22は直接ガラス基板41上に位置する。導体パターン26は、信号配線21、22の間において、絶縁膜42を介して信号配線21、22の上層に位置する。この場合、信号配線21と導体パターン26の間の距離が、信号配線21、22の配線間距離よりも短くなるように導体パターンのパターン幅を設定する。同様に、信号配線22と導体パターン26の間の距離も、信号配線21、22の配線間距離よりも短くなるように設定する。
図5(b)の構成の場合、信号配線21、22は、液晶表示部15のTFTのゲート電極(不図示)や制御信号線と同じ工程で形成される。信号配線21、22を覆う絶縁膜42は、液晶表示部15でゲート電極上に形成されるゲート絶縁膜と同じ工程で形成される。導体パターン26は、液晶表示部15のTFTのソース電極およびドレイン電極(不図示)や、TFTに走査信号を供給する信号線と同じ工程で形成される。
このような構成により、信号配線21を構成する金属原子がマイグレーション効果により、絶縁膜42中を移動して直近の導体パターン26と接触しても、導体パターン26はフローティング状態にあるので、LSIにエラー信号が入力されることはない。また、信号配線21は、他の信号配線22の電位の影響を受けないので、信号配線21から対応するLSIの入力端子には正規の信号が供給される。したがって、誤動作を防止することができる。
図5(c)に示す例では、導体パターン26が直接ガラス基板41上に形成され、信号配線21、22が、導体パターン26を挟んで、絶縁膜42を介した上層に形成される。この配置例でも、信号配線21と導体パターン26の距離、あるいは信号配線22と導体パターン26の距離が、2本の信号配線21、22間の距離よりも短くなるように、導体パターンのパターン幅を設定する。
導体パターン26は、液晶表示部15のTFTのゲート電極や制御信号線と同じ工程で形成される。導体パターン26を覆う絶縁膜42は、液晶表示部15でゲート電極上に形成されるゲート絶縁膜と同じ工程で形成される。上層の信号配線21、22は、液晶表示部15のTFTのソース電極およびドレイン電極や、TFTに走査信号を供給する信号線と同じ工程で形成される。
このような構成により、図5(a)、図5(b)に示した構成と同様の効果を達成することができる。
図6は、図3に示す導体パターンの変形例を示す。図6の変形例では、隣接する2本の信号配線間に、LSIの入力に接続しない導体パターンを、複数本配置する。たとえば、信号配線21と22の間に、それぞれ孤立した導体パターン56a、56bを配置し、信号配線22と23の間に、それぞれ独立した導体パターン57a、57bを配置する。同様に、信号配線31、32の間、および信号配線32、33の間で、LSI11bに接続しない導体パターン対66a、66bと、導体パターン対67a、67bが、互いに並行に延びている。
もっとも、すべての隣接する信号配線間に配置される導体パターンを複数本とする必要はなく、図4のように1本の導体パターンを挿入する例と組み合わせてもよい。
隣接する信号配線間に挿入される複数の導体パターン56a、56b、57a、57b、66a、66b、67a、67bは、同じ層に形成されてもよいし、異なる層に形成されてもよい。いずれの場合も、従来の信号配線の線幅や間隔等の配置構成を変更することなく、液晶表示部15の薄膜トランジスタ(TFT)と同じ工程で形成される。
図6の導体パターンの構成例では、仮に、信号配線21と22の双方から、間にある導体パターンに向けてマイグレーション58a、58bが発生したとしても、これらのマイグレーションは、互いにフローティング状態で並行に延びる導体パターン56a、56bで止まる。したがって、LSI11に入力される信号配線21、22の接触をより効果的に防止することができる。結果として、信号配線を伝播する信号の電位変化を防止し、液晶表示パネルの動作の信頼性を向上できる。
同様のことが、信号配線22と23の間、信号配線31と32の間、信号配線32と33の間においても当てはまる。
図7は、図3に示す導体パターンのさらに別の変形例を示す。図7の変形例では、隣接する2本の信号配線間に、複数の島状の導体パターンが、信号配線の方向に沿って配置される。信号配線21と22の間には、島状の導体パターン76が配置され、信号配線22と22の間には、島状の導体パターン77が延びる。また、信号配線31と32の間には、島状の導体パターン86が配置され、信号配線32と33の間には、島状の信号配線87が配置される。
もっとも、すべての信号配線間の導体パターンを島状パターンで構成する必要はなく、図3に示す1本の導体パターン、あるいは図6に示す複数本の導体パターンと組み合わせてもよい。
図7の構成によれば、LSI11aあるいは11bに入力される任意の信号配線からマイグレーションが発生しても、直近の島状の導体パターンとの局所的な接触で留まり、隣接する信号配線への影響を防止できる。また隣接する信号配線21、22の双方から、それぞれ直近の島状の導体パターン76に向かってマイグレーション78a、78bが発生したとしても、各導体パターン76はフローティング状態で孤立するので、隣接する信号配線の信号電位に影響しない。
以上述べたように、隣接する信号配線間に、LSIの入力に接続しない導体パターンを挿入することによって、マイグレーションが発生したとしても誤動作等の機能不良を防止することができる。
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) ガラス基板と、
前記ガラス基板上の所定の領域に形成される液晶表示部と、
前記ガラス基板上に搭載されて、前記液晶表示部を駆動するLSIと、
前記LSIの入力に接続される2以上の信号配線と、
隣接する前記信号配線の間に配置され、前記LSIの入力に接続しない導体パターンと
を備える液晶表示装置。
(付記2) 前記導体パターンは、両端がどこにも接続しない孤立したパターンであることを特徴とする付記1に記載の液晶表示装置。
(付記3) 前記導体パターンは、前記隣接する信号配線間に延びる2以上の互いに並行な導体パターンで構成されることを特徴とする付記1または2に記載の液晶表示装置。
(付記4) 前記導体パターンは、前記隣接する信号配線間で、前記信号配線に沿って配置される複数の島状のパターンで構成されることを特徴とする付記1または2に記載の液晶表示装置。
(付記5) 前記導体パターンは、前記信号配線と同じ層に位置することを特徴とする付記1〜4のいずれかに記載の液晶表示装置。
(付記6) 前記導体パターンは、前記信号配線と異なる層に位置することを特徴とする付記1〜4のいずれかに記載の液晶表示装置。
(付記7) 前記導体パターンと隣接する信号配線との間の距離は、前記隣接する信号配線間の距離よりも小さく設定されることを特徴とする付記6に記載の液晶表示装置。
(付記8) ガラス基板上に、マトリクス状の薄膜トランジスタアレイを形成するとともに、前記ガラス基板上に、所定の位置まで延びる信号配線と、当該信号配線の隣接する2本の間に位置して前記所定の位置に到達しない導体パターンとを形成する工程と、
前記薄膜トランジスタアレイ上に液晶表示部を形成する工程と、
前記所定の位置にLSIを搭載する工程と
を含む液晶表示装置の製造方法。
(付記9) 前記信号配線と、導体パターンの少なくとも一方を、前記薄膜トランジスタのゲート電極の形成と同じ工程で形成することを特徴とする付記8に記載の液晶表示装置の製造方法。
(付記10) 前記導体パターンを、その両端がどこにも接続しない孤立パターンとして形成することを特徴とする付記8または9に記載の液晶表示装置の製造方法。
COG型液晶表示パネルの従来の信号配線パターンを示す図である。 本発明が適用されるCOG型液晶表示パネルの概略平面図である。 本発明の一実施形態に係るCOG型液晶表示パネル上の信号配線パターンを示す図である。 図3の信号配線パターンで発生し得るエレクトロマイグレーションを説明するための図である。 図3のA−A’断面図であり、信号配線と、配線間の導体パターンとの配置例を示す図である。 本発明の一実施形態に係るCOG型液晶表示パネル上の信号配線パターンの変形例を示す図である。 本発明の一実施形態に係るCOG型液晶表示パネル上の信号配線パターンの別の変形例を示す図である。
符号の説明
10 液晶表示パネル(液晶表示装置)
11、11a、11b LSI
12 TFT基板
13 CF基板
15 TFT−LCD(液晶表示部)
16 信号配線
21,22,23,31,32,33 LSIの入力に接続する信号配線
26,27、36,37,56a、56b、57a、57b、66a、66b、67a、67b、76、77、86、87 配線間の導体パターン
28、58a、58b、78a、78b マイグレーション
41 ガラス基板

Claims (5)

  1. ガラス基板と、
    前記ガラス基板上の所定の領域に形成される液晶表示部と、
    前記ガラス基板上に搭載されて、前記液晶表示部を駆動するLSIと、
    前記LSIの入力に接続される2以上の信号配線と、
    隣接する前記信号配線の間に配置され、前記LSIの入力に接続しない導体パターンと
    を備える液晶表示装置。
  2. 前記導体パターンは、両端がどこにも接続しない孤立したパターンであることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記導体パターンは、前記隣接する信号配線間に延びる2以上の互いに並行な導体パターンで構成されることを特徴とする請求項1または2に記載の液晶表示装置。
  4. 前記導体パターンは、前記隣接する信号配線間で、前記信号配線に沿って配置される複数の島状のパターンで構成されることを特徴とする請求項1または2に記載の液晶表示装置。
  5. ガラス基板上に、マトリクス状の薄膜トランジスタアレイを形成するとともに、前記ガラス基板上に、所定の位置まで延びる信号配線と、当該信号配線の隣接する2本の間に位置して前記所定の位置に到達しない導体パターンとを形成する工程と、
    前記薄膜トランジスタアレイ上に液晶表示部を形成する工程と、
    前記所定の位置にLSIを搭載する工程と
    を含む液晶表示装置の製造方法。
JP2004111331A 2004-04-05 2004-04-05 液晶表示装置およびその製造方法 Expired - Fee Related JP4393253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004111331A JP4393253B2 (ja) 2004-04-05 2004-04-05 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111331A JP4393253B2 (ja) 2004-04-05 2004-04-05 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005292724A true JP2005292724A (ja) 2005-10-20
JP4393253B2 JP4393253B2 (ja) 2010-01-06

Family

ID=35325673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004111331A Expired - Fee Related JP4393253B2 (ja) 2004-04-05 2004-04-05 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4393253B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897216A (ja) * 1994-07-26 1996-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2001217282A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体素子の実装構造、表示装置及び電子機器
JP2002215059A (ja) * 2001-01-18 2002-07-31 Seiko Epson Corp 電気光学装置
JP2002229474A (ja) * 2000-11-30 2002-08-14 Seiko Epson Corp 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
JP2003172945A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897216A (ja) * 1994-07-26 1996-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2001217282A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体素子の実装構造、表示装置及び電子機器
JP2002229474A (ja) * 2000-11-30 2002-08-14 Seiko Epson Corp 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
JP2002215059A (ja) * 2001-01-18 2002-07-31 Seiko Epson Corp 電気光学装置
JP2003172945A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP4393253B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
US7567330B2 (en) Electro-optical device and electronic apparatus
JP3909572B2 (ja) 表示装置
JP6004560B2 (ja) 表示装置
JP4854827B2 (ja) 薄膜トランジスタ液晶表示装置
JP4952425B2 (ja) 液晶装置および電子機器
JP5420760B2 (ja) アクティブマトリクス基板及び表示装置
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
JP2008003134A (ja) 配線構造、及び表示装置
JP2005018031A (ja) 電気光学装置及びこれを備えた電子機器
JP3708467B2 (ja) 表示装置
CN111063257A (zh) 柔性显示面板及其制作方法
JP2006209089A (ja) 表示装置
JP4815868B2 (ja) 表示装置
US20200161337A1 (en) Display device
JP2000019549A (ja) 液晶表示装置
JP4006012B2 (ja) 表示装置および液晶表示装置
CN109148485B (zh) 阵列基板及其制作方法和显示装置
JP4393253B2 (ja) 液晶表示装置およびその製造方法
JP4525174B2 (ja) 液晶表示装置
JP5626112B2 (ja) 表示装置
JP4798094B2 (ja) 電気光学装置
JP4826850B2 (ja) 電気光学装置及び電子機器
CN218995843U (zh) 阵列基板、显示面板及显示装置
KR101687718B1 (ko) 액정표시장치 및 그 제조방법
KR101032941B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees