JP2001217282A - 半導体素子の実装構造、表示装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 表示用領域を備える基板を用いた表示装置に
おいて、周縁部にほぼ均一に電極が形成されていない半
導体素子を確実かつ高い信頼性で実装して形成できる表
示装置を提供する。 【解決手段】 表示用領域を有する基板３０は、さら
に、信号が入力される端子３８が形成された端子領域３
７、半導体素子が実装される実装領域３９、端子３８に
接続された入力側配線７０、および表示用領域に接続さ
れた出力側配線７４を備えている。実装領域３９におい
ては、入力側配線７０または出力側配線７４のいずれに
も接続されていないダミーパターン７２，７３が形成さ
れている。ダミーパターン７２，７３は、入力側配線７
０のパターンおよび出力側配線７４のパターンとともに
実装領域３９をほぼ均一に埋める。また、出力側配線７
４は、実装領域３９の中心線の付近またはそれを越える
位置まで伸びている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子の実装
構造、表示装置およびそれを用いた電子機器に関する。

【０００２】

【背景技術および発明が解決しようとする課題】表示用
領域を備える基板を用いた表示装置、例えば液晶表示装
置においては、その基板の縁部に半導体素子実装領域と
端子領域とを設け、半導体素子実装領域に実装された液
晶駆動用半導体素子（液晶駆動用ＩＣとも言う）が端子
領域への配線と表示用領域への配線とに接続されたもの
がある。そのような半導体素子と配線との接続におい
て、半導体素子としてベアチップ（ＩＣチップとも言
う）を用い、能動面を基板に向けたベアチップのバンプ
電極と配線とを接続するフリップチップ実装（フェース
ダウン実装とも言う）が一般的に行われている。そし
て、フリップチップ実装においては、半導体素子の各バ
ンプ電極と対応する配線とを電気的に接続するために、
導電性接着剤として、接着剤中に導電粒子が分散配置さ
れた異方性導電膜（ＡＣＦ）を用いることがある。フリ
ップチップ実装は、他のベアチップ実装法であるワイヤ
ボンディング実装やＴＡＢ実装に比べ、チップの実装面
積を大幅に小さくできる。しかも、浮遊容量やインピー
ダンスが小さく、接続の信頼性が高いなど多くの利点を
持つため、半導体素子の実装方法として多用されてきて
いる。

【０００３】異方性導電膜を用いたフリップチップ実装
においては、ベアチップの能動面が基板面にほぼ平行な
状態で接着されて、ベアチップのバンプ電極と基板上の
配線とが異方性導電膜の導電粒子を介して確実に接続さ
れる必要がある。ところが、ベアチップに設けられてい
る電気接続用のバンプ電極は、必ずしも半導体素子の周
縁部にほぼ均一に配置されているわけではない。例え
ば、半導体素子の電極は、チップのいずれかの側に偏っ
て配置されていたり、チップの長手方向に沿って２列に
対向して配列される一方の電極列と他方の電極列との電
極配列の密度が大幅に異なっていたりすることがある。
このような半導体素子を実装する基板において、半導体
素子のバンプ電極のみに対応させて、半導体素子実装領
域内の基板上にバンプとの接続端子（パッド）やそれに
繋がる配線を形成すると、半導体素子の実装の際に、半
導体素子と基板とを平行に保てなかったり、半導体素子
の各電極に均一な圧力が及ばなかったりすることがあ
る。そのような状態における導電性接着剤による半導体
素子の実装は、電気接続の確実性や信頼性に問題を起こ
すことがある。

【０００４】本発明は、上記のような問題点に鑑みてな
されたものであって、その目的は、基板上に半導体素子
を実装する半導体素子の実装構造において、基板上の実
装領域に対向する半導体素子の能動面にほぼ均一に電極
が形成されていない半導体素子を確実かつ高い信頼性で
実装して形成できる半導体素子の実装構造、表示装置お
よびそれを備えた電子機器を提供することにある。

【０００５】

【課題を解決するための手段】（１） 本発明に係る半
導体素子の実装構造は、基板上に半導体素子を実装して
なる半導体素子の実装構造において、前記基板上には、
前記半導体素子の複数の第１電極に接続される複数の第
１配線と、前記半導体素子の複数の第２電極に接続さ
れ、前記第１配線より数が少ない複数の第２配線とが形
成され、前記半導体素子を、前記複数の第１配線及び前
記複数の第２配線の上に平面的に重なるように、前記基
板上に接着剤を介して搭載してなり、前記複数の第２配
線同士の間隙の少なくとも一部であって、前記半導体素
子と平面的に重なる領域の前記基板上にはダミーパター
ンが形成されてなることを特徴とする。

【０００６】本発明においては、第１配線に比べて数が
少なく配線パターンが疎になる第２配線同士の間隙にダ
ミーパターンを形成しているため、半導体素子の実装時
に半導体素子と基板の間に加わる圧力がほぼ均一化で
き、確実かつ高い信頼性で基板と半導体素子とを電気的
に接続することができる。また、配線数の少ない第２配
線の間のダミーパターンによって、半導体素子を搭載す
る領域上に凹凸が形成されるため、半導体素子の基板へ
の接着性を向上させることができる。

【０００７】（２） 本発明に係る半導体素子の実装構
造は、基板上に半導体素子を実装してなる半導体素子の
実装構造において、前記基板上には、前記半導体素子の
複数の第１電極に接続される複数の第１配線と、前記半
導体素子の複数の第２電極に接続される複数の第２配線
とが形成され、前記半導体素子を、前記複数の第１配線
及び前記複数の第２配線の上に平面的に重なるように、
前記基板上に接着剤を介して搭載してなり、前記基板に
おける前記半導体素子と平面的に重なる領域の長手方向
に沿って、前記複数の第１配線と前記複数の第２配線と
が対向するように配列されてなり、前記領域における前
記第１配線が形成されない領域にダミーパターンが形成
されてなることを特徴とする。

【０００８】本発明においては、半導体素子が搭載され
る領域において、互いに対向配置される複数の第１配線
と複数の第２配線における第１配線が形成されてない領
域にダミーパターンが形成されているため、ダミーパタ
ーンは第１配線に代わって第２配線と対向するようにな
り、半導体素子と平面的に重なる領域における配線分布
が不均一であっても、半導体素子の実装時に半導体素子
と基板の間に加わる圧力がほぼ均一化できて、半導体素
子の各電極が受ける圧力をほぼ均一化することができる
ので、確実かつ高い信頼性で基板と半導体素子とを電気
的に接続することができる。

【０００９】さらに、前記領域の長手方向に並んで配列
される複数の第１配線のうちの最外側の第１配線と、前
記領域の長手方向の端部との間の位置に、前記ダミーパ
ターンを形成してなることが好ましい。

【００１０】（３） 本発明に係る半導体素子の実装構
造は、基板上に半導体素子を実装してなる半導体素子の
実装構造において、前記基板上には、前記半導体素子の
複数の第１電極に接続される複数の第１配線と、前記半
導体素子の複数の第２電極に接続され、前記第１配線よ
り数が少ない複数の第２配線とが形成され、前記半導体
素子を、前記複数の第１配線及び前記複数の第２配線の
上に平面的に重なるように、前記基板上に接着剤を介し
て搭載してなり、前記第１配線が、前記半導体素子が搭
載される領域の長手方向に平行な当該領域の中心線の付
近または該中心線を越える位置まで延在していることを
特徴とする。

【００１１】本発明によれば、半導体素子に接続される
第１配線が、半導体の搭載される領域の長手方向に平行
な中心線の付近またはその中心線を越える位置まで伸び
ているため、第２配線の数が第１配線の数よりの方が少
なくとも、第１配線を第２配線側に伸ばして配置される
ことにより、半導体素子を基板上に載置する際に半導体
素子の基板側の面の多くが、第２配線より数多く配列さ
れる複数の第１配線と対向するので、半導体素子と基板
との間隔をほぼ一定な状態或いは平行な状態とすること
ができる。したがって、半導体素子の実装時に半導体素
子と基板の間に加わる圧力がほぼ均一化できるため、半
導体素子の基板上への実装において、電気接続の確実性
や信頼性に問題が起きる可能性を低下させることができ
る。また、半導体素子が搭載される実装領域内の広い領
域に分布する第１配線によって、実装領域上に凹凸が形
成されるため、半導体素子の基板への接着性を向上させ
ることができる。

【００１２】さらに、前記複数の第１配線は、前記実装
領域内における配線端部から放射状に広がるように延在
することが好ましい。半導体素子に接続される第１配線
を、実装領域の奥深くに形成し、その第１配線と接続さ
れる先の配線とをほぼ直線的に接続しているため、第１
配線を放射状に広げるための有効長として実装領域内の
配線も機能させることができる。したがって、第１配線
の長さを短くすることができる。さらに、第１配線が実
装領域の中心線付近またはそれを超える位置から放射状
に広がれば、実装領域の周縁部から配線が延在された場
合に比べて実装領域内において配線が占める面積が増え
るので、半導体素子の実装時の圧力分布をより均一化さ
せることができる。

【００１３】なお、上記（１）〜（３）において、前記
半導体素子は表示装置の駆動用ＩＣであると、出力側の
第１配線と入力側の第２配線との本数の差が顕著であ
り、本発明のような半導体素子の実装構造を採用するこ
とによれば、電気的接続にも機械的接続にも信頼性を向
上することができる。

【００１４】（４） 本発明に係る表示装置は、半導体
素子を実装した少なくとも１枚の基板を備える表示装置
であって、前記基板には、複数の入力側配線と、複数の
出力側配線と、前記入力側配線および前記出力側配線に
接続される半導体素子が実装される実装領域とを有し、
前記実装領域内においては、前記入力側配線の間に、前
記入力側配線には接続されていないダミーパターンが形
成されていることを特徴とする。

【００１５】半導体素子が実装された表示装置において
は、半導体素子に接続される入力側配線の数が半導体素
子に接続される出力側配線の数に比べて少ないことが一
般的である。このような場合、入力側配線が出力側配線
より疎に配列されている。本発明においては、配線パタ
ーンが疎の入力側配線に対して、入力側配線間に入力側
配線と接続されていないダミーパターンを形成している
ため、半導体素子の実装時に半導体素子と基板の間に加
わる圧力がほぼ均一化でき、それにより半導体素子実装
時に半導体素子の各電極が受ける圧力をほぼ均一化する
ことができ、確実かつ高い信頼性で基板と半導体素子と
を電気的に接続することができる。また、配線配列が疎
となる入力側配線の間のダミーパターンによって、半導
体素子を搭載する領域上に凹凸が形成されるため、半導
体素子の基板への接着性を向上させることができる。

【００１６】（５） 本発明に係る表示装置は、半導体
素子を実装した少なくとも１枚の基板を備える表示装置
であって、前記基板には、複数の入力側配線と、複数の
出力側配線と、前記出力側配線および前記入力側配線に
接続される半導体素子が実装される実装領域とを有し、
前記実装領域の長手方向に沿って、前記複数の第入力側
配線と前記複数の出力側配線とが対向するように配列し
てなり、前記実装領域内における前記出力側配線が形成
されない領域にダミーパターンが形成されてなることを
特徴とする。

【００１７】本発明では、半導体素子の実装領域におい
て、その長手方向に互いに対向するように配列する複数
の入力側配線および複数の出力側配線に加えて、ダミー
パターンが、出力側配線のパターンが形成されていない
領域に形成されている。したがって、ダミーパターンは
出力側配線に代わって入力側配線と対向するようにな
り、半導体素子の実装領域には、配線パターンの形成さ
れない大きな領域が無いようにしている。このため、半
導体素子と平面的に重なる領域における配線分布が不均
一であっても、半導体素子の実装時に半導体素子と基板
の間に加わる圧力がほぼ均一化できるため、それにより
半導体素子実装時に半導体素子の各電極が受ける圧力を
ほぼ均一化することができ、確実かつ高い信頼性で基板
と半導体素子とを電気的に接続することができる。

【００１８】（６） 本発明に係る表示装置は、半導体
素子を実装した少なくとも１枚の基板を備える表示装置
であって、前記基板は、複数の入力側配線と、複数の出
力側配線と、前記出力側配線および前記入力側配線に接
続される半導体素子が実装される実装領域とを有し、前
記出力側配線が、前記実装領域の長手方向に平行な実装
領域の中心線の付近または該中心線を越える位置まで延
在していることを特徴とする。

【００１９】本発明によれば、半導体素子に接続される
出力側配線が、実装領域の長手方向に平行な中心線の付
近またはその中心線を越える位置まで伸びているため、
表示装置用の半導体素子のように出力側配線数が入力側
配線の数よりの方が少なくとも、半導体素子を基板上に
載置する際に半導体素子の基板側の面の多くが、入力側
配線より数多く配列される複数の出力側配線と対向する
ので、半導体素子と基板との間隔をほぼ一定な状態或い
は平行な状態とすることができる。したがって、半導体
素子の実装時に半導体素子と基板の間に加わる圧力がほ
ぼ均一化できるため、半導体素子の基板上への実装にお
いて、電気接続の確実性や信頼性に問題が起きる可能性
を低下させることができる。また、実装領域の広い領域
に分布する出力側配線によって、実装領域上に凹凸が形
成されるため、半導体素子の基板への接着性を向上させ
ることができる。

【００２０】さらに、前記複数の出力側配線は、前記実
装領域内の配線端部から放射状に広がるように延在する
ことが好ましい。一般的に、半導体素子を基板上に備え
る表示装置においては、半導体素子に接続される複数の
出力側配線が、徐々に幅広となり、かつその配線領域が
ほぼ半導体素子の幅から表示用領域の幅まで扇状（放射
状）に広がって表示用領域に入力される。このような出
力側配線は、表示の精細化にともなって、多数の配線が
高密度で設けられるようになっている。したがって、表
示用領域に接続される出力側配線の距離が短いと、出力
側配線を放射状に広げて表示用電極に接続するために
は、出力側配線の線幅を非常に細くする必要が生じ配線
抵抗が大きくなりすぎる。そのため、表示用領域と接続
される出力側配線の距離は、所定間隔以上とする必要が
ある。本発明によれば、出力側配線が、実装領域の長手
方向に平行な中心線の付近またはその中心線を越える位
置まで延在しているため、出力側配線が実装領域の周縁
部から伸びる場合に比べて、出力側配線を放射状に広げ
るための配線距離を長くすることができる。その結果、
表示用領域と実装領域とを近接させても、出力側配線の
距離を所定間隔以上とすることができ、表示装置の額縁
領域すなわち表示領域の周囲の部分を狭くすることが可
能となる。

【００２１】さらに、配線が実装領域の中心線付近また
はそれを超える位置から放射状に広がれば、半導体素子
の辺と平行に配線が配列された場合に比べて実装領域内
において配線が占める面積が増えるので、半導体素子の
実装時の圧力分布をより均一化させることができる。特
に、実装領域のコーナー付近にも出力側配線が配置され
るので、実装時に半導体素子と基板との間に加わる圧力
を、さらに均一化することができる。

【００２２】さらに、上記（４）〜（６）において、前
記ダミーパターンは、前記半導体素子を圧着する際の前
記半導体素子と前記基板との間の押圧力が前記実装領域
内においてほぼ一様になるように配置されることを特徴
とする。ダミーパターンは、半導体素子を圧着する際の
半導体素子と基板との間の押圧力が実装領域内において
ほぼ一様になるように配置されることによって、半導体
素子と基板の間隔とを容易にほぼ一定に保つ或いは平行
に保つことができる。したがって、それらの間の間隔が
ばらつくことによって半導体素子の各電極に均一な圧力
が及ばなかったりすることがないため、半導体素子を電
気接続の確実性や信頼性に問題を起こすことなく基板上
に実装することができる。

【００２３】（７） 本発明に係る電子機器は、前記い
ずれかに記載の表示装置を表示手段として有することを
特徴とする。

【００２４】本発明によれば、前述した作用効果を有す
る表示装置を表示手段として備える電子機器が得られ
る。

【００２５】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。

【００２６】１． ＜第１実施形態＞ 図１は、本実施形態の表示装置としての液晶表示装置１
０を模式的に示す分解斜視図である。この図に示すよう
に、本実施形態の液晶表示装置１０は、表示パネルとし
ての液晶パネル１４からなる。必要に応じてバックライ
トやフロントライト等の照明装置を液晶パネル１４の前
面側や背面側に配置すればよい。また、照明手段を用い
ない反射型の表示装置としても構わない。

【００２７】図２は液晶パネル１４をさらに詳しく示す
模式的な斜視図であり、図３は液晶パネル１４の張り出
し領域３６およびその付近を示す模式的な部分断面図で
ある。液晶パネル１４は、一方の基板３０が他方の基板
２０より張り出した張り出し領域３６の一辺に沿って複
数の端子３８ａ、３８ｂが形成された端子領域３７を備
えている。端子領域３７には配線基板６４、例えば可撓
性基板が接続されて、ここから信号や電圧が入力され
る。また、張り出し領域３６には、液晶表示装置の駆動
用ＩＣである半導体素子８２ａ、８２ｂがＩＣチップの
状態で異方性導電膜（ＡＣＦ）７８ａ、７８ｂをそれぞ
れ介して実装領域３９ａ，３９ｂに実装される。

【００２８】これらの図に示すように、液晶パネル１４
は、ストライプ状の表示用電極２２が片面に形成された
表示面側の基板２０と、やはりストライプ状の表示用電
極３３が片面に形成された基板３０とが、ギャップ材
（図示せず）などによって所定間隔だけ離され、基板２
０の表示用電極２２と基板３０の表示用電極３３とが格
子状に対向してその交差部に画素を構成するタイプの単
純マトリックス型の液晶パネル１４となっている。画素
はマトリックス状に配置され、表示用領域３２を構成す
る。表示用電極２２は例えばＩＴＯ（Indium Tin Oxid
e）等の透明導電膜によって形成される透明電極であ
る。一方、表示用電極３３は、表示用電極２２と同様に
例えば透明導電膜により形成される透明電極としてもよ
いし、アルミニウム等の金属膜で形成した反射電極とし
てもよいし、金属膜に設けた開口部に透明導電膜が配置
されるように両者を積層した半透過反射電極として構成
してもよい。これら一対の基板２０，３０の周縁にはシ
ール材２８が形成され、シール材２８により囲まれた一
対に基板間隙にツイステッドネマチック（ＴＮ）型、あ
るいはスーパーツイステッドネマチック（ＳＴＮ）型、
等の液晶２６が充填され封入されている。また、一対の
基板２０，３０の外側には偏光板１６，１７が配置され
ている。また、必要に応じて、位相差板が一対の偏光板
１６，１７の間のいずれかの位置に一層以上配置されて
もよいし、液晶パネル１４の背面側に反射板を配置した
り、液晶パネルの前面側や背面側に照明装置を配置した
り、液晶パネル１４の背面側に半透過反射板と照明装置
を順次配置してもよい。照明装置としては、導光板とそ
の側面に配置された蛍光管やＬＥＤからなるものや、蛍
光管を液晶パネル直下に配置するもの等がある。

【００２９】なお、図３においては、一対の基板２０，
３０の間を広く離して描いてあるが、これは図示を明確
化するためであり、実際には一対の基板２０，３０は、
数μｍないし十数μｍの狭いギャップを隔てて対向して
いる。また、ストライプ状の表示用電極２２および表示
用電極３３は、数本しか描かれていないが、実際にはマ
トリックス表示の分解能に対応して、それぞれ多数のス
トライプ状電極として設けられている。

【００３０】半導体素子８２ａは信号電極側駆動駆動用
ＩＣであって、その入力側バンプ電極８４は入力側配線
７０の端部に位置するパッド７１に異方性導電膜７８ａ
を介して接続され、出力側バンプ電極８５は出力側配線
７４の端部に位置するパッド７５に異方性導電膜７８ａ
を介して接続される。出力側配線７４は上下導通端子７
６に繋がり、そこからシール材２８に含まれる導通材２
８ａを介して基板２０の内面に形成された表示用電極２
２に導電接続されている。本実施形態において、この表
示用電極２２は単純マトリクス型パネルの信号電極とな
る。したがって、端子３８ａに入力された信号電極駆動
用電圧や表示用データ信号、クロック信号などは入力側
配線７０を介して入力用バンプ電極８４から半導体素子
８２ａに入力され、半導体素子８２ａから出力されて信
号電極へ印加される信号電圧は出力用バンプ電極８５か
ら出力側配線７４及び導通材２８ａを介して、表示用電
極２２に印加される。

【００３１】さらに、半導体素子８２ｂは走査電極側駆
動用ＩＣである。半導体素子８２ａと同様に、入力側配
線７０の端部に位置するパッド、出力側配線７４の端部
に位置するパッドにそれぞれバンプ電極が接続される。
本実施形態において、表示用電極３３は単純マトリクス
型パネルの走査電極となる。したがって、端子３８ｂに
入力された走査電極駆動用電圧やクロック信号などは入
力側配線７０を介して半導体素子８２ｂへ入力され、半
導体素子８２ｂから出力されて走査電極へ印加される信
号電圧は、表示用領域３２の側面に引き回された出力側
配線７４を介して表示用電極３３に印加される。

【００３２】図４は基板３０の平面図である。また、図
５は半導体素子８２の実装領域３９の右側端部付近に位
置する図４に描いた円Ｑ付近の詳細平面図であり、図６
は半導体素子８２の実装領域３９の左側端部付近に位置
する図４に描いた円Ｒ付近の詳細平面図である。図５に
示すように、基板３０は、液晶表示が行われる領域に対
応する表示用領域３２と、表示用領域３２の一辺に沿っ
て形成され他方の基板と対向しない基板３０の部分であ
る張り出し領域３６とを備えている。張り出し領域３６
には、その一辺に沿って端子領域３７が設けられてい
る。端子領域３７は、クロック信号や表示データ信号、
液晶駆動電圧や電源電圧などが入力される複数の端子３
８ａ、３８ｂを備えている。端子３８ａは半導体素子８
２ａの入力側バンプ電極８４に接続される入力側配線７
０に繋がり、端子３８ｂは半導体素子８２ｂの入力側バ
ンプ電極に接続される入力側配線７０に繋がる。また、
端子領域３７にはこれらの信号の入力には用いられない
ダミー端子３８ｃも設けられている。ダミー端子３８ｃ
は、端子領域３７に配線基板が異方性導電膜によって接
続される際に、配線基板の圧着における圧力が各端子３
８ａ、３８ｂにほぼ均一に及ぶ働きをする。ダミー端子
３８ｃは、端子３８を形成する際に同時に形成される。

【００３３】張り出し領域３６は、さらに、半導体素子
８２ａが実装される実装領域３９ａ（図中、二点鎖線で
囲まれた領域であって、半導体素子８２ａが異方性導電
膜７２ａを介して基板３０と対向する領域）と、半導体
素子８２ａの出力側バンプ電極８５および上下導通端子
７６に接続された出力側配線７４と、半導体素子８２の
入力側バンプ電極８４および端子領域３７の端子３８ａ
に接続された入力側配線７０とを備えている。また、同
様に、半導体素子８２ｂについても、同様に、実装領域
３９ｂと、出力側配線７４と、入力側配線７０を備えて
いる。

【００３４】半導体素子８２ａは、ＩＣチップ（ベアチ
ップ）の状態で、出力側電極や入力側電極となるバンプ
電極が形成された能動面を基板３０側に向けて実装領域
３９ａに搭載される。また、出力側配線７４の実装領域
３９ａ側における端部は半導体素子８２ａの出力側電極
としてのバンプ電極８５が接続される出力側のパッド７
５となっており、パッド７５は実装領域３９ａの長手方
向に沿って配列されている。入力側配線７０の実装領域
３９ａ側における端部は半導体素子８２ａの入力側電極
としてのバンプ電極８４が接続される入力側のパッド７
１となっており、パッド７１は実装領域３９ａの長手方
向に沿って配列されている。パッド７１，７５は、基板
上の配線を半導体素子の各電極に対して接続するための
接続端子である。なお、出力側配線７４または入力側配
線７０の端部に位置するパッド７５または７１の列に続
いて、ダミーパッド７７が設けられている。ダミーパッ
ド７７は、半導体素子８２ａ実装時に半導体素子８２の
各バンプ８４，８５が受ける圧力をほぼ均一にする効果
があり、半導体素子８２ａと基板３０とを接合する接着
剤としての機能を持つ異方性導電膜７８ａを用いて、よ
り一層確実かつ高い信頼性で基板３０と半導体素子８２
ａとを電気的に接続することを可能とする。このダミー
パッド７７は、パッド７１，７５と同一工程で形成され
る。異方性導電膜７８ａは、導電粒子が絶縁性接着剤中
に混入され、加熱あるいは光照射により接着剤を硬化さ
せ、且つ、基板３０のパッドと半導体素子８２ａのバン
プ電極の間を異方性導電膜７８を介した状態で加圧する
ことによって両者を導電粒子を介して電気的に接続する
ものである。

【００３５】そして、入力側配線７０は、出力側配線７
４に比べて線幅が広いが、実装領域３９ａにおける入力
側のパッド７１付近において櫛歯状に分岐して複数のパ
ッド７１に共通に接続されている。これも、半導体素子
８２ａ実装時に半導体素子８２ａの各バンプが受ける圧
力をほぼ均一にし、半導体素子８２ａと基板３０とを異
方性導電膜７８ａを用いて、より一層確実かつ高い信頼
性で電気的に接続する効果がある。なお、入力側配線７
０は、十分な線幅を備えているため、配線抵抗が小さ
く、配線抵抗による信号なまり及び電圧降下を防止する
ことができる。

【００３６】なお、半導体素子８２ｂについても、半導
体素子８２ａと同様な構造で実装領域３９ｂに実装され
ている。したがって、半導体素子８２ｂの入力側と出力
側バンプ電極も、同様に、入力側配線７０及び出力側配
線７４のパッドと異方性導電膜７８ｂを介して接続され
る。以降、半導体素子８２ｂについては詳述しないが、
半導体素子８２ａと同様の実装構造を有して実装される
ものである。

【００３７】さらに、図６から明らかなように、基板３
０には、実装領域３９ａにおいて、入力側配線７０の間
に、端子領域３７の端子３８ａに接続されていないダミ
ーパターン７２が形成されている。なお、ダミーパター
ン７２は、入力側配線７０および出力側配線７４のいず
れにも接続されていないので、電気的にフローティング
状態にされる。半導体素子８２が実装された表示装置に
おいては、半導体素子８２のそれぞれに接続される入力
側配線７０の数が、それぞれの半導体素子に接続される
出力側配線７４の数に比べて遥かに少ないことが一般的
であり、これは、図４〜図６から明らかなように本実施
形態においても該当する。そのような半導体素子８２の
バンプ電極（以下、バンプと言う）８４，８５（図３参
照）は入力側のバンプ８４配列において出力側のバンプ
８５配列より疎に配置されている。基板３０において
は、そのような半導体素子８２のバンプ８４，８５配置
にのみ対応させて基板３０のパターンを形成するのでは
なく、入力側配線７０間に端子領域３７の端子３８と接
続されていないパターンが形成されているため、半導体
素子８２実装時に半導体素子８２の各バンプが受ける圧
力をほぼ均一にすることができ、半導体素子８２と基板
３０とを接合する接着剤としての機能を持つ異方性導電
膜７８を用いて確実かつ高い信頼性で基板３０と半導体
素子８２とを電気的に接続することが可能となる。な
お、異方性導電膜７８ａには接着剤中に導電粒子が分散
され、半導体素子８２を異方性導電膜７８を介在させて
基板３０に圧着ヘッドで加圧し、導電粒子を介して半導
体素子８２のバンプ８４，８５と基板３０に形成された
配線７０，７４の接続端子であるパッド７１，７５とを
電気的に接続した状態で、熱硬化性接着剤の場合は加熱
又は光硬化性接着剤の場合は紫外線等の光照射により硬
化させる。これにより、半導体素子８２は基板３０に実
装された状態となる。またこの半導体素子８２の実装時
に、入力側配線７０の間に存在する大きな隙間にダミー
パターン７２を形成することにより、配線パターンの隙
間をパターンで埋めて凹凸を基板上に形成することにな
るので、異方性導電膜による接着性が高まることにな
る。

【００３８】そして、図６に示されるように、基板３０
には、実装領域３９ａにおいて、入力側配線７０または
出力側配線７４のいずれにも接続されていないダミーパ
ターン７３が、入力側配線７０及び出力側配線７４の形
成されていない領域に形成されている。このダミーパタ
ーン７３は、入力側パッド７１及び入力側配線７０と出
力側パッド７４及び出力側配線７４が実装領域３９にお
いて、その長手方向に沿って対向するように配列された
状態が途中で終わり、出力側配線７４が無くなって、出
力側パッド７４の配列を連続させたダミーパッド７７と
入力側パッド７１及び入力側配線７０とが対向するよう
になった箇所において配置される。すなわち、出力側配
線７４の配列が無くなって、半導体素子８２ａの実装時
の半導体素子と基板３０の間の圧力が不均一をなる部分
（出力側配線７４の最外端の配線と実装領域の長手方向
の端部との間の領域）に、ダミーパターン７３は配置さ
れる。このように、ダミーパターン７３は、前述したダ
ミーパターン７２、ダミーパッド７７、入力側配線７０
のパターン、および、出力側配線７４のパターンととも
に、圧着ヘッドによる押圧により半導体素子８２ａと基
板３０の間にかかる押圧力が、実装領域３９ａ内におい
てほぼ一様或いは均等になるような位置に形成され、実
装領域３９ａをパターンでほぼ埋める状態となってい
る。したがって、半導体素子８２ａの実装時に半導体素
子の各バンプ８４，８５が受ける圧力をほぼ均一にする
ことができ、異方性導電膜７８ａを用いて確実かつ高い
信頼性で基板３０と半導体素子８２ａとを電気的に接続
することができる。

【００３９】また、入力側配線７０のパターン、出力側
配線７４のパターン、ダミーパターン７２、および、ダ
ミーパターン７３によって、実装領域３９ａがほぼ均一
に埋められているため、半導体素子８２ａを基板３０の
実装領域３９ａに載置することによって、半導体素子８
２ａの能動面と基板３０の面との間隔を容易にほぼ一定
になるようにに保つ、或いは半導体素子８２ａの能動面
と基板３０の面とを容易にほぼ平行に保つことができ
る。したがって、それらの間の間隔がばらつくことによ
って半導体素子８２ａの各バンプ８４，８５に均一な圧
力が及ばなかったりすることがないため、半導体素子８
２ａを異方性導電膜７８ａによって電気接続の確実性や
信頼性に問題を起こすことなく基板３０上に実装するこ
とができる。また、接着剤である異方性導電膜の形成さ
れる実装領域８９ａ内にパターンが多くなって凹凸が増
えるため、接着性が向上する。

【００４０】なお、ダミーパターン７２，７３、ダミー
パッド７７などは、配線７０，７４およびパッド７１，
７５と共に同一工程で形成されることが好ましく、それ
により、その電極や配線厚さを同じできて、半導体素子
と基板の間隔を均一にし易くなる。これらにパターンは
ＩＴＯ等の透明導電膜で、表示用電極３３と共に形成さ
れることが好ましいが、表示用電極３３に金属膜を用い
る場合は、その金属膜により形成しても構わない。

【００４１】さらに、基板３０では、図５または図６か
ら明らかなように、半導体素子８２のバンプ８５と接続
されるパッド７５が実装領域３９ａの奥深く配置され、
実装領域３９ａの周縁には配置されていない。そして、
パッド７５を介して半導体素子８２に接続される出力側
配線７４が、実装領域３９ａの長手方向に平行な実装領
域の中心線（図５および図６に線Ｓ−Ｓとして示す）の
付近まで伸びている。そのように、入力側配線７０より
本数の多い出力側配線７４が延在して実装領域３９ａの
中心部まで形成されているため、半導体素子８２ａの基
板側の面は数の多い出力側配線７４と対向する面積が増
えることになり、この出力側配線７４により半導体素子
８２ａが支持されるようになってくる。半導体素子８２
ａを基板３０の実装領域３９ａ上に載置するだけで半導
体素子８２ａの能動面と基板３０の面とをほぼ平行な状
態（間隔がほぼ一定な状態）とすることができる。した
がって、それらの間の平行が崩れることによって半導体
素子８２ａの各バンプ８４，８５に均一な圧力が及ばな
かったりすることがないため、半導体素子８２ａを異方
性導電膜７８ａによって電気接続の確実性や信頼性に問
題を起こすことなく基板３０上に実装することができ
る。

【００４２】なお、出力側配線７４を実装領域３９ａの
中心線を超えて延在させ、実装領域３９ａにおける中心
線から基板３０の周縁に近い側にて、パッド７１と７５
を対向させるようにしても構わない。

【００４３】また、このように実装領域３９ａの奥深く
まで出力側配線７４の配線パターンが伸びているため、
出力側配線７４が実装領域３９ａを広く覆うこととな
り、そのパターンによって基板３０上に凹凸が形成され
る。その結果、異方性導電膜７８ａによる半導体素子８
２ａと基板３０との接着性を向上させることができる。

【００４４】２． ＜第２実施形態＞ 第２実施形態は、半導体素子の出力側と表示用領域とを
結ぶ出力側配線の引き回しが第１実施形態とは幾分異な
る。それ以外については、第１実施形態と同様に構成さ
れており、その説明を省略する。また、図面において、
第１実施形態と同様な各部には、第１実施形態と同一の
符号を付す。

【００４５】図７は、本実施形態の基板３０における半
導体素子８２ａの実装領域３９ａの左側端部付近の部分
平面図であり、第１実施形態における図５に対応する。
この図に示すように、第１実施形態と同様に半導体素子
８２ａの出力側のバンプ電極（バンプ）８５に接続され
る接続端子（パッド）７５は、実装領域３９ａの長手方
向にほぼ平行な中心線（図７において線Ｓ−Ｓとして示
す）付近に形成され、各パッド７５は出力側配線１１２
の端部に位置している。しかしながら、本実施形態にお
いては、出力側配線１１２が、半導体素子８２ａの出力
側のバンプ８５に接続されるパッド７５と上下導通端子
７６とを、ほぼ直線的に結んでいる。

【００４６】そのように、入力側配線７０より本数の多
い出力側配線７４が延在して実装領域３９ａの中心部ま
で形成されているため、半導体素子８２ａを基板３０の
実装領域３９ａ上に載置するだけで半導体素子８２ａの
能動面と基板３０の面とをほぼ平行な状態（間隔がほぼ
一定な状態）とすることができる。したがって、それら
の間の平行が崩れることによって半導体素子８２ａの各
バンプ８４，８５に均一な圧力が及ばなかったりするこ
とがないため、半導体素子８２ａを異方性導電膜７８ａ
によって電気接続の確実性や信頼性に問題を起こすこと
なく基板３０上に実装することができる。

【００４７】一般的に、半導体素子と表示用領域とを同
一基板上に備える表示装置においては、半導体素子に接
続される複数の出力側配線が、ほぼ半導体素子の幅から
表示用領域の幅まで扇状（放射状）に広がって表示用領
域に入力される。このような出力側配線は、表示の精細
化にともなって、多数の配線が高密度で設けられるよう
になっている。したがって、表示用領域と出力側配線が
接続される実装領域のパッドとの距離が短すぎると、出
力側配線の線幅を非常に細くする必要が生じ配線抵抗が
大きくなりすぎる。そのため、表示用領域と出力側配線
が接続される実装領域のパッドとの距離は、所定間隔以
上とする必要がある。

【００４８】本実施形態の基板３０においては、前述の
ように、半導体素子８２ａの出力側のバンプ８５に接続
されるパッド７５を、実装領域３９ａの奥深くに形成
し、そのパッド７５と表示用電極に接続される導通端子
７６とを、出力側配線７４によってほぼ直線的に接続し
ているため、前述したように扇状（放射状）に広げるた
めの有効長として実装領域３９ａ内の出力側配線１１２
も機能する。したがって、パッド７５が実装領域の周縁
部に設けられる場合に比べて、実装領域３９ａのパッド
７５と繋がる出力側配線１１２の距離が長くなる。その
結果、表示用領域３２と実装領域３９とを、パッド７５
が実装領域３９の周縁部にある場合に比べて、近接させ
ることが可能となる。それによって、表示装置の額縁領
域すなわち表示領域の周囲の部分を狭くすることが可能
となる。

【００４９】なお、出力側配線１１２を実装領域３９ａ
の中心線を超えて延在させ、実装領域３９ａにおける中
心線から基板３０の周縁に近い側にて、パッド７１と７
５を対向させるようにしても構わない。

【００５０】３． ＜表示装置を備えた電子機器＞ 図８（Ａ）、（Ｂ）、および（Ｃ）は、第１または第２
実施形態の表示装置である液晶表示装置１０を表示部と
して用いた電子機器の例を示す外観図である。図８
（Ａ）は、携帯電話機８８であり、その前面上方に液晶
表示装置１０を備えている。図８（Ｂ）は、腕時計９２
であり、本体の前面中央に液晶表示装置１０を用いた表
示部が設けられている。図８（Ｃ）は、携帯情報機器９
６であり、液晶表示装置１０からなる表示部と入力部９
８とを備えている。これらの電子機器は、液晶表示装置
１０の他に、図示しないが、表示情報出力源、表示情報
処理回路、クロック発生回路などの様々な回路や、それ
らの回路に電力を供給する電源回路などからなる表示信
号生成部を含んで構成される。表示部には、例えば携帯
情報機器９６の場合にあっては入力部９８から入力され
た情報等に基づき表示信号生成部によって生成された表
示信号が供給されることによって表示画像が形成され
る。

【００５１】なお、本実施形態の液晶表示装置１０が組
み込まれる電子機器としては、携帯電話機、腕時計、お
よび携帯情報機器に限らず、ノート型パソコン、電子手
帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニデ
ィスクプレーヤなど様々な電子機器が考えられる。

【００５２】４． ＜変形例＞ ここで、前述した実施形態に適用可能な変形例について
説明する。下記の各変形例においては前述した各実施形
態と異なる点のみ記載して説明する。

【００５３】４．１ 前述した各実施形態においては、
表示パネルとして、パネル自体にスイッチング素子を用
いない単純マトリクス駆動でＴＮ液晶やＳＴＮ液晶を用
いた液晶パネルを示した。しかしながら、液晶パネルと
しては、これに限らず、駆動方式で言えば、スタティッ
ク駆動型の液晶パネル、また、三端子型スイッチング素
子例えばＴＦＴ（Thin Film Transistor）あるいは二端
子型スイッチング素子例えばＴＦＤ（Thin Film Diod
e）を用いたアクティブマトリックス型の液晶パネル、
電気光学材料で言えば、ゲストホスト型、相転移型、強
誘電型、ＢＴＮ（Bistable Twisted Nematic）型など、
種々のタイプの液晶パネルを用いることができる。

【００５４】なお、液晶パネルだけでなく、画素にスイ
ッチング素子を有する各種のアクティブマトリックス型
の表示装置とする場合は、表示用電極３３は画素のスイ
ッチング素子を介して画素電極にデータ信号を供給する
データ線、またはスイッチング素子の導通を制御する走
査信号を供給する走査線となる。

【００５５】４．２ 前述した各実施形態においては、
表示パネルとして、透過型の液晶パネルを用いた液晶表
示装置の例を示した。しかしながら、表示パネルとして
反射型の液晶パネルを用いた表示装置であってもよい。
なお、その場合、バックライトユニットは不要となる。

【００５６】４．３ 表示装置は、表示用領域を備える
基板を用いた表示装置であれば、液晶表示装置に限ら
ず、エレクトロルミネッセンスディスプレイ（ＥＬ）、
プラズマディスプレイ、ＦＥＤ(Field Emission Displa
y)等であってもよい。ＥＬなどの場合には、一枚の基板
上に発光素子とそれに接続される電極が形成されるの
で、表示装置の基板は一枚となる。なお、自発光型の表
示装置を用いる場合は、バックライトユニットは不要と
なる。

【００５７】４．４ 本発明は前述した各実施形態に限
定されるものではなく、本発明の要旨の範囲内または特
許請求の範囲の均等範囲内で各種の変形実施が可能であ
る。

【図面の簡単な説明】

【図１】第１実施形態に係る表示装置の分解斜視図であ
る。

【図２】第１実施形態に係る液晶パネルの斜視図であ
る。

【図３】第１実施形態に係る液晶パネルの部分断面図で
ある。

【図４】第１実施形態に係る液晶パネルの一方の基板を
示す平面図である。

【図５】図４に描いた円Ｑ付近の部分平面図である。

【図６】図４に描いた円Ｒ付近の部分平面図である。

【図７】第２実施形態に係る液晶パネルの一方の基板の
部分平面図である。

【図８】第１または第２実施形態の表示装置を表示部と
して用いた電子機器を示す外観図であり、（Ａ）は携帯
電話機であり、（Ｂ）は腕時計であり、（Ｃ）は携帯情
報機器である。

【符号の説明】 １０ 液晶表示装置（表示装置） １４ 液晶パネル ３０ 基板 ３２ 表示用領域 ３７ 端子領域 ３８ 端子 ３９ 実装領域 ７０ 入力側配線 ７２，７３ ダミーパターン ７４，１１２ 出力側配線 ８２ 半導体素子 ８８ 携帯電話機（電子機器） ９２ 腕時計（電子機器） ９６ 携帯情報機器（電子機器）

Claims (12)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体素子を実装してなる半導
   体素子の実装構造において、 前記基板上には、前記半導体素子の複数の第１電極に接
   続される複数の第１配線と、前記半導体素子の複数の第
   ２電極に接続され、前記第１配線より数が少ない複数の
   第２配線とが形成され、 前記半導体素子を、前記複数の第１配線及び前記複数の
   第２配線の上に平面的に重なるように、前記基板上に接
   着剤を介して搭載してなり、 前記複数の第２配線同士の間隙の少なくとも一部であっ
   て、前記半導体素子と平面的に重なる領域の前記基板上
   にはダミーパターンが形成されてなることを特徴とする
   半導体素子の実装構造。
2. 【請求項２】 基板上に半導体素子を実装してなる半導
   体素子の実装構造において、 前記基板上には、前記半導体素子の複数の第１電極に接
   続される複数の第１配線と、前記半導体素子の複数の第
   ２電極に接続される複数の第２配線とが形成され、 前記半導体素子を、前記複数の第１配線及び前記複数の
   第２配線の上に平面的に重なるように、前記基板上に接
   着剤を介して搭載してなり、 前記基板における前記半導体素子と平面的に重なる領域
   の長手方向に沿って、前記複数の第１配線と前記複数の
   第２配線とが対向するように配列されてなり、 前記領域における前記第１配線が形成されない領域にダ
   ミーパターンが形成されてなることを特徴とする半導体
   素子の実装構造。
3. 【請求項３】 請求項２において、 前記領域の長手方向に並んで配列される複数の第１配線
   のうちの最外側の第１配線と、前記領域の長手方向の端
   部との間の位置に、前記ダミーパターンを形成してなる
   ことを特徴とする半導体素子の実装構造。
4. 【請求項４】 基板上に半導体素子を実装してなる半導
   体素子の実装構造において、 前記基板上には、前記半導体素子の複数の第１電極に接
   続される複数の第１配線と、前記半導体素子の複数の第
   ２電極に接続され、前記第１配線より数が少ない複数の
   第２配線とが形成され、 前記半導体素子を、前記複数の第１配線及び前記複数の
   第２配線の上に平面的に重なるように、前記基板上に接
   着剤を介して搭載してなり、 前記第１配線が、前記半導体素子が搭載される領域の長
   手方向に平行な当該領域の中心線の付近または該中心線
   を越える位置まで延在していることを特徴とする半導体
   素子の実装構造。
5. 【請求項５】 請求項４において、 前記複数の第１配線は、前記実装領域内における配線端
   部から放射状に広がるように延在することを特徴とする
   半導体素子の実装構造。
6. 【請求項６】 請求項１乃至５のいずれかにおいて、 前記半導体素子は表示装置の駆動用ＩＣであることを特
   徴とする半導体素子の実装構造。
7. 【請求項７】 半導体素子を実装した少なくとも１枚の
   基板を備える表示装置であって、 前記基板には、複数の入力側配線と、複数の出力側配線
   と、前記入力側配線および前記出力側配線に接続される
   半導体素子が実装される実装領域とを有し、 前記実装領域内においては、前記入力側配線の間に、前
   記入力側配線には接続されていないダミーパターンが形
   成されていることを特徴とする表示装置。
8. 【請求項８】 半導体素子を実装した少なくとも１枚の
   基板を備える表示装置であって、 前記基板には、複数の入力側配線と、複数の出力側配線
   と、前記出力側配線および前記入力側配線に接続される
   半導体素子が実装される実装領域とを有し、 前記実装領域の長手方向に沿って、前記複数の第入力側
   配線と前記複数の出力側配線とが対向するように配列さ
   れてなり、 前記実装領域内における前記出力側配線が形成されない
   領域にダミーパターンが形成されてなることを特徴とす
   る表示装置。
9. 【請求項９】 半導体素子を実装した少なくとも１枚の
   基板を備える表示装置であって、 前記基板は、複数の入力側配線と、複数の出力側配線
   と、前記出力側配線および前記入力側配線に接続される
   半導体素子が実装される実装領域とを有し、 前記出力側配線が、前記実装領域の長手方向に平行な実
   装領域の中心線の付近または該中心線を越える位置まで
   延在していることを特徴とする表示装置。
10. 【請求項１０】 請求項９において、 前記複数の出力側配線は、前記実装領域内における配線
    端部から放射状に広がるように延在することを特徴とす
    る表示装置。
11. 【請求項１１】 請求項７乃至１０のいずれかにおい
    て、 前記ダミーパターンは、前記半導体素子を接着剤を介し
    て圧着する際の前記半導体素子と前記基板との間の押圧
    力が前記実装領域内においてほぼ一様になるように配置
    されることを特徴とする表示装置。
12. 【請求項１２】 請求項７乃至１１のいずれかに記載の
    表示装置を表示手段として有することを特徴とする電子
    機器。