JP2003172945A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003172945A JP2003172945A JP2001372271A JP2001372271A JP2003172945A JP 2003172945 A JP2003172945 A JP 2003172945A JP 2001372271 A JP2001372271 A JP 2001372271A JP 2001372271 A JP2001372271 A JP 2001372271A JP 2003172945 A JP2003172945 A JP 2003172945A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- wiring
- display area
- dummy
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 狭額縁化設計を実現しようとする場合の、部
分的な配線抵抗の高抵抗化、細った部分の断線による歩
留り低下、信頼性に関してのエレクトロマイグレーショ
ンによる断線等の課題。 【解決手段】 ＩＣの出力端子から出力される配線に加
えて、ダミーの配線５を１本から複数本配置し、ＩＣか
らの配線の線幅の細りを抑制する。
分的な配線抵抗の高抵抗化、細った部分の断線による歩
留り低下、信頼性に関してのエレクトロマイグレーショ
ンによる断線等の課題。 【解決手段】 ＩＣの出力端子から出力される配線に加
えて、ダミーの配線５を１本から複数本配置し、ＩＣか
らの配線の線幅の細りを抑制する。
Description
【０００１】
【発明の属する技術分野】本発明の液晶表示装置は、ド
ライバＩＣまたは表示領域までの配線が、フォトリソグ
ラフィーによって形成される表示装置等に関し、特に配
線パターン形成時のエッチング特性による特異な配線抵
抗差の発生・配線の断線を抑制する構成に関する。
ライバＩＣまたは表示領域までの配線が、フォトリソグ
ラフィーによって形成される表示装置等に関し、特に配
線パターン形成時のエッチング特性による特異な配線抵
抗差の発生・配線の断線を抑制する構成に関する。
【０００２】
【従来の技術】従来の構成を図４にて説明する。図４
は、従来の薄膜トランジスタ（以下ＴＦＴと呼称）によ
って駆動される液晶表示装置の概略配線構成を示す。図
４を用いて従来の配線パターンの作製工程を説明する。
最初に、ガラス基板６上に、アルミニウム、クロム等の
金属を堆積させ、フォトリソグラフィーおよびエッチン
グによって、ゲート配線１を形成する。ゲート配線１
は、行方向に形成し、ゲートＩＣの実装部２まで延在さ
せる。ソース配線７は、ＴＦＴを形成する半導体膜のパ
ターンを形成した後に、チタン、アルミニウム等の導電
体膜を堆積し、フォトリソグラフィーおよびエッチング
によって、ＴＦＴのソース電極、ドレイン電極とともに
ソース配線７を形成する。ソース配線７は、列方向に形
成し、ソースＩＣの実装部８まで延在させる。
は、従来の薄膜トランジスタ（以下ＴＦＴと呼称）によ
って駆動される液晶表示装置の概略配線構成を示す。図
４を用いて従来の配線パターンの作製工程を説明する。
最初に、ガラス基板６上に、アルミニウム、クロム等の
金属を堆積させ、フォトリソグラフィーおよびエッチン
グによって、ゲート配線１を形成する。ゲート配線１
は、行方向に形成し、ゲートＩＣの実装部２まで延在さ
せる。ソース配線７は、ＴＦＴを形成する半導体膜のパ
ターンを形成した後に、チタン、アルミニウム等の導電
体膜を堆積し、フォトリソグラフィーおよびエッチング
によって、ＴＦＴのソース電極、ドレイン電極とともに
ソース配線７を形成する。ソース配線７は、列方向に形
成し、ソースＩＣの実装部８まで延在させる。
【０００３】上記の、ゲート配線１、ソース配線７のパ
ターン形成は、フォトリソグラフィーおよびエッチング
を経て、パターンが完成するが、このエッチング時にお
いて、パターンの疎密の程度により、エッチング特性が
変化するという特徴を持つ。従来の表示装置の設計で
は、配線部は非常に密な状態でパターンが存在し、その
一定距離の周辺には、比較的疎な状態でパターンが存在
するか、静電気によるパターン破壊を低減させるために
全くパターンが存在しないという構成をとる。この場
合、全くパターンが無い領域または急激に細かいパター
ンが形成されることとなり、エッチング時にその境界と
なる部分において、均一なエッチング特性が得られず、
境界面での１本または数本程度の配線に、エッチング量
が多くなりすぎ、線幅寸法に1μｍから２μｍ程度の細
りが発生する。しかしながら、ＩＣまたは表示領域まで
の配線は、従来、配線パターンの作成時におけるエッチ
ングの特性を考慮し、細りによる影響の少ない２０μｍ
以上のピッチで形成されており、細りによる重大な課題
が生じることはなかった。
ターン形成は、フォトリソグラフィーおよびエッチング
を経て、パターンが完成するが、このエッチング時にお
いて、パターンの疎密の程度により、エッチング特性が
変化するという特徴を持つ。従来の表示装置の設計で
は、配線部は非常に密な状態でパターンが存在し、その
一定距離の周辺には、比較的疎な状態でパターンが存在
するか、静電気によるパターン破壊を低減させるために
全くパターンが存在しないという構成をとる。この場
合、全くパターンが無い領域または急激に細かいパター
ンが形成されることとなり、エッチング時にその境界と
なる部分において、均一なエッチング特性が得られず、
境界面での１本または数本程度の配線に、エッチング量
が多くなりすぎ、線幅寸法に1μｍから２μｍ程度の細
りが発生する。しかしながら、ＩＣまたは表示領域まで
の配線は、従来、配線パターンの作成時におけるエッチ
ングの特性を考慮し、細りによる影響の少ない２０μｍ
以上のピッチで形成されており、細りによる重大な課題
が生じることはなかった。
【０００４】
【発明が解決しようとする課題】しかし、狭額縁化設
計、ＩＣ実装面の単一化（又は、３辺フリー化とも呼称
される技術：液晶表示装置の周囲４辺のうち３辺部分の
配置・レイアウト等の自由度を向上させること）等を実
現しようとする場合には、配線ピッチを１６μｍ以下と
する必要性が生じる。その結果、従来と同様に、上記境
界面での１本または数本程度の配線に、線幅の細りが発
生するが、配線ピッチが従来よりも小さいため、従来例
と同様に１μｍまたは２μｍ程度線幅が細った場合は、
部分的な配線抵抗の高抵抗化、細った部分の断線による
歩留り低下、及び信頼性に関してのエレクトロマイグレ
ーションによる断線等の課題が生じる。
計、ＩＣ実装面の単一化（又は、３辺フリー化とも呼称
される技術：液晶表示装置の周囲４辺のうち３辺部分の
配置・レイアウト等の自由度を向上させること）等を実
現しようとする場合には、配線ピッチを１６μｍ以下と
する必要性が生じる。その結果、従来と同様に、上記境
界面での１本または数本程度の配線に、線幅の細りが発
生するが、配線ピッチが従来よりも小さいため、従来例
と同様に１μｍまたは２μｍ程度線幅が細った場合は、
部分的な配線抵抗の高抵抗化、細った部分の断線による
歩留り低下、及び信頼性に関してのエレクトロマイグレ
ーションによる断線等の課題が生じる。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明の液晶表示装置は、基板の一主面上の行方向に
複数のゲート配線と、前記ゲート配線の行方向に対して
略直交方向の列方向に複数のソース配線とを延在し、前
記ゲート配線のうちのゲート信号出力ＩＣの出力端子ま
たは表示領域までの配線領域に、表示領域へ接続するゲ
ートＩＣまたは配線が等ピッチで配置され、かつ、表示
領域の先頭行へ入力される配線よりも外側に、表示領域
へ入力される配線と等ピッチ、又は略等ピッチのダミー
の配線が１本または複数本配置され、また、表示領域の
最終行へ入力される配線よりも外側に、前記同様のダミ
ー配線が１本または複数本程度配置され、さらに、前記
ダミー配線が、いずれの信号線とも接続されておらずフ
ローティングの状態であることを特徴とする。
に本発明の液晶表示装置は、基板の一主面上の行方向に
複数のゲート配線と、前記ゲート配線の行方向に対して
略直交方向の列方向に複数のソース配線とを延在し、前
記ゲート配線のうちのゲート信号出力ＩＣの出力端子ま
たは表示領域までの配線領域に、表示領域へ接続するゲ
ートＩＣまたは配線が等ピッチで配置され、かつ、表示
領域の先頭行へ入力される配線よりも外側に、表示領域
へ入力される配線と等ピッチ、又は略等ピッチのダミー
の配線が１本または複数本配置され、また、表示領域の
最終行へ入力される配線よりも外側に、前記同様のダミ
ー配線が１本または複数本程度配置され、さらに、前記
ダミー配線が、いずれの信号線とも接続されておらずフ
ローティングの状態であることを特徴とする。
【０００６】また、本発明の液晶表示装置は、基板の一
主面上の行方向に複数のゲート配線と、前記ゲート配線
の行方向に対して略直交方向の列方向に複数のソース配
線とを延在し、前記ソース配線のうちのソース信号出力
ＩＣの出力端子または表示領域までの配線領域に、表示
領域へ接続するソースＩＣまたは配線が等ピッチで配置
され、かつ、表示領域の先頭列へ入力される配線よりも
外側に、表示領域へ入力される配線と等ピッチ、又は略
等ピッチのダミーの配線が１本または複数本配置され、
また、表示領域の最終列へ入力される配線よりも外側
に、前記同様のダミー配線が１本または複数本配置さ
れ、さらに、前記ダミー配線が、いずれの信号線とも接
続されておらずフローティングの状態であることを特徴
とする。
主面上の行方向に複数のゲート配線と、前記ゲート配線
の行方向に対して略直交方向の列方向に複数のソース配
線とを延在し、前記ソース配線のうちのソース信号出力
ＩＣの出力端子または表示領域までの配線領域に、表示
領域へ接続するソースＩＣまたは配線が等ピッチで配置
され、かつ、表示領域の先頭列へ入力される配線よりも
外側に、表示領域へ入力される配線と等ピッチ、又は略
等ピッチのダミーの配線が１本または複数本配置され、
また、表示領域の最終列へ入力される配線よりも外側
に、前記同様のダミー配線が１本または複数本配置さ
れ、さらに、前記ダミー配線が、いずれの信号線とも接
続されておらずフローティングの状態であることを特徴
とする。
【０００７】また、本発明の液晶表示装置は、請求項１
記載の液晶表示装置において、さらに、ソース配線が、
ソース信号出力ＩＣの出力端子または表示領域までの配
線領域に、表示領域へ接続するソースＩＣまたはの配線
が等ピッチで配置され、かつ、表示領域の先頭列へ入力
される配線よりも外側に、表示領域へ入力される配線と
等ピッチ、又は略等ピッチのダミーの配線が１本または
複数本配置され、また、表示領域の最終列へ入力される
配線よりも外側に、前記同様のダミー配線が１本または
複数本配置され、さらに、前記ダミー配線が、いずれの
信号線とも接続されておらずフローティングの状態であ
ることを特徴とする。
記載の液晶表示装置において、さらに、ソース配線が、
ソース信号出力ＩＣの出力端子または表示領域までの配
線領域に、表示領域へ接続するソースＩＣまたはの配線
が等ピッチで配置され、かつ、表示領域の先頭列へ入力
される配線よりも外側に、表示領域へ入力される配線と
等ピッチ、又は略等ピッチのダミーの配線が１本または
複数本配置され、また、表示領域の最終列へ入力される
配線よりも外側に、前記同様のダミー配線が１本または
複数本配置され、さらに、前記ダミー配線が、いずれの
信号線とも接続されておらずフローティングの状態であ
ることを特徴とする。
【０００８】また、本発明の液晶表示装置は、上記にお
いて、複数本のダミー配線のうち、一部、又は全部のダ
ミー配線の両端、又は一方端でダミー配線が互いに接続
されていることを特徴とする。
いて、複数本のダミー配線のうち、一部、又は全部のダ
ミー配線の両端、又は一方端でダミー配線が互いに接続
されていることを特徴とする。
【０００９】また、本発明の液晶表示装置は、上記にお
いて、ダミー配線が、フローティングではなく、表示機
能に関する信号が入力されて、前記ダミー配線が信号配
線の一部として接続されていることを特徴とする。
いて、ダミー配線が、フローティングではなく、表示機
能に関する信号が入力されて、前記ダミー配線が信号配
線の一部として接続されていることを特徴とする。
【００１０】また、本発明の液晶表示装置は、上記にお
いて、複数のダミー配線のうち、一部、又は全部のダミ
ー配線の各々が途中で２本以上に分断されていることを
特徴とする。
いて、複数のダミー配線のうち、一部、又は全部のダミ
ー配線の各々が途中で２本以上に分断されていることを
特徴とする。
【００１１】これにより、ゲート配線のエッチング時
に、線幅の細りが発生するが、ダミー配線を配置してい
ることにより、ダミー配線の部分に細りが発生し、実際
に表示装置の駆動に使用する配線の細りが低減され、前
記高抵抗化・断線・マイグレーション等の発生が低減さ
れる。また、ソース側についてもダミー配線を置くこと
で同様の効果が得られる。
に、線幅の細りが発生するが、ダミー配線を配置してい
ることにより、ダミー配線の部分に細りが発生し、実際
に表示装置の駆動に使用する配線の細りが低減され、前
記高抵抗化・断線・マイグレーション等の発生が低減さ
れる。また、ソース側についてもダミー配線を置くこと
で同様の効果が得られる。
【００１２】さらには、配置された複数のダミー配線を
接続することで、配線としての機能を付与することがで
きる。また、配置された複数のダミー配線のそれぞれを
２本以上に分断することにより、製造工程での静電気に
よるパターンの帯電量を分散させることができ、静電気
によるパターンの破壊を抑制することが可能となる。な
お、上記等ピッチとは、隣り合うダミー配線同士の間隔
が全て等しい、又は略等しいことを示す。また、ダミー
配線とは、ゲート配線、及びソース配線がエッチングの
ときに、その配線の幅が細くなったり、断線したりする
不具合を抑制するために付加される配線を指し示す用語
である。また、上記フローティングとは、電気的に接続
された状態でなく、電気的接続がされず、電位等が定ま
りにくい状態を指し示す用語である。なお、ゲート配
線、及びソース配線を主配線と呼称して用語の定義を図
れば、ダミー配線は、補配線、又は副配線と呼称して用
語を定義して説明してもよい。
接続することで、配線としての機能を付与することがで
きる。また、配置された複数のダミー配線のそれぞれを
２本以上に分断することにより、製造工程での静電気に
よるパターンの帯電量を分散させることができ、静電気
によるパターンの破壊を抑制することが可能となる。な
お、上記等ピッチとは、隣り合うダミー配線同士の間隔
が全て等しい、又は略等しいことを示す。また、ダミー
配線とは、ゲート配線、及びソース配線がエッチングの
ときに、その配線の幅が細くなったり、断線したりする
不具合を抑制するために付加される配線を指し示す用語
である。また、上記フローティングとは、電気的に接続
された状態でなく、電気的接続がされず、電位等が定ま
りにくい状態を指し示す用語である。なお、ゲート配
線、及びソース配線を主配線と呼称して用語の定義を図
れば、ダミー配線は、補配線、又は副配線と呼称して用
語を定義して説明してもよい。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１４】（実施の形態１）実施の形態１を、図１・
図４を用いてゲート側を例に挙げて説明する。図４は、
ＴＦＴ表示装置の配線概略図を示し、図１は、本実施の
形態１のゲート側の部分の拡大図を示す（図４のＡ参
照）。図1において、本実施の形態１のＴＦＴ表示装置
は、基板の一主面上の行方向にゲート配線１が延在して
おり、前記ゲート配線１にて、ゲート信号出力ＩＣの出
力端子２または表示領域３までの配線領域４に、表示領
域３へ接続するゲートＩＣまたはの配線１が等ピッチで
配置され、かつ、表示領域３の先頭行へ入力される配線
よりも外側に、表示領域３へ入力される配線１と等ピッ
チあるいはそれに準ずるピッチのダミーの配線５を１本
または数本程度配置する。さらに、前記ダミー配線５
を、いずれの信号線とも接続せずフローティングの状態
にする。
図４を用いてゲート側を例に挙げて説明する。図４は、
ＴＦＴ表示装置の配線概略図を示し、図１は、本実施の
形態１のゲート側の部分の拡大図を示す（図４のＡ参
照）。図1において、本実施の形態１のＴＦＴ表示装置
は、基板の一主面上の行方向にゲート配線１が延在して
おり、前記ゲート配線１にて、ゲート信号出力ＩＣの出
力端子２または表示領域３までの配線領域４に、表示領
域３へ接続するゲートＩＣまたはの配線１が等ピッチで
配置され、かつ、表示領域３の先頭行へ入力される配線
よりも外側に、表示領域３へ入力される配線１と等ピッ
チあるいはそれに準ずるピッチのダミーの配線５を１本
または数本程度配置する。さらに、前記ダミー配線５
を、いずれの信号線とも接続せずフローティングの状態
にする。
【００１５】これにより、ゲート配線のエッチング時
に、線幅の細りが発生するが、ダミー配線５を配置して
いることにより、ダミー配線部５において線幅の細りが
発生し、実際に表示領域３の駆動に使用する配線１の細
りが低減され、前記高抵抗化、細りによる断線、マイグ
レーションによる断線の発生が低減される。また、表示
領域３の最終行へ入力される配線の外側（図４のＢ参
照）へのダミー配線についても、同様の方法により同様
の効果を得られる。さらに、ソース側（図４のＣ・Ｄ参
照）についてもダミー配線を置くことで同様の効果が得
られる。特に、線幅の上限値が８μｍであり、配線ピッ
チの上限値が１６μｍの配線となるような狭額縁の表示
装置においては上記課題を抑制する手段として非常に有
効である。
に、線幅の細りが発生するが、ダミー配線５を配置して
いることにより、ダミー配線部５において線幅の細りが
発生し、実際に表示領域３の駆動に使用する配線１の細
りが低減され、前記高抵抗化、細りによる断線、マイグ
レーションによる断線の発生が低減される。また、表示
領域３の最終行へ入力される配線の外側（図４のＢ参
照）へのダミー配線についても、同様の方法により同様
の効果を得られる。さらに、ソース側（図４のＣ・Ｄ参
照）についてもダミー配線を置くことで同様の効果が得
られる。特に、線幅の上限値が８μｍであり、配線ピッ
チの上限値が１６μｍの配線となるような狭額縁の表示
装置においては上記課題を抑制する手段として非常に有
効である。
【００１６】（実施の形態２）前記、配置された複数の
ダミー配線５を両端あるいはいずれかの部分で接続し
（図２参照）、さらに、何らかの信号を入力することに
よってその信号線として利用でき、また、配線の細りの
保護が可能となる。
ダミー配線５を両端あるいはいずれかの部分で接続し
（図２参照）、さらに、何らかの信号を入力することに
よってその信号線として利用でき、また、配線の細りの
保護が可能となる。
【００１７】（実施の形態３）また、配置された複数の
ダミー配線のそれぞれを２本以上に分断することにより
（図３参照）、製造工程での静電気による帯電を分散す
ることができ、静電気によるパターンの破壊を抑制する
ことが可能となる。
ダミー配線のそれぞれを２本以上に分断することにより
（図３参照）、製造工程での静電気による帯電を分散す
ることができ、静電気によるパターンの破壊を抑制する
ことが可能となる。
【００１８】なお、本発明を、薄膜トランジスタを有す
るアクティブマトリクス型の液晶表示装置に適用しても
有効である。また、本発明の液晶表示装置が、透過型・
反射型・半透過型・微反射型等の液晶表示装置に適用し
ても有効である。さらには、ＯＬＥＤパネルの基板に本
発明を適用しても有効である。
るアクティブマトリクス型の液晶表示装置に適用しても
有効である。また、本発明の液晶表示装置が、透過型・
反射型・半透過型・微反射型等の液晶表示装置に適用し
ても有効である。さらには、ＯＬＥＤパネルの基板に本
発明を適用しても有効である。
【００１９】
【発明の効果】以上の記載から明らかなように本発明に
よれば、ＩＣまたは表示領域への配線部において線幅の
細りを抑えることが可能となり、配線の部分的な高抵抗
化・断線・エレクトロマイグレーション等による断線の
発生による表示不良を抑制する効果がある。特に、線幅
の上限値が８μｍであり、配線ピッチの上限値が１６μ
ｍの配線となるような狭額縁の表示装置においては上記
課題を抑制する手段として非常に有効で、産業的価値が
大きい。
よれば、ＩＣまたは表示領域への配線部において線幅の
細りを抑えることが可能となり、配線の部分的な高抵抗
化・断線・エレクトロマイグレーション等による断線の
発生による表示不良を抑制する効果がある。特に、線幅
の上限値が８μｍであり、配線ピッチの上限値が１６μ
ｍの配線となるような狭額縁の表示装置においては上記
課題を抑制する手段として非常に有効で、産業的価値が
大きい。
【図１】実施の形態１のゲート配線近傍の平面構成図
【図２】実施の形態２のゲート配線近傍の平面構成図
【図３】実施の形態３のゲート配線近傍の平面構成図
【図４】本発明、及び従来例の配線の平面構成図
１ ゲート配線
２ ゲートＩＣの出力端子
３ 表示領域
４ 配線領域
５ ダミー配線
６ 基板
７ ソース配線
８ ソースＩＣの出力端子
フロントページの続き
Ｆターム(参考） 2H092 GA33 GA41 HA12 HA19 JA24
JB32 JB35 JB79 MA17 NA14
NA15 NA28
5C094 AA15 AA32 AA42 AA43 AA48
BA03 BA43 CA19 DA09 DA13
DB01 DB02 EA01 FA01
5G435 AA17 AA18 BB12 CC09 HH12
KK05
Claims (6)
- 【請求項１】 基板の一主面上の行方向に複数のゲート
配線と、前記ゲート配線の行方向に対して略直交方向の
列方向に複数のソース配線とを延在し、前記ゲート配線
のうちのゲート信号出力ＩＣの出力端子または表示領域
までの配線領域に、前記表示領域へ接続するゲートＩＣ
または配線が等ピッチで配置され、かつ、表示領域の先
頭行へ入力される配線よりも外側に、表示領域へ入力さ
れる配線と等ピッチ、又は略等ピッチのダミーの配線が
１本または複数本配置され、また、表示領域の最終行へ
入力される配線よりも外側に、前記同様のダミー配線が
１本または複数本程度配置され、さらに、前記ダミー配
線が、いずれの信号線とも接続されておらずフローティ
ングの状態であることを特徴とする液晶表示装置。 - 【請求項２】 基板の一主面上の行方向に複数のゲート
配線と、前記ゲート配線の行方向に対して略直交方向の
列方向に複数のソース配線とを延在し、前記ソース配線
のうちのソース信号出力ＩＣの出力端子または表示領域
までの配線領域に、表示領域へ接続するソースＩＣまた
は配線が等ピッチで配置され、かつ、表示領域の先頭列
へ入力される配線よりも外側に、表示領域へ入力される
配線と等ピッチ、又は略等ピッチのダミーの配線が１本
または複数本配置され、また、表示領域の最終列へ入力
される配線よりも外側に、前記同様のダミー配線が１本
または複数本配置され、さらに、前記ダミー配線が、い
ずれの信号線とも接続されておらずフローティングの状
態であることを特徴とする液晶表示装置。 - 【請求項３】 請求項１記載の液晶表示装置において、
ソース配線のうちのソース信号出力ＩＣの出力端子また
は表示領域までの配線領域に、表示領域へ接続するソー
スＩＣからの配線が等ピッチで配置され、かつ、表示領
域の先頭列へ入力される配線よりも外側に、表示領域へ
入力される配線と等ピッチ、又は略等ピッチのダミーの
配線が１本または複数本配置され、また、表示領域の最
終列へ入力される配線よりも外側に、前記同様のダミー
配線が１本または複数本配置され、さらに、前記ダミー
配線が、どの信号線とも接続されておらずフローティン
グの状態であることを特徴とする液晶表示装置。 - 【請求項４】 複数本のダミー配線のうち、一部、又は
全部のダミー配線の両端、又は一方端でダミー配線が互
いに接続されていることを特徴とする請求項１または請
求項３のいずれかに記載の液晶表示装置。 - 【請求項５】 ダミー配線が、フローティングではな
く、表示機能に関する信号が入力されて、前記ダミー配
線が信号配線の一部として接続されていることを特徴と
する請求項４記載の液晶表示装置。 - 【請求項６】 複数のダミー配線のうち、一部、又は全
部のダミー配線の各々が途中で２本以上に分断されてい
ることを特徴とする請求項１または請求項３のいずれか
に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372271A JP2003172945A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372271A JP2003172945A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003172945A true JP2003172945A (ja) | 2003-06-20 |
Family
ID=19181193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372271A Pending JP2003172945A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003172945A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049738A (ja) * | 2003-07-31 | 2005-02-24 | Sanyo Electric Co Ltd | 液晶表示パネル |
| JP2005292724A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Display Technologies Corp | 液晶表示装置およびその製造方法 |
| KR101244593B1 (ko) | 2006-05-02 | 2013-03-25 | 엘지디스플레이 주식회사 | 평판표시장치 및 그 제조방법 |
| WO2014129272A1 (ja) * | 2013-02-19 | 2014-08-28 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| US9995978B2 (en) | 2015-04-20 | 2018-06-12 | Japan Display Inc. | Display device |
| CN109061970A (zh) * | 2018-09-03 | 2018-12-21 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板和显示装置 |
| JP2019057690A (ja) * | 2017-09-22 | 2019-04-11 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
| US11526060B2 (en) | 2020-02-03 | 2022-12-13 | Samsung Display Co., Ltd. | Display device |
-
2001
- 2001-12-06 JP JP2001372271A patent/JP2003172945A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049738A (ja) * | 2003-07-31 | 2005-02-24 | Sanyo Electric Co Ltd | 液晶表示パネル |
| JP2005292724A (ja) * | 2004-04-05 | 2005-10-20 | Fujitsu Display Technologies Corp | 液晶表示装置およびその製造方法 |
| KR101244593B1 (ko) | 2006-05-02 | 2013-03-25 | 엘지디스플레이 주식회사 | 평판표시장치 및 그 제조방법 |
| WO2014129272A1 (ja) * | 2013-02-19 | 2014-08-28 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| CN104395821A (zh) * | 2013-02-19 | 2015-03-04 | 堺显示器制品株式会社 | 显示装置 |
| US9792867B2 (en) | 2013-02-19 | 2017-10-17 | Sakai Display Products Corporation | Display apparatus |
| CN104395821B (zh) * | 2013-02-19 | 2017-11-14 | 堺显示器制品株式会社 | 显示装置 |
| US9995978B2 (en) | 2015-04-20 | 2018-06-12 | Japan Display Inc. | Display device |
| JP2019057690A (ja) * | 2017-09-22 | 2019-04-11 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
| CN109061970A (zh) * | 2018-09-03 | 2018-12-21 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板和显示装置 |
| WO2020047964A1 (zh) * | 2018-09-03 | 2020-03-12 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板和显示装置 |
| US11526060B2 (en) | 2020-02-03 | 2022-12-13 | Samsung Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255591B1 (ko) | 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법 | |
| JP4287609B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| JP2002040481A (ja) | 表示装置、その製造方法、及び配線基板 | |
| US8257986B2 (en) | Testing wiring structure and method for forming the same | |
| JP2000330123A (ja) | 液晶表示装置 | |
| JP2003172945A (ja) | 液晶表示装置 | |
| JPS62280890A (ja) | アクテイブマトリツクスアレイ | |
| JP4109864B2 (ja) | マトリクスアレイ基板及びその製造方法 | |
| JP2000002886A (ja) | 液晶表示装置の製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JP2001320059A (ja) | 薄膜トランジスタ液晶表示装置とその製造方法 | |
| KR100489714B1 (ko) | 액정장치제조방법,액정패널,및액티브매트릭스표시장치제조방법 | |
| JP4095990B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| JPH06289423A (ja) | 液晶表示装置 | |
| JP3300336B2 (ja) | 液晶表示装置 | |
| KR20000020855A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
| JP2005303220A (ja) | Ｔｆｔアレイ基板 | |
| JP3998681B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP4801835B2 (ja) | 表示装置用電極基板 | |
| CN114545697B (zh) | 像素阵列基板 |