JP4109864B2 - マトリクスアレイ基板及びその製造方法 - Google Patents
マトリクスアレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4109864B2 JP4109864B2 JP2001395453A JP2001395453A JP4109864B2 JP 4109864 B2 JP4109864 B2 JP 4109864B2 JP 2001395453 A JP2001395453 A JP 2001395453A JP 2001395453 A JP2001395453 A JP 2001395453A JP 4109864 B2 JP4109864 B2 JP 4109864B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- array substrate
- matrix array
- wirings
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に代表される平面表示装置等に用いられるマトリクスアレイ基板に関する。特には、周縁部に、駆動ICチップと、フレキシブル配線基板の端子部とを搭載するための接続パッド及び接続配線を有するマトリクスアレイ基板に関する。
【0002】
【従来の技術】
近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはTV等の表示装置として、更に投射型の表示装置として各種分野で利用されている。
【0003】
中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。
【0004】
以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。
【0005】
一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板(以下アレイ基板と呼ぶ)と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。
【0006】
アレイ基板においては、ガラス等の透明絶縁基板上に、上層の金属配線パターンとして例えば複数本の信号線と、下層の金属配線パターンとして例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にITO(Indium-Tin-Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ(以下、TFTと略称する。)である場合には、TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
【0007】
対向基板は、ガラス等の透明絶縁基板上にITO等から成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
【0008】
周縁部では、例えば、その一長辺側及び一短辺側において、アレイ基板が対向基板から突き出して、外部からの駆動信号の入力を行うための棚状領域をなしている。これら棚状領域には、信号線や走査線に駆動信号等を入力するための接続パッドが配列される。
【0009】
周縁部に駆動ICチップを配置し上記接続パッドに入力を行う方式としては、駆動ICチップを搭載した、テープキャリアパッケージ(TCP)と呼ばれる矩形状のフレキシブル配線を棚状領域に実装するOLB(Outer Lead Bonding)方式、及び、駆動ICチップを棚状領域に直接実装するCOG(Chip On Glass)方式がある。このような実装にあたり、ACF(異方性導電膜)等の導電接続材を介して、TCP先端の端子面、または駆動ICチップの下面の端子形成面が、棚状領域に搭載されるとともに、この棚状領域上の接続パッド群と電気的に接続されるのが一般的である。すなわち、フェースダウン実装が行われる。
【0010】
以下、COG方式を例にとり、平面表示装置の周縁部の構成について説明する(例えば、特開平6−75240,特開平10−206877)。
【0011】
平面表示装置の一長辺(X端辺)側の棚状領域には、信号線に画像信号(データ信号)を入力するための複数の信号線駆動用(X側)の駆動ICチップが実装され、一短辺(Y端辺)側の棚状領域には、各走査線にTFTの駆動ゲート電圧等を逐次供給するための複数または一つの走査線駆動用(Y側)の駆動ICチップが実装される。
【0012】
これらX側及びY側の各駆動ICチップへの信号等の入力には、例えば、X端辺に沿って配される一つの長尺帯状のフレキシブル配線基板(以降、FPCと略称する。)を用い、棚状領域に予め形成されたFPC−IC間接続用のパターン配線を介して、該FPCから各駆動ICチップへの入力を行う。
【0013】
【発明が解決しようとする課題】
この長尺帯状のFPCからY側駆動ICチップへの入力を行うためのY側のFPC−IC間接続用のパターン配線は、比較的長さが長いこともあり、なるべく幅広に形成されて並列するのが好ましい。特には、このように並列されるパターン配線が全体に屈曲または湾曲する場合や、斜めに配される場合には、そのような部分での電気抵抗をなるべく低くすべく、幅広部とするのが好ましい。FPC−IC間接続用以外のパターン配線についても同様である。
【0014】
このようなパターン配線の作成は、堆積またはコーティングにより金属膜の成膜、及びエッチングによるパターニングによって行われる。特には、サイドエッチングや排水処理の問題から、近年ドライエッチングを用いるのが主流となっている。
【0015】
ところが、ドライエッチングを用いる金属膜のパターニングにより互いに近接して並列されるパターン配線を作成する場合、配線間の領域に金属層の残留が見られることがあった。特には、幅広の配線や幅広部の間の領域に、このようなエッチング残渣(さ)が生じ、この残留金属層に起因して配線間の短絡を生じることがあった。
【0016】
そこで、このような配線間の短絡を防止するために、配線間の間隔を充分に大きくとることが考えられる。しかし、このような方策であると、配線を並列して配置するための面積を大きくするか、または配線幅を小さくする必要があった。配線のための面積を大きくとると、アレイ基板や平面表示装置の外形寸法が大きくなってしまうのであり、また、配線幅を小さくとると電気抵抗が増大し走査線印加電圧の波形がなまる等の弊害を生じることがある。
【0017】
本発明は、上記問題点に鑑みなされたものであり、平面表示装置用アレイ基板及びその製造方法において、ドライエッチング等により形成されるパターン配線が互いに近接して並列される場合に、配線間の領域の金属層の残留に起因する配線間短絡を防止することのできるアレイ基板等を提供するものである。
【0018】
【課題を解決するための手段】
本発明のアレイ基板は、絶縁基板上に、略平行に配列される複数の走査線と、これら走査線に絶縁膜を介して略直交する複数の信号線と、これら走査線及び信号線の交差部近傍に配置されるスイッチング素子と、各スイッチング素子にそれぞれ電気的に接続されてマトリクス状に配列される画素電極と、これら画素電極の配列領域より外の周縁部にあって前記走査線または信号線に信号入力や給電を行うための接続配線とを備えるマトリクスアレイ基板において、複数の配線が互いに近接して並列する個所に、該配線の他の部分よりも幅の広い幅広部、または、他のいずれかの配線より幅の広い幅広配線が含まれ、前記幅広部または前記幅広配線中に、配線方向に延びるスリットが設けられたことを特徴とする。
【0019】
上記構成により、ドライエッチングによりパターン配線を製造する際に、近接して配される配線間に、エッチング残渣に起因する短絡が生じるのを防止することができる。
【0020】
【発明の実施の形態】
実施例の平面表示装置及びそのマトリクスアレイ基板10について、図1〜2を用いて説明する。図1は、平面表示装置の要部(隅部)の構成を模式的に示す平面図であり、図2は、平面表示装置の全体を模式的に示す斜視図である。
【0021】
実施例の平面表示装置は、COG方式のアクティブマトリクス型液晶表示装置であり、画像表示領域2の対角寸法が7インチである。
【0022】
矩形状のアレイ基板10と、これより縦横の寸法の少し小さい対向基板20とが、対向基板20の四周端縁に沿って配されたシール材6により貼り合わされており、この内側の空隙に液晶材料が封止されて表示パネル本体をなしている。
【0023】
図2に示すように、アレイ基板10の一長辺10aが対向基板20の端縁から突き出してなる長辺側(X側)の棚状領域10Xでは、アレイ基板10の一長辺10aに沿って複数のX側駆動ICチップ3が、ACFを介してフェースダウン方式により実装されている。図示の例では3個のX側駆動ICチップ3が、アレイ基板の長辺10aに沿った向きに配されて、略等間隔に配列されている。
【0024】
また、画像表示領域2の信号線15から引き出された信号線引き出し配線17が、各X側駆動ICチップ3の基板内側の長辺3c及び両短辺3b,3dの個所へと延びている。図には示さないが、信号線引き出し配線17の先端の信号線パッドが、X側駆動ICチップ3の下面の各出力バンプにそれぞれ電気的に接続される。
【0025】
X側の棚状領域10Xでは、X側駆動ICチップ3の配列個所より基板外側に、一つの長尺帯状のFPC(フレキシブル配線基板)4が、ACF等により接続されて搭載されている。FPC4におけるY側の端縁4b(図の左端)は、図示の例で、対向基板20のY側の短辺20を延ばした線のあたりにある。すなわち、FPC4は、アレイ基板10における長辺側及び短辺側の棚状領域10X,10Yが合わさる隅部10eの直前まで延びている。
【0026】
アレイ基板10上には、FPC4の搭載領域からX側駆動ICチップ3の搭載領域へと延びるX側FPC−IC配線12が金属薄膜からなるパターニング配線として形成されている。図示の例で、X側FPC−IC配線12は、X側駆動ICチップ3の基板外側の長辺3aへと、これに略垂直に延びている。そして、図には示さないが、X側FPC−IC配線12の基板内側の先端にそれぞれ形成された接続パッドが、X側駆動ICチップ3の下面にある各入力バンプにそれぞれACFを介して接続されている。なお、同様に、X側FPC−IC配線12の基板外側の先端にそれぞれ形成された接続パッドが、FPC4のX側端子部42の下面に形成された接続端子にACFを介して接続されている。
【0027】
一方、アレイ基板10の一短辺10bが対向基板20の端縁から突き出してなる短辺側(Y側)の棚状領域10Yでは、該一短辺10bに沿った向きに、X側駆動ICチップ3よりも長さ寸法の大きいY側駆動ICチップ5が搭載されている。
【0028】
各走査線16から引き出された走査線引き出し配線18は、信号線引き出し配線17とほぼ同様に、Y側駆動ICチップ5の基板内側長辺5dの個所へと延びており、この先端の接続パッドは、Y側駆動ICチップ5の下面に配列された出力バンプにACFを介して電気的に接続される。
【0029】
FPC4のY側端4bの個所(図における左端部)にはY側ICチップ5に向かっての出力を行うためのY側端子部41が形成されている。アレイ基板10上にあってFPC4の搭載領域からY側駆動ICチップ5の搭載領域へと延びるY側FPC−IC配線11は、Y側端子部41の下方にあるFPC側の接続パッド13から、棚状領域の隅部10eを経て、Y側駆動ICチップ5の一短辺5aの個所にあるIC側の接続パッド14へと略L字状に延びている。
【0030】
図1に示すように、Y側FPC−IC配線11は、棚状領域の隅部10eにて、略90度向きを変えるように、屈曲ないしは湾曲している。詳しくは、Y側FPC−IC配線11が、アレイ基板10の長辺10aに沿って延びる短い第1の直線部分11と、これから約45度傾いて延びる第2の直線部分11eと、アレイ基板10の短辺10bに沿って延びる比較的長い第3の直線部分11bとからなる。第1の直線部分10aについての配線間隔は比較的大きいが、第2及び第3の直線部分10e,10bについての配線間隔は、いずれも小さく、同程度である。
【0031】
図1中に示すように、第2の直線部分11eは、他の直線部分11a及び11bよりもかなり幅広に形成されている。これは、棚状領域10e及び10b中のスペースを有効に利用して、なるべく配線の電気抵抗を低減するためである。
【0032】
また、図中に示すように、幅広の第2直線部分11eは、この直線部分11eに沿って延びるスリット7により複数に分割されている。スリット7により分割されてなる各分割線71の幅は、第3の直線部分11bの幅と同程度またはそれ以下に設定される。
【0033】
このようなスリット7を適宜設けることにより、配線間の領域における金属層のエッチング残渣の生成をほぼ完全に防止することが可能である。これは、スリット4の存在により、金属配線を形成するドライエッチング工程においてローディング効果を充分に抑えることができたためであると考えられる。ここで、ローディング効果とは、エッチング速度がエッチングにおけるエッチング対象部分の面積に依存する性質であり、ドライエッチング等のエッチングにおいて問題となっていた。
【0034】
スリット7を適宜設けるという本発明の方式であると、配線の幅を大きく保ったままで配線間の間隔を増大する場合に比べて、限られたスペースにおけるパターン配線の全体の幅(すなわち分割線の合計幅)を大きくすることができる。そのため、配線間の短絡を防止しつつ、パターン配線のための領域及び面積を最大限有効に利用して、配線抵抗を低減することができる。
【0035】
寸法構成についての一具体例において、第2の直線部分11e及び第3の直線部分11bについての配線間の間隔は40〜60μmであり、スリット7の幅が10〜30μmであって、各分割線71の幅は、40〜60μmである。
【0036】
より一般的には、例えば、互いに近接して並列される配線間の間隔を40〜60μmの所定値、例えば50μmに設定した場合に、配線の幅が80〜120μmの所定値、例えば100μmを越えるときには、この幅広の配線中に、5〜30μmの所定値、例えば20μm幅のスリットを適宜設けることで、分割線71の幅が、40〜60μmとなるようにするという設計ルールを採用することができる。ここで、100μmの配線に20μm幅のスリット7を設けるという場合、40μmの分割線71が2つ形成されるような具合に行うことをいうものとする。
【0037】
エッチング残渣の生成は、配線幅と配線間の間隔のみならず、ドライエッチングの条件にも依存するので、上記のような範囲を中心として、設計ルールを適宜設定することができる。しかし、近接して並列される配線間の間隔は、エッチング残渣以外の原因による短絡等を考慮して上記数値範囲を中心として設定されることが多く、この場合、スリット7を配置するのが適当となる配線幅は、上記数値範囲を中心とした値となるのが一般的である。
【0038】
また、スリット7の幅は、エッチング残渣防止の充分な効果を得る上で5μm以上とするのが好ましく、より好ましくは10μm以上、さらに好ましくは15μm以上である。スリット7の幅を大きくしすぎると配線抵抗が大きくなりすぎるので、スリット7の幅は、30μm以下とするのが好ましく、より好ましくは25μm以下である。
【0039】
次に、実施例のアレイ基板に係る製造工程の一例について説明する。
【0040】
(1) 第1のパターニング
ガラス基板上に、スパッタ法により、モリブデン−タングステン合金膜(MoW膜)を250nm堆積させる。そして、第1のマスクパターンを用いてレジストパターンを作成した後、反応性ガス種を用いるケミカルドライエッチングを行う。例えば、弗素系ガスを用いる誘導結合プラズマエッチングを行う。
【0041】
このようなパターニングにより、756本の走査線16と、アレイ基板10の短辺10b側に引き出された、引き出し線18及びその先端のパッド部とを作成する。一方、アレイ基板10の長辺10a側には、信号線パッドを形成する。
【0042】
同時に、Y側FPC−IC配線11及びこの両端の接続パッドと、X側FPC−IC配線12及びこの両端の接続パッド13,14とを作成する。
【0043】
(2) 第2のパターニング
プラズマCVD法により、350nm厚の酸化シリコン膜及び50nm厚の窒化シリコン膜をこの順で堆積させてゲート絶縁膜15を形成し、さらに、TFT7の半導体活性層をなすための、50nm厚のアモルファスシリコン(a-Si:H)からなる半導体被膜、及び200nm厚の窒化シリコン膜を、連続して堆積させる。
【0044】
この後、窒化シリコン膜をパターニングしてTFTのチャネル部に対応する個所にチャネル保護膜を形成する。
【0045】
(3) 第3のパターニング
プラズマCVD法により50nm厚のリンドープアモルファスシリコン(n+a-Si:H)からなる低抵抗半導体被膜を堆積する。そして、良好なオーミックコンタクトが得られるようにフッ酸で処理した後、スパッタリングにより、350nmのアルミニウム(Al)層を堆積させる。このようにして得られた金属膜及び半導体層について、第3のマスクパターンを用いて露光、現像して得られるレジストパターンの下で一括してパターニングを行なう。
【0046】
このようにして、信号線15と、アレイ基板10の長辺10a側に引き出された、引き出し配線17及びその先端のパッド部コンタクト用幅広部とが形成される。また、画素領域では各画素ドットに対応して、信号線15の延在部から成るドレイン電極、及びソース電極を形成して、TFT81を完成させる。
【0047】
(4) 第4のパターニング(図5)
200nm厚の窒化シリコンから成る層間絶縁膜を堆積した後、Y側FPC−IC配線の両端の接続パッド13,14その他のパッド部を露出させるコンタクトホールと、ソース−画素電極間コンタクトホールとを同時に作成する。また、信号線引き出し配線17と、信号線パッドとを電気的に接続させるためのコンタクトホールも同時に形成する。
【0048】
(5) 第5のパターニング(図5)
透明導電層として、40nm厚のITOを堆積した後、パターニングにより、画素電極82を作成するとともに、Y側FPC−IC配線の両端の接続パッド13,14その他のパッド部の個所を覆うパッド部ITO膜を作成する。
【0049】
一方、対向基板20は以下のように作成される。ガラス基板上に、まず、金属遮光層が、クロム(Cr)等の金属層の堆積後、パターニングにより形成される。そして、レッド(R)、ブルー(B)及びグリーン(G)の各色の着色層についての成膜及びパターニングを繰り返すことにより、画素ドットごとに所定の色を割り当てたカラーフィルタを作成する。次いで、ITO等の透明導電材料からなる対向電極層を、シール材6内側に対応する領域に形成する。
【0050】
これらアレイ基板10及び対向基板20から表示パネル本体を組み立てた後、アレイ基板10の棚状領域10X,10Yの所定個所にCOG用ACFテープ及びFPC用ACFテープを貼り付け、各駆動ICチップ3,5及びFPC4を位置合わせしてから圧着する。
【0051】
図3には、比較例のアレイ基板の要部について示す。比較例においては、上記実施例と同様の構成において、Y側FPC−IC配線11’の幅広部、すなわち第2直線部11eに、スリットが設けられていない。この第2直線部11eの線幅は、例えば120〜200μmである。
【0052】
比較例のアレイ基板を作成した場合、FPC−IC配線等を作成するドライエッチング工程の後に、幅広の第2直線部11e同士の間隙にはエッチング残渣が残ることがあり、配線間短絡のおそれがあると考えられた。
【0053】
上記実施例においては、Y側FPC−IC配線の一部に幅広部が設けられ、互いに近接して並列される幅広部中にスリットが設けられるとして説明したが、各配線が全長にわたって幅広に形成されて、スリットが全長にわたって設けられるのであっても良い。また、配線幅が一定の幅広配線における配線間の間隔が詰まった個所にのみ設けるのであっても良い。
【0054】
上記実施例においては、Y側FPC−IC配線を例にとり説明したが、同様に幅広部または幅広の配線が並列される個所に、同様のスリットを設けることができる。例えば、アレイ基板側の接続パッドから対向電極の側へと給電を行うための給電配線やアレイ基板上の補助容量(Cs)線の束ね配線から引き出された配線等が並列された個所に配線中のスリットを設けることができる。さらには、駆動ICチップ3,5から信号線または走査線に接続するための引き出し配線について、特には、いわゆる斜め配線について、幅広に形成する場合に、スリットを設けることができる。
【0055】
なお、上記実施例においては、幅広部または幅広配線の近接並列個所の全長にわたって延びるスリットを設けたが、場合によっては、断続するものであっても良い。例えば、ミシン目状のスリットとすることも可能である。
【0056】
【発明の効果】
ドライエッチングによりパターン配線を製造する際に、近接して配される配線間に、エッチング残渣に起因する短絡が生じるのを防止することができる。
【図面の簡単な説明】
【図1】実施例の平面表示装置の要部(隅部)を模式的に示す平面図である。
【図2】実施例の平面表示装置の全体を模式的に示す斜視図である。
【図3】比較例の平面表示装置の要部(隅部)を模式的に示す、図1に対応する平面図である。
【符号の説明】
10 アレイ基板
10e 棚状領域の隅部
10X X側(長辺側)棚状領域
10Y Y側(短辺側)棚状領域
11 Y側FPC−IC配線
11e 近接して並列される幅広の第2直線部
12 X側FPC−IC配線
13,14 接続パッド
15 信号線
16 走査線
17,18 引き出し配線
20 対向基板
3 X側駆動ICチップ
4 FPC
41 Y側端子部
5 Y側駆動ICチップ
6 シール材
7 スリット
71 分割線
Claims (5)
- 絶縁基板上に、略平行に配列される複数の走査線と、これら走査線に絶縁膜を介して略直交する複数の信号線と、これら走査線及び信号線の交差部近傍に配置されるスイッチング素子と、各スイッチング素子にそれぞれ電気的に接続されてマトリクス状に配列される画素電極と、これら画素電極の配列領域より外の周縁部にあって前記走査線または信号線に信号入力や給電を行うための接続配線とを備えるマトリクスアレイ基板において、
複数の配線パターンが互いに近接して並列する個所には、該配線パターンに幅広部が含まれ、該幅広部は、これに連続するいずれの配線部分よりも幅が広く、前記幅広部中には、その全長にわたって配線方向に延びるスリットが設けられ、これにより、前記幅広部が、複数の分割線に分割されていることを特徴とするマトリクスアレイ基板。 - 前記幅広部の幅が80μm以上であって、この個所での配線間の間隔が60μm以下であり、前記スリットの幅が5μm以上であることを特徴とする請求項1に記載のマトリクスアレイ基板。
- 前記周縁部には、導電接続材を介して駆動ICチップを搭載するためのIC搭載領域と、前記各駆動ICチップに入力を行うフレキシブル配線基板の端子部を、導電接続材を介して搭載するためのフレキシブル配線端子接続領域と、前記駆動IC及び前記フレキシブル配線基板が搭載された際に、前記フレキシブル配線基板の端子部から、前記駆動ICチップへの接続を実現するためのIC入力用配線とが備えられ、前記スリットが、前記IC入力用配線が並列された個所における前記幅広部または幅広配線に設けられることを特徴とする請求項1または2に記載のマトリクスアレイ基板。
- 互いに近接して並列する複数の配線が、該基板の一の辺に沿った方向から、隣り合う他の辺に沿った方向へと向きを変えるように湾曲または屈曲して延びる個所に、前記幅広部及び前記スリットが設けられることを特徴とする請求項1〜3のいずれかに記載のマトリクスアレイ基板。
- 金属膜の堆積、及びこのドライエッチングによるパターニングでもって、複数の配線または配線部分が互いに近接して並列する個所を含む配線パターンを形成する工程を備えるマトリクスアレイ基板の製造方法において、前記近接して並列する個所における、少なくとも一の配線または配線部分について、隣り合う配線パターンとの間隔が40〜60μmの範囲の所定値以下であって、配線幅が80〜120μmの範囲の所定値以上である場合、該配線または配線部分の全長にわたって、配線方向に延びるスリットを設け、これにより、前記所定値以上の幅の配線または配線部分を、複数の分割線に分割することを特徴するアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001395453A JP4109864B2 (ja) | 2001-12-26 | 2001-12-26 | マトリクスアレイ基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001395453A JP4109864B2 (ja) | 2001-12-26 | 2001-12-26 | マトリクスアレイ基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003195785A JP2003195785A (ja) | 2003-07-09 |
JP4109864B2 true JP4109864B2 (ja) | 2008-07-02 |
Family
ID=27601835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001395453A Expired - Lifetime JP4109864B2 (ja) | 2001-12-26 | 2001-12-26 | マトリクスアレイ基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4109864B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7531752B2 (en) | 2003-07-24 | 2009-05-12 | Nec Corporation | Flexible substrate and electronic device |
KR100570977B1 (ko) | 2003-10-14 | 2006-04-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
JP2005164733A (ja) * | 2003-11-28 | 2005-06-23 | Optrex Corp | 液晶表示パネル |
JP4583848B2 (ja) * | 2004-09-07 | 2010-11-17 | 富士フイルム株式会社 | マトリクスアレイ基板の製造方法、マトリクスアレイ基板、液晶表示装置、pdp用データー電極の製造方法、pdp用データー電極、及びpdp |
US7710739B2 (en) | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
JP4305667B2 (ja) | 2005-11-07 | 2009-07-29 | セイコーエプソン株式会社 | 半導体装置 |
KR101404542B1 (ko) * | 2006-05-25 | 2014-06-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP6562715B2 (ja) * | 2015-05-27 | 2019-08-21 | キヤノン株式会社 | 配線基板および液体吐出ヘッド |
JP6984389B2 (ja) * | 2017-12-20 | 2021-12-17 | セイコーエプソン株式会社 | 液体噴射ヘッド、液体噴射装置および配線基板 |
JP7310133B2 (ja) * | 2018-12-26 | 2023-07-19 | セイコーエプソン株式会社 | 液体噴射ユニット |
CN109817680B (zh) * | 2019-01-31 | 2021-03-16 | 武汉华星光电半导体显示技术有限公司 | 柔性基板以及显示面板 |
JP7101213B2 (ja) * | 2020-08-06 | 2022-07-14 | グンゼ株式会社 | 静電容量式タッチパネル |
-
2001
- 2001-12-26 JP JP2001395453A patent/JP4109864B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003195785A (ja) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210175465A1 (en) | Flexible display substrate, display panel, display device, and manufacturing method | |
KR101182521B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US7088323B2 (en) | Liquid crystal display device and method for fabricating the same | |
JP3643640B2 (ja) | 表示装置及びこれに使用されるicチップ | |
US7855767B2 (en) | Transflective liquid crystal display | |
JP5602575B2 (ja) | 表示基板、それの製造方法、及びそれを有する表示装置 | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR100475552B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2000019556A (ja) | 液晶表示装置 | |
EP4095595B1 (en) | Array substrate and display device | |
JP4109864B2 (ja) | マトリクスアレイ基板及びその製造方法 | |
US6646694B2 (en) | Method of repairing LCD data lines | |
KR20200033662A (ko) | 표시 장치 및 이의 제조 방법 | |
US20130234331A1 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
CN100485470C (zh) | 液晶显示器及其制造方法 | |
US20020118332A1 (en) | Liquid crystal display device | |
JP2004177788A (ja) | 液晶表示装置 | |
KR20110074378A (ko) | 액정표시장치 | |
CN107367862A (zh) | 一种具有超窄下边框的液晶显示面板及其制造方法 | |
JP3484307B2 (ja) | 液晶表示装置 | |
JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
JP2004118089A (ja) | 液晶表示装置 | |
US20070063280A1 (en) | Thin film transistor array substrate | |
JPH11327465A (ja) | 表示装置用アレイ基板 | |
WO2024040574A1 (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070420 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4109864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |