JP4287609B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4287609B2 JP4287609B2 JP2001389623A JP2001389623A JP4287609B2 JP 4287609 B2 JP4287609 B2 JP 4287609B2 JP 2001389623 A JP2001389623 A JP 2001389623A JP 2001389623 A JP2001389623 A JP 2001389623A JP 4287609 B2 JP4287609 B2 JP 4287609B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- liquid crystal
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に関するもので、特に、ゲートラインとデータラインの相互接続線の配線長さの差による画像不良を、積層構造方式のキャパシターで補償した液晶表示装置及び製造方法に関する。
【0002】
【従来の技術】
一般に、液晶表示装置のモジュールはドライブICの実装方式によってCOG(Chip On Glass)実装方式とTAB実装方式に分けられる。
【0003】
前記COG実装方式は、LCDパネルのゲート領域及びデータ領域に直接ドライブICを実装してLCDパネルに電気的信号を伝達する方式で、一般的に、異方性導電フィルムを用いてドライブICをLCDパネルに接着する。
前記TAB実装方式では、ドライブICが搭載されたTCP(Tape Carrier Package)をLCDパネルとPCBに接続する。TCPとLCDパネルとの接続工程では、グラスと金属の材質上の特殊性と、約0.2mm以下のピッチに対応する高精細を考慮して鉛の代わりに異方性導電フィルムを用いて接続しており、TCPとPCBの接続工程では鉛を用いて接続している。しかしながら、後者の場合にも、これからの微細ピッチの傾向によって異方性導電フィルムの使用が予想されている。
【0004】
以下、図面を参照して従来の液晶表示装置を説明する。
図1はTAB実装方式を用いた従来のTFT−LCDモジュールの概略的な構造である。
図1に示すように、液晶表示装置は、ピクセル領域を定義するために複数のゲートライン及びデータラインが相互に交差配置され、各ゲートライン及びデータラインが交差される部分に薄膜トランジスタが形成された第1基板11とカラーフィルター及び共通電極が形成された第2基板12との間に液晶13が注入され、前記第1基板11、第2基板12の外側には各々偏光板14が取り付けられ、液晶パネルが形成される。
また、前記第1基板11のゲートライン及びデータラインに信号を印加するために、前記第1基板11の各ラインにゲート又はデータドライブIC17が搭載されたTCP16が異方性導電フィルムのACF15によって連結される。ここで、未説明符号はPCB18である。
【0005】
前記TCPのドライブICとTFT−LCDパネルが連結された相互接続線部分を具体的に説明すると次のとおりである。
図2は従来のデータドライブICとTFT−LCDデータラインが連結される相互接続線部を示したものであり、図3は従来の相互接続線部の詳細構成図である。
一般的に、パネル内の各データラインの間隔よりもデータドライブICが連結されるTABパッドの間隔は更に狭く形成される。
従って、前記の相互接続線部は、一定間隔を隔てて一方向に配列された前記データドライブICと連結される直線部20と、前記直線部20と各データライン22を連結するための屈曲部21とを含む。
【0006】
しかしながら、このような従来の液晶表示装置では、各データラインの間隔よりもデータドライブICが連結されるTABパッドの間隔が更に狭く形成されるのでドライブICの中心部と外側部の間に形成される相互接続線の間には配線長さの差が発生することになる。
このように、相互接続線などの配線長さの差によって、各相互接続線の抵抗及び前記相互接続線と上部基板に形成された共通電極間に形成されるキャパシタンス(静電容量)差が発生することになり、これによって画質のばらつきが発生する。
【0007】
【発明が解決しようとする課題】
本発明は、上記のような従来技術の問題点を解決するためのもので、相互接続線の配線長さの差による静電容量の差を補償できる液晶表示装置及びその製造方法を提供することが目的である。
【0008】
【課題を解決するための手段】
上記目的を達成するための本発明による液晶表示装置は、ドライブICからの信号を液晶表示パネルに印加するための相互接続線部を備えた液晶表示装置であって、基板と、前記相互接続線部の基板上の中央ライン部分が外側周辺ライン部分より更に広い面積を有する複数の相互接続引入線と、からなることを特徴とする。
【0009】
ここで、前記各相互接続線は前記ドライブICが連結される第1直線部と、液晶パネルのゲートライン又はデータラインに連結される第2直線部と、前記第1直線部と第2直線部の間を連結する屈曲部とからなり、前記各相互接続線は前記第1直線部と第2直線部に当たる部位にだけ厚く形成されることが望ましい。
【0010】
また、前記目的を達成するための本発明による液晶表示装置は、ドライブICからの信号を液晶表示パネルに印加するための複数の相互接続線と、前記各相互接続線の間で各相互接続線に連結される複数の補助導電性パターンとからなることを特徴とする。
ここで、前記補助導電性パターンはゲートライン又はデータラインと同一物質からなることが望ましい。
また、前記補助導電性パターンは中央部分の相互接続線に連結されたものが外側周辺部分の相互接続線に連結されたものより相対的に大きく形成されることが望ましい。
【0011】
また、前記目的を達成するための本発明による液晶表示装置は、ドライブICからの信号を液晶表示パネルに印加するための相互接続線部を備えた液晶表示装置であって、基板と、前記相互接続線部の基板上に、中央ライン部分が外側周辺ライン部分より更に広い面積を有するように形成される導電層と、前記導電層を含む基板全面に形成される絶縁膜と、前記絶縁膜上に前記導電層とオーバーラップするように一方向に配列される複数の相互接続線とからなることを特徴とする。
ここで、前記複数の相互接続線と前記導電層の間には各々キャパシターが形成され、外側周辺部から中央部分に行くほど前記各相互接続線と前記導電層の間のキャパシタンスが増加されることが望ましい。
【0012】
なお、前記導電層には静電気防止電圧が印加されることが望ましく、また、前記導電層には共通電圧が印加されることが望ましく、前記導電層は不純物ドーピングされた半導体層からなることが望ましく、前記導電層は中央部分の相互接続線に比べて外側周辺部の相互接続線とオーバーラップされる面積が更に狭くなるように三角形にすることが望ましい。
【0013】
なお、前記絶縁膜はゲート絶縁膜と層間絶縁膜の積層された2層構造又は層間絶縁膜であることが望ましい。
また、前記各相互接続線の間に、前記各相互接続線と電気的に連結される複数の補助ラインを更に含むことが望ましい。
前記複数の補助ラインは前記相互接続線と同一物質からなることが望ましく、前記相互接続線がデータライン相互接続線であることが望ましい。
前記導電層はゲートラインと同一物質で形成されることが望ましい。
【0014】
また、前記目的を達成するための本発明による液晶表示装置は、ドライブICからの信号を液晶表示パネルに印加するための相互接続線部を備えた液晶表示装置であって、基板と、前記基板上に一方向に配列される複数の相互接続線と、 前記複数の相互接続線を含む基板全面に形成される導電層と、また、前記相互接続線部の基板上に、中央ラインの相互接続線部分が外側周辺ラインの相互接続線部分より更に広い面積を有するように形成される導電層を含むことを特徴とする。
【0015】
また、前記目的を達成するための本発明による液晶表示装置の製造方法は、ドライブICからの信号を液晶表示パネルに印加するためのデータライン相互接続線部と、画素領域を定義するために複数のゲートラインとデータラインが交差配列され各データライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部とを備えている液晶表示装置の製造方法であって、前記セルアレイ部の各薄膜トランジスタの形成領域に島形状に第1活性層を形成し、前記データライン相互接続線部に、中央部分が外側周辺部より更に広い面積を有するように基板上に第2活性層を形成するステップと、前記第1、第2活性層を含む全面にゲート絶縁膜を形成するステップと、前記第1活性層上にゲート電極が位置するように一定間隔を隔てて一方向に複数のゲートラインを形成するステップと、
前記ゲート電極をマスクに用いた不純物イオン注入で第1活性層にソース/ドレイン領域を形成し、第2活性層を導電層に形成するステップと、前記ソース/ドレイン領域にコンタクトホールを有するように全面に層間絶縁膜を形成するステップと、前記ソース/ドレイン領域に連結され、外側周辺部から中央部分に行くほど前記第2活性層とのキャパシタンスが増加するように前記ゲートラインに垂直な方向の複数のデータライン及び相互接続線を形成するステップと、からなることを特徴とする。
【0016】
また、前記各データライン相互接続線の間に、前記各データライン相互接続線と電気的に連結されるように前記データライン相互接続線と同一物質で複数の補助ラインをさらに形成することが望ましい。
【0017】
なお、前記目的を達成するための本発明による液晶表示装置の製造方法は、ドライブICからの信号を液晶表示パネルに印加するためのデータライン相互接続線部と、画素領域を定義するために複数のゲートラインとデータラインが交差配列され各データライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部とを備えている液晶表示装置の製造方法であって、前記薄膜トランジスタの形成領域にゲート電極を備えた複数のゲートラインを形成し、前記データライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するようにゲート金属パターンを形成するステップと、前記ゲートライン及びゲート金属パターンを含む全面にゲート絶縁膜を形成するステップと、各薄膜トランジスタの形成領域に島形状に活性層を形成するステップと、前記活性層の両側上にソース/ドレイン電極が位置し、外側周辺部から中央部分に行くほど前記ゲート金属パターンとのキャパシタンスが増加するように前記ゲートラインに垂直な方向の複数のデータライン及び相互接続線を形成するステップと、からなることを特徴とする。
【0018】
また、前記目的を達成するための本発明による液晶表示装置の製造方法は、ドライブICからの信号を液晶表示パネルに印加するためのデータライン相互接続線部と、画素領域を定義するために複数のゲートラインとデータラインが交差配列され各データライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部とを備えている液晶表示装置の製造方法であって、前記薄膜トランジスタの形成領域に活性層を形成するステップと、全面にゲート絶縁膜を形成するステップと、前記活性層上側にゲート電極が位置するように前記ゲート絶縁膜上に複数のゲートラインを形成し、前記データライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するようにゲート金属パターンを形成するステップと、前記ゲート電極をマスクに用いて前記活性層に不純物領域を形成し、前記不純物領域にコンタクトホールを有するようにゲートライン及びゲート金属パターンを含む全面に層間絶縁膜を形成するステップと、前記コンタクトホールを介して前記不純物領域にソース/ドレイン電極が連結され外側周辺部から中央部分に行くほど前記ゲート金属パターンとのキャパシタンスが増加するように、前記ゲートラインに垂直な方向の複数のデータライン及び相互接続線を形成するステップと、からなることを特徴とする。
【0019】
なお、前記目的を達成するための本発明による液晶表示装置の製造方法は、ドライブICからの信号を液晶表示パネルに印加するためのデータライン相互接続線部と、画素領域を定義するために複数のゲートラインとデータラインが交差配列され各データライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部とを備えている液晶表示装置の製造方法であって、前記薄膜トランジスタの形成領域に活性層を形成するステップと、全面にゲート絶縁膜を形成するステップと、前記活性層上側にゲート電極が位置するように前記ゲート絶縁膜上に複数のゲートライン及びゲートライン相互接続線を形成するステップと、前記ゲート電極をマスクに用いて前記活性層に不純物領域を形成し、前記不純物領域にコンタクトホールを有するようにゲートライン及びゲートライン相互接続線を含む全面に層間絶縁膜を形成するステップと、前記コンタクトホールを介して前記不純物領域にソース/ドレイン電極が連結されるように前記ゲートラインに垂直な方向の複数のデータラインを形成し、前記ゲートライン相互接続線部に中央部分が外側周辺部分に比べて更に広い面積を有するようにデータ金属パターンを形成するステップと、からなることを特徴とする。
【0020】
また、前記目的を達成するための本発明による液晶表示装置の製造方法は、ドライブICからの信号を液晶表示パネルに印加するためのデータライン相互接続線部と、画素領域を定義するために複数のゲートラインとデータラインが交差配列され各データライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部とを備えている液晶表示装置の製造方法であって、前記薄膜トランジスタの形成領域にゲート電極を備えている複数のゲートライン及びゲートライン相互接続線を形成するステップと、前記ゲートライン及びゲートライン相互接続線を含む全面にゲート絶縁膜を形成するステップと、各薄膜トランジスタの形成領域に島形状に活性層を形成するステップと、前記活性層の両側上にソース/ドレイン電極が位置するように前記ゲートラインに垂直な方向の複数のデータラインを形成し、前記ゲートライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するデータ金属パターンを形成するステップと、からなることを特徴とする。
【0021】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
第1実施形態
図4は本発明の第1実施形態による液晶表示装置のレイアウトである。
本発明の第1実施形態の液晶表示装置では、図4に示すように、ドライブIC41とゲートライン又はデータライン42間の相互接続線部位に配線の長さが短い中央部位の配線厚さを増加させることによって、相互接続線44と上部基板の共通電極(図示せず)間に形成される静電容量は、中央部位と外側周辺部位とが同一水準の静電容量を有するようにする。
【0022】
ここで、相互接続線部配線の模様は、一般的に、前記ドライブICに連結される相互接続線部の最初の入口部或いは、ゲートライン又はデータラインと連結される相互接続線部の末端部では直線形態を有しており、残りの中間部位では斜線形態(屈曲部)となっている。
【0023】
本発明の第1実施形態のように、配線厚さを広めることを斜線部位に適用することで、ドライブICとTFT−LCDパネル間との幅を広めることになるという結果が得られる。
従って、本発明では、斜線部位の配線厚さを広めることなく、相互接続線部の最初の入口部と末端部との配線厚さを広めることによって、ドライブICとTFT−LCDモジュールの幅はそのまま保持できる。
【0024】
第2実施形態
図5は本発明の第2実施形態の液晶表示装置のレイアウトである。
本発明の第2実施形態の液晶表示装置では、本発明の第1実施形態のように、相互接続線部の配線幅を増加させるのに限界があるので、図5に示すように、前記相互接続線の配線部52の間に補助金属パターン54を形成して各相互接続線配線52に電気的に連結したものである。ここで、前記補助金属パターン54は相互接続線配線と同一の、即ち、ゲートライン又はデータラインと同一の物質からなり、前記中央の相互接続線配線に連結された補助金属パターン54は、前記周辺の相互接続線配線に連結された補助金属パターン54より更に大きい大きさを有する。
即ち、前記補助金属パターン54の幅は相互に同一で、中央部分の補助金属パターン54の長さは周辺部分の補助金属パターン54の長さより相対的に更に長く形成される。
【0025】
第3実施形態
図6は本発明の第3実施形態ないし第6実施形態による液晶表示装置のレイアウトである。
本発明の第3実施形態ないし第6実施形態は相互接続線部Aの中央ラインに相当する部分が周辺ラインに相当する部分より更に広い面積を有する三角形の導電層Bを形成して、前記導電層Bと各相互接続線の間に補償用キャパシターが形成されるようにしたものである。
即ち、中央部分の相互接続線配列と前記導電層間の補償用キャパシターが、周辺部分の相互接続線配列と前記導電層間の補償用キャパシターより更に大きい容量を有するようにする。また、前記導電層Bは静電気防止用電圧ライン又は共通電圧ラインCに連結される。
【0026】
このような構成を有する本発明の第3実施形態の液晶表示装置の構造及び製造方法について説明する。
図7aないし図7cは、本発明の第3実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタ工程断面図であり、図8aないし図8cは、図6のI−I’線上の本発明の第3実施形態による液晶表示装置の工程断面図である。
本発明の第3実施形態では、液晶表示装置のセルアレイ部の薄膜トランジスタがトップゲート型ポリシリコントランジスタとして形成される場合、データライン相互接続線部に補償用キャパシターを形成したもので、前記導電層を不純物ドーピングされた半導体層として形成したものである。
【0027】
図7a及び図8aのように、ガラス基板30の全面にバッファ層31とポリシリコンなどの半導体層を蒸着し選択的に除去して、セルアレイ部の薄膜トランジスタが形成される領域と前記相互接続線部分に各々第1半導体層32と第2半導体層33を形成する。また、全面にゲート絶縁膜34を形成する。
図7b及び図8bのように、全面に金属層を蒸着し選択的に除去して、前記第1半導体層32上側のゲート絶縁膜34上にゲート電極35を形成し、前記ゲート電極35両側の第1半導体層と第2半導体層の全面に不純物イオンを注入して不純物領域を形成する。この時、前記ゲート電極35両側の第1半導体層32の不純物領域はソース/ドレイン領域32a、32bとなり、第2半導体層33は導電層に変換される。
【0028】
図7c及び図8cのように、全面に層間絶縁膜36を形成し、前記第1半導体層32のソース/ドレイン領域32a、32bにコンタクトホールが形成されるように前記ゲート絶縁膜33と層間絶縁膜36を選択的に除去する。
また、全面に金属層を蒸着し選択的に除去して、ソース/ドレイン電極を有するデータラインとデータライン相互接続線を形成する。即ち、データライン37からソース電極37aが突出されてソース領域32aに電気的に連結され、ドレイン電極37bはドレイン領域32bに連結され、データライン相互接続線37cはデータラインから延長されるように形成される。
引き続き、前記ソース/ドレイン領域37a、37bを含むデータライン37及びデータライン相互接続線37cを含む基板の全面に保護膜38を形成し、前記ドレイン電極37bが露出されるようにコンタクトホールを形成した後、前記画素領域に画素電極39を形成する。
【0029】
従って、前記図8cから明らかなように、別のマスクは不要で前記データライン相互接続線と半導体層33の間に補償用キャパシターが形成され、図6に示すように、各相互接続線と半導体層間の補償用キャパシターは中央ライン部分におけるキャパシター容量が周辺ライン部分におけるキャパシター容量より更に大きい値を有するようになる。
【0030】
第4実施形態
なお、本発明の第4実施形態による液晶表示装置では、データライン相互接続線部の中央ラインに相当する部分が周辺ラインに相当する部分より更に広い面積を有するように三角形の金属パターンを形成して、前記金属パターンと各相互接続線との間に補償用キャパシターが形成されるようにできる。ここで、本発明の第3実施形態で前記導電層を不純物ドーピングの半導体層で形成した代わりに、本発明の第4実施形態では前記導電層を前記ゲートライン形成用金属層で形成したものである。
【0031】
このような構成を有する本発明の第4実施形態の液晶表示装置及びその製造方法について説明する。
図9aないし図9cは、本発明の第4実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタ工程断面図であり、図10aないし図10cは図6のI−I’線上の本発明の第4実施形態による液晶表示装置の工程断面図である。
本発明の第4実施形態では、液晶表示装置のセルアレイ部の薄膜トランジスタがトップゲート型ポリシリコントランジスタで形成される場合、半導体層の代わりにゲート金属層で補償用キャパシターを形成したものである。
【0032】
図9a及び図10aのように、ガラス基板30の全面にバッファ層31とポリシリコンなどの半導体層を蒸着し選択的に除去して、セルアレイ部の薄膜トランジスタが形成される領域に半導体層32を形成する。また、全面にゲート絶縁膜34を形成する。
図9b及び図10bのように、全面に金属層を蒸着し選択的に除去して、前記第1半導体層32上側のゲート絶縁膜34上にゲート電極35を形成するとともに、前記相互接続線部分にゲート金属パターン35aを形成する。また、前記ゲート電極35両側の半導体層32に不純物イオンを注入して不純物領域を形成する。この時、前記ゲート電極35両側の前記半導体層32の不純物領域はソース/ドレイン領域32a、32bとなる。
【0033】
図9c及び図10cのように、全面に層間絶縁膜36を形成し、前記第1半導体層32のソース/ドレイン領域32a、32bにコンタクトホールが形成されるように、前記ゲート絶縁膜33と層間絶縁膜36を選択的に除去する。
また、全面に金属層を蒸着し選択的に除去して、データライン及びソース/ドレイン電極を含むデータライン相互接続線を形成する。即ち、データライン37のソース電極37aが突出されてソース領域32aに電気的に連結され、ドレイン電極37bはドレイン領域32bに連結され、データライン相互接続線37cはデータラインから延長されるように形成される。
引き続き、前記データライン37と、前記ソース/ドレイン電極37a、37bを含むデータラインの相互接続線37cとを含む基板全面に保護膜38を形成し、前記ドレイン電極37bが露出されるようにコンタクトホールを形成した後、前記画素領域に画素電極39を形成する。
【0034】
従って、前記図10cから明らかなように、別のマスクは不要で前記データライン相互接続線とゲート金属パターン35aとの間に補償用キャパシターが形成され、図6に示すように、各相互接続線と金属パターンとの間の補償用キャパシターは、中央ライン部分におけるキャパシター容量が周辺ライン部分におけるキャパシター容量より更に大きい値を有するようにする。
【0035】
第5実施形態
なお、本発明の第5実施形態による液晶表示装置は、セルアレイ部の薄膜トランジスタがボタムゲート型非晶質シリコン薄膜トランジスタからなる場合、データライン相互接続線部に中央ラインに相当する部分が周辺ラインに相当する部分より更に広い面積を有するように三角形の金属パターンを形成して、前記金属パターンと各相互接続線の間に補償用キャパシターが形成するようにできる。
【0036】
このような構成を有する本発明の第5実施形態の液晶表示装置及びその製造方法を説明する。
図11a及び図11bは、本発明の第5実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタ工程断面図であり、図12a及び図12bは、図6のI−I’線上の本発明の第5実施形態による液晶表示装置の工程断面図である。
本発明の第5実施形態は液晶表示装置のセルアレイ部の薄膜トランジスタがボトムゲート型ポリシリコントランジスタに形成される場合、導電層をゲート金属層にして補償用キャパシターを形成したものである。
図11a及び図12aのように、ガラス基板30の全面に金属層を蒸着し選択的に除去して、セルアレイ部にゲート電極35を形成し、相互接続線部にゲート金属パターン35aを形成する。また、全面にゲート絶縁膜34を形成した後、前記ゲート電極35上側のゲート絶縁膜34上に半導体層32を形成する。
【0037】
図11b及び図12bのように、全面に金属層を蒸着し選択的に除去して、前記半導体層32両側上にデータライン37及びソース/ドレイン電極37a、37bを含むデータライン相互接続線37cを形成する。
即ち、データライン37でソース電極37aが突出され、ドレイン電極37bは前記ソース電極37aに対向する部分に形成され、データライン相互接続線37cはデータラインから延長されるように形成される。
また、前記データライン37と、ソース/ドレイン領域37a、37bを含むデータライン相互接続線37cとを含む基板全面に保護膜38を形成し、前記ドレイン電極37bが露出されるようにコンタクトホールを形成した後、前記画素領域に画素電極39を形成する。
従って、前記図12bから明らかなように、別のマスクなしで前記データライン相互接続線とゲート金属パターン35aの間に補償用キャパシターが形成され、図6に示すように、各相互接続線と金属パターン間の補償用キャパシターは中央ライン部分におけるキャパシター容量が周辺ライン部分におけるキャパシター容量より更に大きい値を有するようになる。
【0038】
第6実施形態
本発明の第6実施形態の液晶表示装置では、ゲートライン相互接続線部分に前記したように、中央ラインに当たる部分が周辺ラインに相当する部分より更に広い面積を有するように三角形の導電層を形成して、前記導電層と各相互接続線の間に補償用キャパシターが形成されるようにすることができる。ここで本発明の第6実施形態では前記導電層を前記データライン形成用金属で形成したものである。
【0039】
このような構成を有する本発明の第6実施形態の液晶表示装置及び製造方法を説明する。
図13aないし図13bは、本発明の第6実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタ工程断面図であり、図14a及び図14bは図6のI−I’線上の本発明の第6実施形態による液晶表示装置の工程断面図である。
本発明の第6実施形態では、液晶表示装置のセルアレイ部の薄膜トランジスタがトップゲート型又はボトムゲート型ポリシリコントランジスタで形成される場合、データライン金属層で補償用キャパシターを形成したものである。ここではボトムゲート型薄膜トランジスタが形成される場合だけ説明し、トップゲート型薄膜トランジスタが形成される場合については、第6実施形態と本発明の第4実施形態又は第5実施形態の組み合わせによって十分類推可能であるので省く。
【0040】
図13a及び図14aのように、ガラス基板30の全面に金属層を蒸着し選択的に除去して、セルアレイ部にゲート電極35を形成し、相互接続線部にゲート金属パターン35bを形成する。また、全面にゲート絶縁膜34を形成した後、前記ゲート電極35上側のゲート絶縁膜34上に半導体層32を形成する。
図13b及び図14bのように、全面に金属層を蒸着し選択的に除去して、前記半導体層32両側上にデータライン37及びソース/ドレイン電極37a、37bを形成し、前記相互接続線部分にデータ金属パターン37dを形成する。
即ち、データライン37からソース電極37aが突出され、ドレイン電極37bは前記ソース電極37aに対向する部分に形成され、データ金属パターン37dはデータライン相互接続線とオーバーラップするように形成する。
また、データライン37と、前記ソース/ドレイン領域37a、37bを含むデータライン相互接続線37cとを含む基板全面に保護膜38を形成し、前記ドレイン電極37bが露出されるようにコンタクトホールを形成した後、前記画素領域に画素電極39を形成する。
従って、前記図14bから明らかなように、別のマスクなしで前記データライン相互接続線35bと金属パターン37dの間に補償用キャパシターが形成され、図6に示すように、各相互接続線と金属パターン間の補償用キャパシターは、中央ライン部分のキャパシター容量が周辺ライン部分におけるキャパシター容量より更に大きい値を有するようになる。
【0041】
第7実施形態
本発明の第7実施形態は、前記相互接続線(ゲートライン又はデータライン相互接続線)の間に別の金属パターンを更に形成したものである。
図6において前記各相互接続線の幅は限界があるので前記各相互接続線と同一物質で各相互接続線に電気的に連結されるように前記各相互接続線の間に補助金属パターンを形成するとキャパシタンスをより確かに補償できる。
【0042】
図15は本発明の第7実施形態による液晶表示装置のレイアウトである。
本発明の第7実施形態では、ゲートライン又はデータライン相互接続線35b又は37cの間に前記相互接続線と同一物質の補助金属パターン35c又は37eを形成し、各補助金属パターンは隣接した相互接続線に電気的に連結され同一面積で形成する。
また、相互接続線部Aの中央ラインに相当する部分が周辺ラインに相当する部分より更に広い面積を有するように三角形の導電層Bを形成して、前記導電層Bと各相互接続線及び補助金属パターンの間に補償用キャパシターが形成されるようにしたものである。ここで、前記導電層は前記第3実施形態ないし第6実施形態に説明したように形成される。
即ち、中央部分の相互接続線及び補助金属パターンと前記導電層間の補償用キャパシターが、周辺部分の相互接続線及び補助金属パターンと前記導電層間の補償用キャパシターより更に大きい容量を有するようにする。
また、各実施形態において前記導電層には静電気防止電圧が印加されたり共通電圧が印加されるようにする。
【0043】
【発明の効果】
以上説明したように、本発明の液晶表示装置によると次のような効果がある。第一に、従来は各相互接続線の長さの差による静電容量の差によって画面のばらつきが発生したが、本発明の各相互接続線の長さの差による静電容量の差は、相互接続線の幅を異にするか、大きさが異なる別の補助金属パターンを形成するか、相互接続線部分に別の導電層を形成して静電容量の差を補償するので、画面のばらつきの問題が解決できる。
【0044】
第二に、前記補償用キャパシターを形成するための相互接続線配列に対応する導電層を、薄膜トランジスタの活性層、ゲート電極物質又はデータ電極物質で形成するので、マスクを追加することなく形成できる。
【0045】
第三に、前記補償用キャパシターを、各相互接続線と導電層との間にゲート絶縁膜又は層間絶縁膜を介して形成するので、より大きい補償用静電容量が得られる。
【図面の簡単な説明】
【図1】図1はTAB実装方式を用いた従来のTFT−LCDモジュールの概略的な構造図である。
【図2】図2は従来のデータドライブICとTFT−LCDのデータラインが連結される相互接続線部を示した平面図である。
【図3】従来の相互接続線部の詳細構成図である。
【図4】本発明の第1実施形態による液晶表示装置のレイアウトである。
【図5】本発明の第2実施形態による液晶表示装置のレイアウトである。
【図6】本発明の第3実施形態ないし第6実施形態による液晶表示装置のレイアウトである。
【図7a】本発明の第3実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図7b】本発明の第3実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図7c】本発明の第3実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図8a】図6のI−I’線上の本発明第3実施形態による液晶表示装置の工程断面図である。
【図8b】図6のI−I’線上の本発明第3実施形態による液晶表示装置の工程断面図である。
【図8c】図6のI−I’線上の本発明第3実施形態による液晶表示装置の工程断面図である。
【図9a】本発明の第4実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図9b】本発明の第4実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図9c】本発明の第4実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図10a】図6のI−I’線上の本発明の第4実施形態による液晶表示装置の工程断面図である。
【図10b】図6のI−I’線上の本発明の第4実施形態による液晶表示装置の工程断面図である。
【図10c】図6のI−I’線上の本発明の第4実施形態による液晶表示装置の工程断面図である。
【図11a】本発明の第5実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図11b】本発明の第5実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図12a】図6のI−I’線上の本発明の第5実施形態による液晶表示装置の工程断面図である。
【図12b】図6のI−I’線上の本発明の第5実施形態による液晶表示装置の工程断面図である。
【図13a】本発明の第6実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図13b】本発明の第6実施形態による液晶表示装置のセルアレイ部の薄膜トランジスタの工程断面図である。
【図14a】図6のI−I’線上の本発明の第6実施形態による液晶表示装置の工程断面図である。
【図14b】図6のI−I’線上の本発明の第6実施形態による液晶表示装置の工程断面図である。
【図15】本発明の第7実施形態による液晶表示装置のレイアウトである。
【符号の説明】
11 第1基板
12 第2基板
13 液晶
30 ガラス基板
31 バッファ層
38 保護膜
39 画素電極
41 ドライブIC
42 データライン
44 相互接続線配線
45 上部基板
54 補助金属パターン
Claims (33)
- 基板と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板と、
前記基板の左右両側間に一列に形成された第1乃至第nの配線と、ここでnは3以上の自然数であり、
前記配線に付加される信号を生成するために前記配線のそれぞれに対応して形成されたドライブICと、ここで、前記ドライブIC間の間隔は、前記配線間の間隔よりも小さく
前記基板上に、前記配線に信号を伝達するために、前記ドライブICと前記配線を連結し前記ドライブICと前記配線の間に左右対称に位置する相互接続配線と、
前記相互接続配線と前記共通電極とのオーバーラップされて定義される静電容量が、前記基板の左右両側間にわたって均一になるように左右両側から中央に行くほど、前記相互接続線の幅が大きく形成されることを特徴とする液晶表示装置。 - 前記配線は、前記基板上にゲートライン又はデータラインで形成され、
前記各相互接続線は、前記ドライブICと直接に連結される第1直線部と、前記ゲートライン又はデータラインに直接に連結される第2直線部と、前記第1直線部と第2直線部の間を連結する屈曲部とからなることを特徴とする請求項1に記載の液晶表示装置。 - 前記各相互接続線は、前記第1、第2直線部及び屈曲部の内、第1直線部と第2直線部に当たる部位だけが大きい幅で形成されることを特徴とする請求項2に記載の液晶表示装置。
- 基板と、
前記基板上の左右両側間に一列に形成された第1乃至第nの配線と、ここで、nは3以上の自然数であり、
前記配線に印加される信号を生成するために前記配線のそれぞれに対応して形成されたドライブICと、ここで、前記ドライブIC間の間隔は、前記配線間の間隔よりも小さく、
前記基板上に、前記配線に信号を伝達するために、前記ドライブICと前記配線を連結し、前記ドライブICと前記配線の間に左右対称に位置するn個の相互接続線と、
共通電極を有し前記基板との間に液晶を介在して合着された対向基板と、
前記各相互接続線の間に配置され各相互接続線に連結されて、各領域別の前記共通電極とオーバーラップされる前記n個の相互接続線の間の静電容量を、前記基板の左右両側間にわたって均一にする補助導電性パターンとからなることを特徴とする液晶表示装置。 - 前記補助導電性パターンは、前記配線と同一物質からなることを特徴とする請求項4に記載の液晶表示装置。
- 前記補助導電性パターンは、前記n個の相互接続線に対して、左右両側の相互接続線に連結されたものより、中央領域の相互接続線に連結されるものの方が相対的に大きく形成されることを特徴とする請求項4に記載の液晶表示装置。
- 基板と、
前記基板上の左右両側間に一列に形成された第1乃至第nの配線と、ここで、nは3以上の自然数であり、
前記配線に印加される信号を生成するために前記配線のそれぞれに対応して形成されたドライブICと、ここで、前記ドライブIC間の間隔は、前記配線間の間隔よりも小さく、
前記基板上に、前記配線に信号を伝達するために、前記ドライブICと前記配線を連結し、前記ドライブICと前記配線の間に左右対称に位置するn個の相互接続線と、ここで前記相互接続線の幅は、前記基板の左右両側から中央に行くほど大きく形成され、
共通電極を有し前記基板との間に液晶を介在して合着された対向基板と、
前記基板上の相互接続線の左右両側間の中央領域に相当する部分に、左右両側縁の相互接続線よりも更に広い面積を有するように形成された導電層と、
前記導電層と前記相互接続線の間に、前記導電層を含む基板全面に形成される絶縁膜を含んでなることを特徴とする液晶表示装置。 - 前記複数の相互接続線と前記導電層との間には、各々キャパシターが形成され、前記n個の相互接続線の左右両側から中央領域に行くほど前記各相互接続線と前記導電層の間のキャパシタンスが増加することを特徴とする請求項7に記載の液晶表示装置。
- 前記導電層には静電気防止電圧が印加されることを特徴とする請求項7に記載の液晶表示装置。
- 前記導電層には共通電圧が印加されることを特徴とする請求項7に記載の液晶表示装置。
- 前記導電層は不純物ドーピングされた半導体層からなることを特徴とする請求項7に記載の液晶表示装置。
- 前記導電層は、前記中央領域の相互接続線よりは前記左右両側の相互接続線とオーバーラップされる面積がより狭くなる三角形状からなることを特徴とする請求項7に記載の液晶表示装置。
- 前記絶縁膜は、ゲート絶縁膜と層間絶縁膜の積層された2層構造又は層間絶縁膜であることを特徴とする請求項7に記載の液晶表示装置。
- 前記各相互接続線の間に、前記各相互接続線と電気的に連結される補助ラインを更に含むことを特徴とする請求項7に記載の液晶表示装置。
- 前記複数の補助ラインは、前記相互接続線と同一物質からなることを特徴とする請求項14に記載の液晶表示装置。
- 前記複数の補助ラインは、同一大きさで形成されることを特徴とする請求項14に記載の液晶表示装置。
- 前記配線は、ゲートライン及びデータラインを含み、前記n個の相互接続線がデータラインと連結される相互接続線であることを特徴とする請求項7に記載の液晶表示装置。
- 前記導電層は、前記ゲートラインと同一物質で形成されていることを特徴とする請求項17に記載の液晶表示装置。
- 基板と、
前記基板上の左右両側間に一列に形成された第1乃至第nの配線と、ここで、nは3以上の自然数であり、
前記配線に印加される信号を生成するために前記配線のそれぞれに対応して形成されたドライブICと、ここで、前記ドライブIC間の間隔は、前記配線間の間隔よりも小さく、
前記基板上に、前記配線に信号を伝達するために、前記ドライブICと前記配線を連結し、前記ドライブICと前記配線の間に左右対称に位置するn個の相互接続線と、ここで前記相互接続線の幅は、前記基板の左右両側から中央に行くほど大きく形成され、
共通電極を有し前記基板との間に液晶を介在して合着された対向基板と、
前記基板上の相互接続線の左右両側間の中央領域に相当する部分に、左右両側縁の相互接続線よりも広い面積を有するように形成された導電層と、
前記相互接続線と前記導電層との間に、前記導電層を含む基板全面に形成される絶縁膜を含んでなることを特徴とする液晶表示装置。 - 前記導電層には静電気防止電圧が印加されることを特徴とする請求項19に記載の液晶表示装置。
- 前記導電層には共通電圧が印加されることを特徴とする請求項19に記載の液晶表示装置。
- 前記配線は、ゲートライン及びデータラインを含み、前記n個の相互接続線は、前記ゲートラインと連結され、前記導電層は前記データラインと同一物質であることを特徴とする請求項19に記載の液晶表示装置。
- 前記各相互接続線の間に、前記各相互接続線と電気的に連結される複数の補助ラインを更に含むことを特徴とする請求項19に記載の液晶表示装置。
- 画素領域を定義するために、基板上に複数のゲートラインとデータラインが交差配列されており、各ゲートライン及びデータラインが交差する部分に薄膜トランジスタが形成されるセルアレイ部と、前記基板上のセルアレイ部の外側にドライブICからの信号を前記データラインに印加するためのデータライン相互接続線部と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板とを備えている液晶表示装置の製造方法であって、
前記セルアレイ部の各薄膜トランジスタの形成領域に島形状に第1活性層を形成し、
前記データライン相互接続線部に、中央部分が外側周辺部より更に広い面積を有するように基板上に第2活性層を形成するステップと、
前記第1、第2活性層を含む全面にゲート絶縁膜を形成するステップと、前記第1活性層上にゲート電極が位置するように一定間隔を隔てて一方向に複数のゲートラインを形成するステップと、
前記ゲート電極をマスクに用いた不純物イオン注入により第1活性層にソース/ドレイン領域を形成し、そして第2活性層に導電層を形成するステップと、
前記ソース/ドレイン領域にコンタクトホールを有するように全面に層間絶縁膜を形成するステップと、
前記ソース/ドレイン領域に連結され外側周辺部から中央部分に行くほど前記第2活性層とのキャパシタンスが増加するように前記ゲートラインに垂直な方向の複数のデータライン及び前記各データラインと連結されるデータライン相互接続線を形成するステップと、からなることを特徴とする液晶表示装置の製造方法。 - 前記各データライン相互接続線の間に、前記各データライン相互接続線と電気的に連結されるように、前記データライン相互接続線と同一物質で複数の補助ラインをさらに形成することを特徴とする請求項24に記載の液晶表示装置の製造方法。
- 画素領域を定義するために基板上に複数のゲートラインとデータラインが交差配列され各ゲートライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部と、前記基板上のセルアレイ部の外側にドライブICからの信号を前記データラインに印加するためのデータライン相互接続線部と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板とを備えている液晶表示装置の製造方法であって、
前記薄膜トランジスタの形成領域にゲート電極を備えた複数のゲートラインを形成し、前記データライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するようにゲート金属パターンを形成するステップと、
前記ゲートライン及びゲート金属パターンを含む全面にゲート絶縁膜を形成するステップと、各薄膜トランジスタの形成領域に島形状に活性層を形成するステップと、
前記活性層の両側上にソース/ドレイン電極が配置され、外側周辺部から中央部分に行くほど前記ゲート金属パターンとのキャパシタンスが増加するように前記ゲートラインに垂直な方向の複数のデータライン及び前記データラインと連結される相互接続線を形成するステップと、からなることを特徴とする液晶表示装置の製造方法。 - 前記各データライン相互接続線の間に、前記各データライン相互接続線と電気的に連結されるように前記データライン相互接続線と同一物質で複数の補助ラインを更に形成することを特徴とする請求項26に記載の液晶表示装置の製造方法。
- 画素領域を定義するために基板上に複数のゲートラインとデータラインが交差配列され各ゲートライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部と、前記基板上のセルアレイ部の外側にドライブICからの信号を前記データラインに印加するためのデータライン相互接続線部と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板とを備えている液晶表示装置の製造方法であって、
前記薄膜トランジスタの形成領域に活性層を形成するステップと、
全面にゲート絶縁膜を形成するステップと、
前記活性層上側にゲート電極が位置するように前記ゲート絶縁膜上に複数のゲートラインを形成し、前記データライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するようにゲート金属パターンを形成するステップと、
前記ゲート電極をマスクに用いて前記活性層に不純物領域を形成し、前記不純物領域にコンタクトホールを有するようにゲートライン及びゲート金属パターンを含む全面に層間絶縁膜を形成するステップと、
前記コンタクトホールを介して前記不純物領域にソース/ドレイン電極が連結され、外側周辺部から中央部分に行くほど前記ゲート金属パターンとのキャパシタンスが増加するように前記ゲートラインと垂直な方向の複数のデータライン及び前記データラインと各々連結されるデータライン相互接続線を形成するステップと、からなることを特徴とする液晶表示装置の製造方法。 - 前記各データライン相互接続線の間に前記各データライン相互接続線と電気的に連結されるように前記データライン相互接続線と同一物質からなる複数の補助ラインを更に形成することを特徴とする請求項28に記載の液晶表示装置の製造方法。
- 画素領域を定義するために基板上に複数のゲートラインとデータラインが交差配列され各ゲートライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部と、前記基板上のセルアレイ部の外側にドライブICからの信号を前記ゲートラインに印加するためのゲートライン相互接続線部と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板とを備えている液晶表示装置の製造方法であって、
前記薄膜トランジスタの形成領域に活性層を形成するステップと、
全面にゲート絶縁膜を形成するステップと、
前記活性層上側にゲート電極が位置されるように、前記ゲート絶縁膜上に複数のゲートライン及び前記ゲートラインと連結されるゲートライン相互接続線を形成するステップと、
前記ゲート電極をマスクに用いて前記活性層に不純物領域を形成し、前記不純物領域にコンタクトホールを有するようにゲートライン及びゲートライン相互接続線を含む全面に層間絶縁膜を形成するステップと、
前記コンタクトホールを介して前記不純物領域にソース/ドレイン電極が連結されるように前記ゲートラインと垂直な方向の複数のデータラインを形成し、前記ゲートライン相互接続線部に、中央部分が外側周辺部分に比べて更に広い面積を有するようにデータ金属パターンを形成するステップと、からなることを特徴とする液晶表示装置の製造方法。 - 前記各ゲートライン相互接続線の間に、前記各ゲートライン相互接続線と電気的に連結されるように前記ゲートライン相互接続線と同一物質で複数の補助ラインを更に形成することを特徴とする請求項30に記載の液晶表示装置の製造方法。
- 画素領域を定義するために基板上に複数のゲートラインとデータラインが交差配列され各ゲートライン及びデータラインが交差される部分に薄膜トランジスタが形成されるセルアレイ部と、前記基板上のセルアレイ部の外側にドライブICからの信号を前記ゲートラインに印加するためのゲートライン相互接続線部と、共通電極を有し前記基板との間に液晶を介在して合着された対向基板とを備えている液晶表示装置の製造方法であって、
前記薄膜トランジスタの形成領域に、ゲート電極を備えている複数のゲートライン及びゲートライン相互接続線を形成するステップと、
前記ゲートライン及びゲートライン相互接続線を含む全面にゲート絶縁膜を形成するステップと、
各薄膜トランジスタの形成領域に島形状に活性層を形成するステップと、
前記活性層上側にソース/ドレイン電極が位置するように前記ゲートラインと垂直な方向の複数のデータラインを形成し、前記ゲートライン相互接続線部に中央部分が外側周辺部より更に広い面積を有するデータ金属パターンを形成するステップと、からなることを特徴とする液晶表示装置の製造方法。 - 前記各ゲートライン相互接続線の間に前記各ゲートライン相互接続線と電気的に連結されるように前記ゲートライン相互接続線と同一物質で複数の補助ラインを更に形成することを特徴とする請求項32に記載の液晶表示装置の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000079592A KR100606961B1 (ko) | 2000-12-21 | 2000-12-21 | Tft-lcd 모듈 |
KR2001-074579 | 2001-11-28 | ||
KR10-2001-0074579A KR100447229B1 (ko) | 2001-11-28 | 2001-11-28 | 액정표시장치 및 제조 방법 |
KR2000-079592 | 2001-11-28 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152644A Division JP2008209959A (ja) | 2000-12-21 | 2008-06-11 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002277893A JP2002277893A (ja) | 2002-09-25 |
JP4287609B2 true JP4287609B2 (ja) | 2009-07-01 |
Family
ID=26638654
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001389623A Expired - Fee Related JP4287609B2 (ja) | 2000-12-21 | 2001-12-21 | 液晶表示装置及びその製造方法 |
JP2008152644A Pending JP2008209959A (ja) | 2000-12-21 | 2008-06-11 | 液晶表示装置及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152644A Pending JP2008209959A (ja) | 2000-12-21 | 2008-06-11 | 液晶表示装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7088323B2 (ja) |
JP (2) | JP4287609B2 (ja) |
CN (1) | CN1184607C (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100606962B1 (ko) * | 2000-12-23 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
TWI287132B (en) * | 2001-11-23 | 2007-09-21 | Chi Mei Optoelectronics Corp | A liquid crystal display having reduced flicker |
US6897908B2 (en) * | 2001-11-23 | 2005-05-24 | Chi Mei Optoelectronics Corporation | Liquid crystal display panel having reduced flicker |
KR100831235B1 (ko) | 2002-06-07 | 2008-05-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
JP3854905B2 (ja) * | 2002-07-30 | 2006-12-06 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP3748075B2 (ja) * | 2002-08-30 | 2006-02-22 | セイコーエプソン株式会社 | 電子モジュール及びその製造方法並びに電子機器 |
US6842200B1 (en) * | 2003-06-18 | 2005-01-11 | Hannstar Display Corporation | Liquid crystal panel having compensation capacitors for balancing RC delay effect |
JP4674287B2 (ja) * | 2003-12-12 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
TWI232707B (en) * | 2004-03-31 | 2005-05-11 | Fujitsu Ltd | Display |
JP3956959B2 (ja) * | 2004-06-24 | 2007-08-08 | セイコーエプソン株式会社 | 有機el装置及び電子機器 |
KR100674919B1 (ko) * | 2004-11-06 | 2007-01-26 | 삼성전자주식회사 | 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는lcd용 게이트 구동 집적 회로 |
KR20070019457A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치 |
TWI276878B (en) | 2006-03-02 | 2007-03-21 | Au Optronics Corp | Display panel capable of reducing mismatching RC effect during signal transmission and method of manufacturing the same |
US20090262292A1 (en) * | 2008-04-16 | 2009-10-22 | Au Optronics Corporation | Electrical connectors between electronic devices |
JP5302101B2 (ja) * | 2009-05-25 | 2013-10-02 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
JP5029670B2 (ja) * | 2009-09-28 | 2012-09-19 | カシオ計算機株式会社 | 表示装置 |
TWM379077U (en) * | 2009-11-10 | 2010-04-21 | Chunghwa Picture Tubes Ltd | Active device array substrate |
TWI408471B (zh) * | 2009-11-23 | 2013-09-11 | Au Optronics Corp | 顯示裝置 |
JP4542202B2 (ja) * | 2009-12-25 | 2010-09-08 | 三菱電機株式会社 | 表示装置 |
KR101773934B1 (ko) * | 2010-10-21 | 2017-09-04 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
CN102789755B (zh) * | 2011-05-20 | 2016-04-27 | 群创光电股份有限公司 | 显示面板 |
JP2013044891A (ja) * | 2011-08-23 | 2013-03-04 | Sony Corp | 表示装置及び電子機器 |
KR20140035613A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | 디스플레이패널 및 이를 포함하는 디스플레이장치 |
AU2013389971B2 (en) * | 2013-05-24 | 2017-03-09 | Raytheon Company | Adaptive - optics liquid - crystal array device having meander resistors |
KR102106368B1 (ko) * | 2013-07-15 | 2020-05-06 | 삼성디스플레이 주식회사 | 표시 장치 |
CN104730792B (zh) | 2015-04-08 | 2017-05-17 | 合肥京东方光电科技有限公司 | 一种阵列基板和显示装置 |
KR20180024081A (ko) * | 2016-08-25 | 2018-03-08 | 엘지디스플레이 주식회사 | 표시패널 및 표시장치 |
CN106526995B (zh) * | 2016-10-31 | 2019-10-22 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
TWI612364B (zh) * | 2017-05-03 | 2018-01-21 | 友達光電股份有限公司 | 陣列基板 |
CN109920801B (zh) * | 2019-03-11 | 2022-02-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、和显示装置 |
TWI812463B (zh) * | 2022-09-13 | 2023-08-11 | 友達光電股份有限公司 | 可拉伸的畫素陣列基板 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
JP3098345B2 (ja) | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
JP3148461B2 (ja) | 1993-05-26 | 2001-03-19 | 三洋電機株式会社 | 液晶表示モジュールの信号配線構造 |
KR100367869B1 (ko) | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
TW293093B (ja) * | 1994-09-08 | 1996-12-11 | Hitachi Ltd | |
JP3683294B2 (ja) | 1994-09-08 | 2005-08-17 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP3081497B2 (ja) | 1995-03-30 | 2000-08-28 | 三洋電機株式会社 | 表示装置及びその製造方法 |
KR100299390B1 (ko) * | 1995-06-16 | 2001-10-27 | 가나이 쓰도무 | 좁은액자에적합한액정표시장치 |
JP2985838B2 (ja) | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
KR100271039B1 (ko) * | 1997-10-24 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
US6052171A (en) * | 1998-03-05 | 2000-04-18 | Sharp Kabushiki Kaisha | Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings |
JPH11271790A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JPH11326932A (ja) * | 1998-05-19 | 1999-11-26 | Fujitsu Ltd | 液晶表示装置 |
JP3298829B2 (ja) | 1998-06-26 | 2002-07-08 | 株式会社小松製作所 | 自走式破砕機械 |
JP2000162628A (ja) | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 液晶表示素子 |
JP3399432B2 (ja) * | 1999-02-26 | 2003-04-21 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
JP4132580B2 (ja) * | 1999-08-06 | 2008-08-13 | シャープ株式会社 | 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法 |
KR100303213B1 (ko) | 1999-09-21 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시장치 |
JP3539555B2 (ja) * | 1999-10-21 | 2004-07-07 | シャープ株式会社 | 液晶表示装置 |
US6465824B1 (en) * | 2000-03-09 | 2002-10-15 | General Electric Company | Imager structure |
-
2001
- 2001-12-18 US US10/017,426 patent/US7088323B2/en not_active Expired - Lifetime
- 2001-12-21 CN CNB011403950A patent/CN1184607C/zh not_active Expired - Lifetime
- 2001-12-21 JP JP2001389623A patent/JP4287609B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-15 US US11/453,083 patent/US7548225B2/en not_active Expired - Lifetime
-
2008
- 2008-06-11 JP JP2008152644A patent/JP2008209959A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7548225B2 (en) | 2009-06-16 |
CN1184607C (zh) | 2005-01-12 |
JP2002277893A (ja) | 2002-09-25 |
JP2008209959A (ja) | 2008-09-11 |
US20020080317A1 (en) | 2002-06-27 |
US20060232739A1 (en) | 2006-10-19 |
US7088323B2 (en) | 2006-08-08 |
CN1360296A (zh) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4287609B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3276557B2 (ja) | 液晶表示装置 | |
US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
US6011309A (en) | Wiring structure of thin film transistor array and method of manufacturing the same | |
EP2249199A1 (en) | Display device | |
KR101593099B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JPH09160075A (ja) | 液晶表示素子 | |
JP4803894B2 (ja) | 横電界型液晶表示装置及びその製造方法 | |
KR100552298B1 (ko) | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 | |
KR100312756B1 (ko) | 액정 표시 장치 | |
JP2003172945A (ja) | 液晶表示装置 | |
KR100447229B1 (ko) | 액정표시장치 및 제조 방법 | |
TWI653748B (zh) | 陣列基板 | |
JP4646244B2 (ja) | 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器 | |
KR100318536B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
JP3113480B2 (ja) | 液晶表示装置 | |
KR100840318B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 | |
CN218995843U (zh) | 阵列基板、显示面板及显示装置 | |
KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
KR100806892B1 (ko) | 박막 트랜지스터 기판 | |
TWI283787B (en) | Liquid crystal display | |
KR100529571B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
JPH09244547A (ja) | 表示装置の製造方法 | |
JP2001005028A (ja) | 液晶表示装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071017 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |