KR100303213B1 - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR100303213B1 KR100303213B1 KR1019990040810A KR19990040810A KR100303213B1 KR 100303213 B1 KR100303213 B1 KR 100303213B1 KR 1019990040810 A KR1019990040810 A KR 1019990040810A KR 19990040810 A KR19990040810 A KR 19990040810A KR 100303213 B1 KR100303213 B1 KR 100303213B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- liquid crystal
- electrode line
- delay time
- tape carrier
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 88
- 238000012937 correction Methods 0.000 claims abstract description 43
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 8
- 238000003698 laser cutting Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 4
- 101000666730 Homo sapiens T-complex protein 1 subunit alpha Proteins 0.000 description 34
- 102100038410 T-complex protein 1 subunit alpha Human genes 0.000 description 34
- 101100206195 Arabidopsis thaliana TCP2 gene Proteins 0.000 description 24
- 101100536570 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CCT2 gene Proteins 0.000 description 24
- 238000009616 inductively coupled plasma Methods 0.000 description 17
- 235000010384 tocopherol Nutrition 0.000 description 17
- 235000019731 tricalcium phosphate Nutrition 0.000 description 17
- 239000011521 glass Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- QVWUJLANSDKRAH-UHFFFAOYSA-N 1,2,4-trichloro-3-(2,3-dichlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2Cl)Cl)=C1Cl QVWUJLANSDKRAH-UHFFFAOYSA-N 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 4
- YTBRNEUEFCNVHC-UHFFFAOYSA-N 4,4'-dichlorobiphenyl Chemical group C1=CC(Cl)=CC=C1C1=CC=C(Cl)C=C1 YTBRNEUEFCNVHC-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101710117064 Trimethylamine corrinoid protein 1 Proteins 0.000 description 1
- 101710117056 Trimethylamine corrinoid protein 2 Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 다수의 데이터 드라이버 직접회로에 의해 각각 구동되는 패널 블록 간의 경계부에서 휘도차가 발생하는 것을 방지하도록 한 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 드라이버 집적회로 칩들이 각각 실장되는 다수의 테이프 캐리어 패키지들과, 각각의 테이프 캐리어 패키지들로부터 출력되어 액정셀들이 접속된 다수의 데이터 라인에 각각 공급되는 데이터 전압들의 지연 시간을 조절하여 데이터 전압들의 지연 시간을 균일화시키기 위한 지연 시간 보정 수단을 구비한다.
이에 따라, 패널 블록 간의 경계부에 위치한 액정셀들의 전압 충전량이 균일해지도록 조절할 수 있게 되어 휘도 차이를 줄일 수 있게 된다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 다수의 데이터 드라이버 직접회로에 의해 각각 구동되는 패널 블록 간의 경계부에서 휘도차가 발생하는 것을 방지하도록 한 액정표시장치에 관한 것이다.
통상, 액정표시장치(Liquid Crystal Display; LCD)에서는 액정패널 상에 매트릭스 형태로 배열된 액정셀들의 광투과율을 그에 공급되는 비디오신호로써 조절함으로써 비디오신호에 해당하는 화상을 패널 상에 표시하게 된다. 이를 위하여, 액정표시장치는 두 장의 유리기판 사이에 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit : 이하 'IC'라 함)와, 이들 구동 IC들에 비디오신호, 타이밍신호 및 전원전압을 공급하기 위한 전기신호 변환회로부를 구비한다. 구동 IC들은 통상 칩(Chip) 형태로 제작된다. 이러한 구동 IC들은 탭(TAB; Tape Automated Bonding) 방식으로 TCP(Tape Carrier Package) 상에 실장되거나, COG(Chips On Glass) 방식으로 액정패널 상의 가장자리 영역을 따라 실장되고 있다. TAB 방식으로 실장되는 경우, 구동 IC들은 TCP를 통해 액정패널의 가장자리를 따라 형성된 패드부와 전기적으로 접속되어 있다. 또한 패드부는 액정패널 내의 액정셀들에 접속된 전극라인들 각각에 접속되게 되어, 구동 IC들로부터 전달되는 구동신호들이 각각의 액정셀에 공급되도록 하고 있다. 실제로 비디오 신호, 타이밍 신호 등을 공급하는 전기신호변환회로는 인쇄회로기판(Printed Circuit Board : 이하 'PCB'라 함) 상에 형성되고 있다.
도 1은 통상의 액정표시장치를 개략적으로 도시한 평면도이다. 도 1을 참조하면, 액정패널(1) 내에는 액정셀들에 데이터 신호를 공급하기 위한 데이터 라인들(도시되지 않음)과 주사 신호를 공급하기 위한 게이트 라인들(도시되지 않음)이 서로 직교하는 방향으로 하부유리기판(12) 상에 형성되고, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정셀들이 위치하게 된다. 액정패널(1)에서 상부유리기판(10)과 중첩되지 않는 하부유리기판(12)의 가장자리에 패드부(13)가 마련되어 있다. 패드부(13)에 드라이버 IC 칩들이 각각 실장된 다수의 TCP(14)들이 부착된다. 아울러 TCP(14)는 비디오 신호 등을 공급하는 전기신호변환회로가 설계된 PCB(15)에도 부착된다. 데이터 패드부에 부착된 TCP(14)는 PCB(15)로부터 공급되는 비디오 신호 등을 패드부(13)에 전달하게 되고, 패드부(13)에 전달된 신호는 패널 내에 형성된 전극 라인들을 경유하여 각 액정셀들에 공급되게 된다.
도 2는 종래의 액정표시장치에서 데이터 패드부와 TCP의 접속부를 상세히 도시한 평면도이다. 도 2를 참조하면, 링크부(20)를 통해 액정패널(1) 내의 각 데이터 라인들에 접속되는 데이터 패드(16)들은 컨택홀(Contact Hole)(22)을 경유하여 투명전극들(18)에 접속된다. 데이터 패드(16) 및 데이터 라인들과 함께 형성되는 링크부(20)는 도면에 도시된 바와 같이 데이터 패드(16)보다 좁은 선폭으로 형성되어 있다. 투명전극(18)들은 TCP(14) 상에 실장된 드라이버 IC에 접속된다. 이 투명전극(18)은 TAB 과정에서 요구되는 TCP의 접착 과정 반복시 금속전극인 데이터 패드(16)를 보호함과 아울러 금속전극의 산화를 방지하는 역할을 한다.
도 3은 도 2에 도시된 A-A' 선을 따라 절단한 수직 단면을 도시한 액정패널하판의 단면도이다. 도 3을 참조하면, 먼저 하부유리기판(12) 상에 게이트 절연층(30)이 형성되고, 게이트 절연층(30) 상에는 반도체층(32)과 링크부(20)가 순차적으로 적층되어 있다. 다수의 링크부(20)들이 형성된 게이트 절연층(30) 상에는 유기 또는 무기 절연막(34)이 형성되어 있다.
액정패널 내에 형성된 전체 데이터 라인들은 다수의 TCP(14)들에 의해 분할되어 구동된다. 즉, 각각의 TCP(14)들은 전체 데이터 라인들을 블록 단위로 나누어 자신이 담당하는 데이터 라인들만을 구동시키게 된다. 이러한 TCP(14)들 각각은 내부적인 요인에 의해 데이터 라인들에 데이터 신호를 공급함에 있어서 서로 다른 신호 전달 특성을 갖게 된다. 각각의 TCP(14)들에 실장되는 데이터 드라이버 IC 및 내부의 배선 전극은 이상적인 경우가 아닌 이상 조금씩 다른 저항-커패시터 시정수 특성을 가짐으로 인해 신호 지연 편차를 발생시킨다. 이로 인해, 실제 액정을 구동하는 데이터 전압이 PCB(15)에서 각 TCP(14)들에 균일한 값으로 전송되더라도 각 TCP(14)들이 데이터 라인들에 출력하는 출력 전압에는 신호 지연 편차가 발생하게 된다. 이러한 현상은 각 TCP(14)들이 구동하는 패널 블록에서의 전압 충전량에 영향을 미침으로써 패널 블록별 휘도차를 초래하게 된다. 도 4a 및 도 4b를 참조하여 이러한 문제에 대해 상세히 설명하기로 한다.
도 4a는 서로 다른 두 TCP에서 신호 지연 편차를 가지고 출력되는 데이터 전압 파형의 예를 도시한 파형도이다. TCP1과 TCP2 각각에 형성된 드라이버 IC 및 배선 전극 간의 R-C(저항-커패시터) 시정수차에 의해 데이터 라인으로 출력되는 데이터 전압의 지연 편차가 발생하게 된다. 도 4a를 참조하면, R-C 시정수 값이 작은 TCP1에서는 데이터 전압(VTCP1)의 라이징(Rising) 타임이 짧은 반면, R-C 시정수 값이 큰 TCP2에서는 데이터 전압(VTCP2)의 라이징 타임이 길다. 실제 패널 구동시에는 게이트 구동 펄스(Vgh)가 각 게이트 라인 별로 공급되어 각 주사라인이 순차적으로 구동된다. 어느 한 게이트 라인에 게이트 구동 펄스(Vgh)가 공급됨으로써 해당 주사라인이 턴-온된 기간동안에 그 주사라인의 각 액정셀들에 충전되는 충전 전압은 데이터 라인에 공급되는 데이터 전압의 레벨에 따라 달라지게 된다. 도 4a에 도시된 바와 같이, 게이트 구동 펄스가 인가되는 동안 TCP1과 TCP2로부터 출력되는 데이터 전압의 레벨이 각 TCP별 신호 지연 편차에 의해 차이가 나는 경우에는 TCP1에 의해 구동되는 액정셀에 충전되는 전압이 TCP2에 의해 구동되는 액정셀에 충전되는 전압보다 더 높아진다. 이는 TCP1과 TCP2가 각각 구동하는 패널 블록 간의 휘도 차이를 발생시킨다. 노멀리 화이트 모드(Normally White Mode)로 구동되는 액정패널의 경우에는 도 4b에 도시되는 바와 같이 TCP1에 의해 구동되는 패널 블록의 휘도가 TCP2에 의해 구동되는 패널 블록의 휘도에 비해 더 낮아진다. 이와는 반대로 노멀리 블랙 모드(Normally Black Mode)로 구동되는 액정패널의 경우에는 TCP1에 의해 구동되는 패널 블록의 휘도가 TCP2에 의해 구동되는 패널 블록의 휘도에 비해 더 높아진다. TCP1과 TCP2간의 출력 신호 지연 편차가 수 ㎲ 이상 심하게 발생하는 경우에 시청자가 TCP1과 TCP2 사이의 패널 경계부에서 휘도 불균일을 확연히 인지하게 된다. 이와 같이, 종래의 액정표시장치에서는 TCP(14)들간의 출력 편차에 의해 각 데이터 드라이버 IC들이 구동하는 패널 블록별로 휘도 불균일 현상이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 다수의 데이터 드라이버 직접회로에 의해 각각 구동되는 패널 블록 간의 경계부에서 휘도차가 발생하는 것을 방지하도록 한 액정표시장치를 제공함에 있다.
도 1은 통상의 액정표시장치를 개략적으로 도시한 평면도.
도 2는 종래의 액정표시장치에서 데이터 패드부와 TCP의 접속부를 상세히 도시한 평면도.
도 3은 도 2에 도시된 A-A' 선을 따라 절단한 수직 단면을 도시한 액정패널 하판의 단면도.
도 4a는 서로 다른 두 TCP에서 신호 지연 편차를 가지고 출력되는 데이터 전압 파형의 예를 도시한 파형도.
도 4b는 도 4a에 도시된 두 데이터 전압 파형이 인접한 두 패널 블록에 각각 인가될 때 두 패널 블록의 단차부에서 발생하는 휘도차 현상의 예를 도시한 도면.
도 5는 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 패드부를 도시한 평면도.
도 6a는 도 5에 도시된 Y-Y' 선을 따라 절단한 수직 단면 구조의 한 예를 도시한 액정패널 하판의 단면도.
도 6b는 도 5에 도시된 Y-Y' 선을 따라 절단한 수직 단면 구조의 다른 한 예를 도시한 액정패널 하판의 단면도.
도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 패드부를 도시한 평면도.
도 8은 도 7에 도시된 데이터 패드부의 단면 구조를 도시한 단면도.
도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 패드부 및 TCP의 접속부를 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 액정패널 10 : 상부유리기판
12,60 : 하부유리기판 13 : 패드부
14,86 : TCP 15,84 : PCB
16,50 : 데이터 패드 18,58 : 투명전극
20,52 : 링크부 22,56 : 컨택홀
30,62 : 게이트 절연층 32,64 : 반도체층
34,66 : 절연막 54 : 저항 보정 전극 라인
70 : 제 1 전극 라인 72 : 제 2 전극 라인
80 : 연결 전극 라인 82 : 외부 보정 회로
88 : 배선 라인 100 : 보정 커패시터
상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 드라이버 집적회로 칩들이 각각 실장되는 다수의 테이프 캐리어 패키지들과, 각각의 테이프 캐리어 패키지들로부터 출력되어 액정셀들이 접속된 다수의 데이터 라인에 각각 공급되는 데이터 전압들의 지연 시간을 조절하여 데이터 전압들의 지연 시간을 균일화시키기 위한 지연 시간 보정 수단을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 5는 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 패드부를 도시한 평면도이다. 도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치는 데이터 패드(50)의 하단부, 즉 링크부(52) 상에 링크부(52)를 가로질러링(Ring) 형태로 형성되는 저항 보정 전극 라인(54)을 구비한다. 링크부(52)를 통해 액정패널 내의 각 데이터 라인들에 접속되는 데이터 패드(50)들은 컨택홀(56)을 경유하여 투명전극들(58)에 접속된다. 투명전극(58)들은 TCP(14) 상에 실장된 구동 IC에 접속된다. 저항 보정 전극 라인(54)은 링크부(52)와는 서로 다른 평면 상에 형성되어 링크부(52)와 절연된 상태에 있다. 도 6a 및 도 6b는 도 5에 도시된 Y-Y' 선을 따라 절단한 수직 단면 구조를 도시한 액정패널 하판의 단면도이다. 본 발명의 제 1 실시 예에 따른 액정표시장치에서는 저항 보정 전극 라인(54)을 도 6a에 도시되는 바와 같이 하부유리기판(60)과 게이트 절연층(62) 사이에 형성시키거나, 도 6b에 도시되는 바와 같이 절연막(66) 상에 형성시킴으로써 저항 보정 전극 라인(54)과 데이터 링크부(52)가 전기적으로 접속되지 않게끔 한다.
TCP(14)들간의 출력 편차에 의해 각 TCP(14)가 구동하는 패널 블록의 경계부에서 발생되는 휘도차를 방지하기 위해서는 각 TCP(14)에 실장되는 드라이버 IC나 전극 배선 라인 등의 균일한 설계 및 제조가 우선되어야 한다. 하지만 일단 휘도차 불량이 발생하는 경우에 이를 보정하기 위해서는 휘도차가 심하게 느껴지는 두 TCP(14) 사이 경계부에서의 데이터 전압 지연 수준을 유사하게 만들어 줄 필요가 있다. 본 발명의 제 1 실시 예에 따른 액정표시장치에서는 저항 보정 전극 라인(54)이 TCP (14)간의 출력 신호 지연 편차에 의해 패널 블록별 휘도차가 발생하는 경우에 어느 한 TCP에서 출력된 데이터 전압의 지연 시간을 다른 TCP에서 출력된 데이터 전압의 지연 시간에 맞추어 주는데 사용된다. 일 예를 들어 이에 대한 설명을 하기로 한다. 먼저 도 5에서 패드1이 TCP1에 의해 구동되고, 패드2가TCP2에 의해 구동된다고 가정한다. 그리고, TCP2에서 출력된 신호의 지연 시간이 TCP1에서 출력된 신호의 지연 시간에 비해 더 길다고 가정한다. 그러면 패드1에 접속된 액정셀들과 패드2에 접속된 액정셀들 간에 전압 충전량이 서로 달라져 TCP1과 TCP2 사이의 패널 경계부에서 휘도차가 발생하게 된다. 이러한 경우에 휘도차 문제를 해결하기 위하여 패드1을 통해 액정셀들로 공급되는 데이터 전압(VTCP1)을 지연시켜 패드2에 의해 공급되는 데이터 전압(VTCP2)의 지연 수준에 맞추어 주도록 한다. 즉, 상대적으로 지연 시간이 긴 데이터 신호를 기준으로 하여 지연 시간이 짧은 데이터 신호의 지연 시간을 그에 맞추어 준다. 이를 위하여, 본 발명의 제 1 실시 예에 따른 액정표시패널에서는 도 5에 도시되는 바와 같이 패드1 하단의 링크부(52)와 저항 보정 전극 라인(54)의 교차부(A 지점)를 레이저 웰딩(Laser Welding)을 통해 전기적으로 접속시키고 링크부의 B 지점을 레이져 컷팅(Laser Cutting)을 통해 제거한다. 이와 같은 방법으로써 TCP1에서 출력된 전압(VTCP1)이 전송되는 전극 라인의 길이를 증가시킨다. 그러면 TCP1에서 출력된 전압(VTCP1)이 각 액정셀에 충전될 때의 라이징 타임(Rising Time)이 R-C 시정수 값의 증가로 인해 길어지게 된다. 즉, TCP1에서 출력되어 액정셀에 충전되는 데이터 신호의 지연 시간이 TCP2에서 출력되어 액정셀에 충전되는 데이터 신호의 지연 시간만큼 길어지게 된다. 이에 따라, TCP1에 의해 구동되는 액정셀들의 전압 충전량이 TCP2에 의해 구동되는 액정셀들의 전압 충전량과 같아지게 됨으로써 TCP1과 TCP2 사이의 패널 경계부에서 관찰자가 느낄수 있는 휘도 차이가 줄어들게 된다. 한편, 데이터신호의 보정 지연 시간은 저항 보정 전극 라인(54)의 길이에 따라 좌우되게 된다. 이와 같은 지연 시간 보정 작업은 일단 저항 보정 전극 라인(54)을 형성시켜 놓은 다음, 액정패널을 구동시켜 휘도 차이의 정도를 확인한 후 레이저 컷팅 및 웰딩 작업을 통해 전극 라인의 길이를 적절하게 조정하여 라인 저항값을 보정시킨다.
한편, TCP1이 구동하는 데이터 패드들 모두에 이와 같은 방법을 적용시켜 저항값을 보정하는 것은 어렵기 때문에 TCP1과 TCP2 사이의 경계부에 위치하는 일부 데이터 패드들에서만 저항값을 보정시키도록 한다. 실제로 관찰자가 휘도차를 느끼는 부분은 두 TCP 사이의 경계부이기 때문에, 이와 같이 경계부 부근의 일부 데이터 패드들에서 라인 저항값이 단계적으로 변하게끔 보정하면 관찰자가 인지할 수 없을 정도로 휘도차가 줄어들게 된다.
TCP 단차부에서의 저항값 보정 뿐만이 아니라 커패시터 성분을 이용한 보정 방법을 이용할 수도 있다. 도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 패드부를 도시한 평면도이다. 도 7을 참조하면, TCP와 TCP 사이의 데이터 패드부에 보정 커패시터(100)가 형성된다. 보정 커패시터(100)는 절연층을 사이에 두고 다수의 교차부에서 상호 교차하는 제 1 및 제 2 전극 라인(70,72)들에 의해 형성된다. 제 1 전극 라인(70)의 한 쪽 끝단은 외부 공통 전압원에 접속되어진다. 그리고 제 2 전극 라인(72)의 한 쪽 끝단은 도 8의 단면도에 도시되는 바와 같이 패드의 링크부(52)를 가로지르는 방향으로 유기 또는 무기 절연막(66) 상에 형성된다. 제 1 전극 라인(70)은 게이트 절연층(62)의 상부 또는 하부에 형성된다. 제 1 및 제 2 전극 라인(70,72)이 교차하는 지점이 많을수록 보정 커패시터(100)의 값은 커지게 된다.
이와 같이 형성된 보정 커패시터(100)는 TCP(14) 간의 출력 편차에 의해 두 TCP 사이의 경계부에 휘도차가 발생할 때 데이터 전압의 지연 시간을 보정하는데 사용된다. TCP2에서 출력된 데이터 전압(VTCP2)의 지연 시간이 TCP1에서 출력된 데이터 전압(VTCP1)의 지연 시간에 비해 더 긴 경우, 패드1을 통해 액정셀들로 공급되는 데이터 전압(VTCP1)을 지연시켜 패드2에 의해 공급되는 데이터 전압(VTCP2)의 지연 수준에 맞추어 주도록 한다. 즉, 상대적으로 지연 시간이 긴 데이터 신호를 기준으로 하여 지연 시간이 짧은 데이터 신호의 지연 시간을 그에 맞추어 준다. 이를 위하여, 본 발명의 제 2 실시 예에 따른 액정표시장치에서는 도 7에 도시되는 바와 같이 패드1 하단의 링크부(52)의 제 2 전극 라인(72)과의 교차부(C 지점)를 레이저 웰딩(Laser Welding)을 통해 전기적으로 접속시키고, 제 1 전극 라인(70)을 더미 패드(Dummy Pad) 등을 통해 외부 공통 전압원에 접속시킨다. 이와 같은 방법으로써 TCP1에서 출력된 데이터 전압(VTCP1)이 전송되는 라인의 커패시턴스 값을 증가시킨다. 그러면 TCP1에서 출력된 전압(VTCP1)이 각 액정셀에 충전될 때의 라이징 타임(Rising Time)이 R-C 시정수 값의 증가로 인해 길어지게 된다. 즉, TCP1에서 출력되어 액정셀에 충전되는 데이터 신호의 지연 시간이 TCP2에서 출력되어 액정셀에 충전되는 데이터 신호의 지연 시간만큼 길어지게 된다. 이에 따라, TCP1에 의해 구동되는 액정셀들의 전압 충전량이 TCP2에 의해 구동되는 액정셀들의 전압 충전량과 같아지게 됨으로써 TCP1과 TCP2 사이의 경계부에서 관찰자가 느낄수 있는휘도 차이가 줄어들게 된다. 데이터 전압의 지연 시간을 조절하기 위한 보정 커패시터(100) 값의 조절은 도 7에 도시된 X-X', Y-Y' 등과 같이 컷팅 라인을 적절히 조절하여 레이저 컷팅함으로써 용이하게 수행될 수 있다. 도 7에 도시된 바와 같은 커패시터 형태 이외에도 레이저 컷팅 작업에 의해 커패시터 값을 용이하게 조절할 수 있는 형태는 모두 가능하다.
한편, TCP1이 구동하는 데이터 패드들 모두에 이와 같은 방법을 적용시켜 데이터 전압의 지연 시간을 보정하는 것은 어렵기 때문에 TCP1과 TCP2 사이의 경계부에 위치하는 일부 데이터 패드들에서만 지연 시간을 보정시키도록 한다. 실제로 관찰자가 휘도차를 느끼는 부분은 두 TCP 사이의 패널 경계부이기 때문에, 이러한 경계부 부근의 일부 데이터 패드들에서 라인 커패시턴스 값이 단계적으로 변하게끔 보정하면 관찰자가 인지할 수 없을 정도로 휘도차가 줄어들게 된다.
패드부(13)에서 전극 라인의 설계 면적이 협소하여 본 발명의 제 1 또는 제 2 실시 예의 방법을 적용시키기 어려운 경우에는 더미 패드(Dummy Pad)부를 이용하여 외부적으로 저항 또는 커패시터 값의 조절이 가능하게끔 할 수 있다. 도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 패드부 및 TCP의 접속부를 도시한 평면도이다. 도 9를 참조하면, 본 발명의 제 3 실시 예의 경우에는 신호 지연이 요구되는 데이터 패드(50)에 접속된 링크부(52)와 제 1 및 제 2 더미패드에 접속된 링크부(52)를 가로지르는 방향으로 연결 전극 라인(80)을 형성시킨다. 이 연결 전극 라인(80)을 도 6a에서와 같이 하부유리기판(60)과 게이트 절연층(62) 사이에 형성시키거나 도 6b에서와 같이 유기 또는 무기 절연막(66) 상에 형성시킴으로써 링크부(52)에 직접 접속되지 않도록 한다. 그리고 신호 지연 시간을 조절하기 위한 외부 보정 회로(82)를 PCB(84) 상에 외부적으로 형성시킨다. 저항 및 커패시터 등을 포함하는 외부 보정 회로(82)를 PCB(84) 상에 형성시키게 되므로 가변 소자를 채용할 수 있다. 그리고 제 1 및 제 2 더미패드가 TCP(86)의 배선 라인(88)을 통해 PCB(84) 상에 형성된 외부 보정 회로(82)에 접속되게끔 한다.
본 발명의 제 3 실시 예에 따른 액정표시장치에서도 출력 신호의 지연 편차가 발생하여 TCP들 사이의 경계부에 휘도차가 발생되면, 본 발명의 제 1 및 제 2 실시 예의 경우와 마찬가지로 상대적으로 지연 시간이 긴 데이터 신호를 기준으로 하여 지연 시간이 짧은 데이터 신호의 지연 시간을 보정하여 그에 맞추어 준다. 그리하여 경계부에서 액정셀들의 전압 충전량이 동일해지도록 함으로써 휘도차가 줄어들도록 한다. 이를 위하여 데이터 신호의 지연이 필요한 TCP에 접속된 패드부에서 라인 저항 및 커패시턴스를 보정하여야 하는데, 본 발명의 제 3 실시 예의 경우에는 PCB(84) 상에 외부적으로 형성된 외부 보정 회로(82)를 이용하여 보정한다. 도 9를 참조하면, 패드1을 통해 액정셀로 공급되는 데이터 전압의 지연 시간을 늘려주어야 하는 경우에는 패드1 하단의 링크부(52)와 연결 전극 라인(80)의 교차부(A 및 D 지점)와, 제 1 더미패드의 링크부(52)와 연결 전극 라인(80)의 교차부(B 지점), 그리고 제 2 더미패드의 링크부(52)와 연결 전극 라인(80)의 교차부(C 지점)를 레이저 웰딩을 통해 전기적으로 접속시킨다. 그리고, 패드1의 링크부(52)의 F 지점과 연결 전극 라인(80)의 E 지점을 레이저 컷팅을 통해 제거한다. 그러면, 패드1 하단의 링크부(52)의 A 지점은 제 1 더미패드 및 TCP(86)의배선라인(88)을 통해 PCB(84)에 형성된 외부 보정 회로(82)의 한 단자에 접속되고, 링크부(52)의 D 지점은 제 2 더미패드 및 TCP(86)의 다른 배선라인(88)을 통해 PCB(84)에 형성된 외부 보정 회로(82)의 다른 한 단자에 접속되게 된다. 이에 따라, 패드1을 통해 액정셀로 공급되는 데이터 전압의 지연 시간을 PCB(84)에 형성된 외부 보정 회로(82)를 통해 조절할 수 있게 된다. 외부 보정 회로(82)에는 저항이나 커패시터 뿐만이 아니라 파형을 지연시킬 수 있는 모든 소자가 포함될 수 있고, 가변 소자가 이용될 수도 있다. 본 발명의 제 3 실시 예의 경우에는 데이터 전압의 지연 시간을 외부적으로 형성된 가변 소자에 의해 조절할 수 있기 때문에 조정 가능성 및 정밀도가 높아진다.
상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 테이프 캐리어 패키지들로부터 출력되는 출력 신호들 간의 지연 편차에 의해 패널 블록별로 휘도 차이가 발생하는 경우에 액정패널의 패드부 또는 외부적으로 형성된 저항 및 커패시터 보상부를 이용하여 휘도차가 발생하는 테이프 캐리어 패키지들 간의 단차부에서 테이프 캐리어 패키지들로부터 출력되는 출력 신호의 지연 수준을 균일화시킴으로써 단차부에 위치한 액정셀들에 충전되는 전압 충전량을 동일하게 하여 휘도차를 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (15)
- 액정셀들에 데이터 전압을 공급하는 다수의 드라이버 집적회로 칩들에 의해 패널이 블록 단위로 구동되는 액정표시장치에 있어서,상기 드라이버 집적회로 칩들이 각각 실장되는 다수의 테이프 캐리어 패키지들과,상기 각각의 테이프 캐리어 패키지들로부터 출력되어 상기 액정셀들이 접속된 다수의 데이터 라인에 각각 공급되는 상기 데이터 전압들의 지연 시간을 조절하여 상기 데이터 전압들의 지연 시간을 균일화시키기 위한 지연 시간 보정 수단을 구비하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 지연 시간 보정 수단은 상기 데이터 전압의 지연 시간이 연장되게끔 상기 데이터 전압이 전송되는 상기 테이프 캐리어 패키지와 상기 데이터 라인 사이의 전송 패스를 연장시키기 위한 저항 보정 전극 라인을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
- 제 2 항에 있어서,상기 저항 보정 전극 라인은 상기 테이프 캐리어 패키지와 상기 데이터 라인 사이에 접속된 데이터 패드부와 절연층을 사이에 두고 서로 다른 두 교차부에서 상호 교차되도록 링 형태로 형성된 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 데이터 전압의 전송 패스가 연장되게끔 상기 데이터 패드부와 상기 저항 보정 전극 라인이 상기 두 교차부에서 레이저 용접에 의해 접속됨과 아울러 상기 두 교차부 사이의 상기 데이터 패드부가 레이저 컷팅에 의해 제거되는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 두 교차부는 상기 데이터 패드부가 상기 데이터 라인에 접속되는 링크부에 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 지연 시간 보정 수단은 상기 데이터 전압의 지연 시간이 연장되게끔 상기 데이터 전압이 전송되는 상기 테이프 캐리어 패키지와 상기 데이터 라인 사이의 전송 패스 상의 커패시턴스 값을 증가시키기 위한 보정 커패시터를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
- 제 6 항에 있어서,상기 보정 커패시터는 서로 인접하는 상기 테이프 캐리어 패키지들 사이의패드 영역에 형성되어 외부 공통 전압원에 접속되는 제 1 전극 라인과,상기 테이프 캐리어 패키지와 상기 데이터 라인 사이에 접속된 데이터 패드부와 서로 다른 평면상에서 교차됨과 아울러 상기 제 1 전극 라인과는 절연층을 사이에 두고 적어도 하나 이상의 교차부를 가지도록 형성된 제 2 전극 라인을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 데이터 전압이 전송되는 전송 패스 상의 커패시턴스 값이 증가되게끔 상기 데이터 패드부가 상기 제 2 전극 라인과 교차하는 교차부에서 레이저 용접에 의해 상기 제 2 전극 라인과 상호 접속되는 것을 특징으로 하는 액정표시장치.
- 제 8 항에 있어서,상기 데이터 전압이 전송되는 전송 패스 상의 커패시턴스 값은 상기 제 1 및 제 2 전극 라인의 교차부 면적에 비례하여 증가하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 데이터 패드부가 상기 제 2 전극 라인과 교차하는 교차부는 상기 데이터 패드부가 상기 데이터 라인에 접속되는 링크부에 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 지연 시간 보정 수단은 상기 테이프 캐리어 패키지에 접속된 인쇄 회로 기판 상에 형성되어 상기 데이터 전압의 지연 시간을 보정하기 위한 외부 보정 회로부와,상기 테이프 캐리어 패키지를 통해 상기 외부 보정 회로부의 한 단자에 접속되는 제 1 더미 패드부와,상기 테이프 캐리어 패키지를 통해 상기 외부 보정 회로부의 다른 한 단자에 접속되는 제 2 더미 패드부와,상기 테이프 캐리어 패키지와 상기 데이터 라인 사이에 접속되어 상기 데이터 전압이 전송되는 데이터 패드부와 상기 제 1 더미 패드부를 상호 접속시키기 위한 제 1 연결 전극 라인과,상기 데이터 패드부와 상기 제 2 더미 패드부를 상호 접속시키기 위한 제 2 연결 전극 라인을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
- 제 11 항에 있어서,상기 외부 보정 회로부는 상기 데이터 전압의 지연 시간을 조절할 수 있는 소자들을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
- 제 11 항에 있어서,상기 제 1 연결 전극 라인은 상기 데이터 패드부 및 제 1 더미 패드와 서로 다른 평면상에서 교차되도록 형성되어 각각의 교차부에서 레이저 용접에 의해 상호 접속되는 것을 특징으로 하는 액정표시장치.
- 제 13 항에 있어서,상기 제 2 연결 전극 라인은 상기 데이터 패드부 및 제 2 더미 패드와 서로 다른 평면상에서 교차되도록 형성되어 각각의 교차부에서 레이저 용접에 의해 상호 접속되는 것을 특징으로 하는 액정표시장치.
- 제 14 항에 있어서,상기 제 1 및 제 2 연결 전극 라인과 상기 데이터 패드부가 상호 접속되는 제 1 및 제 2 접속부 사이의 상기 데이터 패드부가 레이저 컷팅에 의해 제거되는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990040810A KR100303213B1 (ko) | 1999-09-21 | 1999-09-21 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990040810A KR100303213B1 (ko) | 1999-09-21 | 1999-09-21 | 액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028531A KR20010028531A (ko) | 2001-04-06 |
| KR100303213B1 true KR100303213B1 (ko) | 2001-11-02 |
Family
ID=19612555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990040810A KR100303213B1 (ko) | 1999-09-21 | 1999-09-21 | 액정표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303213B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598741B1 (ko) | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447229B1 (ko) * | 2001-11-28 | 2004-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 제조 방법 |
| US7088323B2 (en) | 2000-12-21 | 2006-08-08 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| KR100942515B1 (ko) * | 2003-06-23 | 2010-02-16 | 삼성전자주식회사 | 액정표시장치 |
-
1999
- 1999-09-21 KR KR1019990040810A patent/KR100303213B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598741B1 (ko) | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010028531A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100874637B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| US6618111B1 (en) | Liquid crystal display device | |
| US6829029B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| KR100847812B1 (ko) | 라인 온 글래스형 액정표시패널 | |
| KR100293982B1 (ko) | 액정패널 | |
| KR100303213B1 (ko) | 액정표시장치 | |
| JP3660216B2 (ja) | マトリクス型表示装置 | |
| KR100847817B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR101146459B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR20030051918A (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| KR101287207B1 (ko) | 평판 표시장치 | |
| KR100864981B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR20100074369A (ko) | 액정표시장치 | |
| KR20050007115A (ko) | 티.에프.티. 표시장치 | |
| KR100840329B1 (ko) | 액정 표시 장치 | |
| KR101073248B1 (ko) | 액정표시장치 | |
| KR100912693B1 (ko) | 액정표시장치 | |
| KR20050032279A (ko) | 라인 온 글래스형 액정표시소자 | |
| KR100855494B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR100855486B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR101192747B1 (ko) | 듀얼 라인 온 글래스 방식의 액정 표시 장치 | |
| KR20030095904A (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
| KR100855493B1 (ko) | 라인 온 글래스형 액정표시장치 및 그 제조방법 | |
| KR19990024712A (ko) | 액정표시장치 하판 글래스의 배선구조 | |
| KR100806970B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 16 |